JP2012526487A - ワイドバンドギャップ半導体パワーｊｆｅｔのための高温ゲートドライバ及びそれを含む集積回路 - Google Patents

ワイドバンドギャップ半導体パワーｊｆｅｔのための高温ゲートドライバ及びそれを含む集積回路 Download PDF

Info

Publication number
JP2012526487A
JP2012526487A JP2012509996A JP2012509996A JP2012526487A JP 2012526487 A JP2012526487 A JP 2012526487A JP 2012509996 A JP2012509996 A JP 2012509996A JP 2012509996 A JP2012509996 A JP 2012509996A JP 2012526487 A JP2012526487 A JP 2012526487A
Authority
JP
Japan
Prior art keywords
jfet
terminal
gate
electrically connected
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012509996A
Other languages
English (en)
Other versions
JP5433827B2 (ja
Inventor
ケリー，ロビン
Original Assignee
エスエス エスシー アイピー、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスエス エスシー アイピー、エルエルシー filed Critical エスエス エスシー アイピー、エルエルシー
Publication of JP2012526487A publication Critical patent/JP2012526487A/ja
Application granted granted Critical
Publication of JP5433827B2 publication Critical patent/JP5433827B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

高い周囲温度環境において作動することが可能なワイドバンドギャップ（例えば、＞２ｅＶ）半導体接合形電界効果トランジスタ（ＪＦＥＴ）のためのゲートドライバについて記載される。ワイドバンドギャップ（ＷＢＧ）半導体デバイスは、炭化ケイ素（ＳｉＣ）及び窒化ガリウム（ＧａＮ）を含む。ドライバは、入力、出力、第１供給電圧を受け取るための第１基準線、第２供給電圧を受け取るための第２基準線、グランド端子、６つの接合形電界効果トランジスタ（ＪＦＥＴ）を有する非反転ゲートドライバであり得、第１ＪＦＥＴおよび第２ＪＦＥＴは、第１反転バッファを形成し、第３ＪＦＥＴおよび第４ＪＦＥＴは、第２反転バッファを形成し、及び第５ＪＦＥＴ及び第６ＪＦＥＴは、高温パワーＳｉＣ ＪＦＥＴを駆動させるために使用され得るトーテムポールを形成する。反転ゲートドライバも記載される。
【選択図】 なし

Description

本発明は、一般的に、ゲートドライバおよびゲートドライバを含む集積回路に関し、より具体的には、ワイドバンドギャップ半導体パワーＪＦＥＴのための高温で作動可能な（high temperature capable）ゲートドライバに関する。
炭化ケイ素（ＳｉＣ）接合形電界効果トランジスタ（ＪＦＥＴ）に関する主な最終用途は、高い周辺温度用に設計されたパワー・エレクトロニクスにある。ＳｉＣ ＪＦＥＴの例外的な特性が高温でそれを信頼できる作動を可能にしているが、現在のところ、高温で作動可能なゲートドライバを欠いている。現在の解決法は、より低温度環境におけるパワー電子制御を整えること、又はシステムの一部またはすべてのための安全な作動温度を維持するために余分な冷却系装置を設置することが挙げられる。しかしながら、任意の半導体パワートランジスタの最適性能のためには、ゲートドライバ回路は、寄生効果（Parasitic affects）（例えばゲート制御信号上の望まれない共振及び／又はグランドノイズ）を少なくするために、パワートランジスタにできるだけ接近して配置するべきである。これらのタイプの好ましくない寄生効果は、パワートランジスタの迷走性の（erratic）スイッチングを引き起こすことがあり、装置またはシステム故障に潜在的に繋がり得る。
パワートランジスタのための典型的な駆動方法は、プルアップトランジスタおよびプルダウントランジスタを有するトーテムポール回路である。これらのトランジスタは、通常、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）またはバイポーラ接合トランジスタ（ＢＪＴ）で、単極の供給電圧（すなわち、１つの陽極、また１つのグランド）、または２つの電圧供給（すなわち、１つの陽極、また１つの陰極）に接続される（参考文献［１］参照）。トーテムポール回路の最も一般的で最も単純な形状が、相補的ロジック（例えば、ＮＰＮおよびＰＮＰまたは、ＰチャネルとＮチャネルの装置）を使用して構築される。しかしながら、同じ機能性は２つのＮ型装置で達成することができる。
トーテムポールは、電流増幅器、および必要ならば、電圧レベルシフタとして働き、また入力で弱電流ドライブ信号を受けて、負荷トランジスタ用のより高い電流を生成する。プルアップとプルダウンの電源電圧は、入力制御信号のロジック高電圧およびロジック低電圧と一致する必要はない。他のパワートランジスタのように、ＳｉＣパワーＪＦＥＴもトーテムポールドライバによって駆動させることができる。このタスクは、ＳｉＢＪＴ／ＭＯＳＦＥＴ、または絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）または、金属−絶縁体半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を個別に使用して達成することができる（参考文献［１−４．］参照）。しかしながら、これらの装置は、ＳｉＣパワーＪＦＥＴの最高温度定格（すなわち３００℃を超過する温度）で、作動することができない。
従って、ＳｉＣパワーＪＦＥＴの最高温度能力で作動することができるゲートドライバの必要性が依然として存在する。これらのドライバは、高温用途でＳｉＣパワーＪＦＥＴの最適な使用（エンハンスメントモード型またはデプレションモード型）を可能にする。
本発明は、１つの態様において、高温で作動可能な非反転ゲートドライバに関する。１つの実施形態において、ゲートドライバは以下を含む：（ｉ）入力、（ｉｉ）出力、（ｉｉｉ）第１供給電圧を受け取るための第１基準線、（ｉｖ）第２供給電圧を受け取るための第２基準線、（ｖ）グランド端子、（ｖｉ）第１接合形電界効果トランジスタ（「ＪＦＥＴ」）、（ｖｉｉ）第２ＪＦＥＴ、（ｖｉｉｉ）第３ＪＦＥＴ、（ｉｘ）第４ＪＦＥＴ、（ｘ）第５ＪＦＥＴ、および（ｘｉ）第６ＪＦＥＴ。第１ＪＦＥＴ、第２ＪＦＥＴ、第３ＪＦＥＴ、第４ＪＦＥＴ、第５ＪＦＥＴおよび第６ＪＦＥＴの各々は、ゲート端子、ソース端子およびドレイン端子を有する。
１つの実施形態において、ゲートドライバは、以下のように構築されている：
（ｉ）それぞれ、第１ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子に電気的に繋がれ、及び、第１ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線に電気的に繋がれる；
（ｉｉ）それぞれ、第２ＪＦＥＴのゲート端子は、入力に電気的に繋がれ、第２ＪＦＥＴのドレイン端子は、第１ＪＦＥＴのゲート端子およびソース端子に電気的に繋がれ、および、第２ＪＦＥＴのソース端子は、第２供給電圧を受け取るための第２基準線に電気的に繋がれる；
（ｉｉｉ）それぞれ、第３ＪＦＥＴのゲート端子は、第３ＪＦＥＴのソース端子に電気的に繋がれ、及び、第３ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線および第１ＪＦＥＴのドレイン端子に電気的に繋がれる；
（ｉｖ）それぞれ、第４ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子及びゲート端子並びに第２ＪＦＥＴのドレイン端子に電気的に繋がれ、第４ＪＦＥＴのドレイン端子は、第３ＪＦＥＴのゲート端子およびソース端子に電気的に繋がれ、及び、第４ＪＦＥＴのソース端子は、第２供給電圧を受け取るための第２基準線および第２ＪＦＥＴのソース端子に電気的に繋がれる；
（ｖ）それぞれ、第５ＪＦＥＴのゲート端子は、第３ＪＦＥＴのソース端子及びゲート端子並びに第４ＪＦＥＴのドレイン端子に電気的に繋がれ、第５ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線、第３ＪＦＥＴのドレイン端子および第１ＪＦＥＴのドレイン端子に電気的に繋がれ、及び、第５ＪＦＥＴのソース端子は出力に電気的に繋がれる；および
（ｖｉ）それぞれ、第６ＪＦＥＴのゲート端子は、第１ＪＦＥＴのゲート端子及びソース端子、第２ＪＦＥＴのドレイン端子、並びに第４ＪＦＥＴのゲート端子に電気的に繋がれ、第６ＪＦＥＴのドレイン端子は、第５ＪＦＥＴのソース端子および出力に電気的に繋がれ、及び第６ＪＦＥＴのソース端子は、第２ＪＦＥＴのソース端子、第４ＪＦＥＴのソース端子、および第２供給電圧を受け取るための第２基準線に電気的に繋がれる。
１つの実施形態において、第１ＪＦＥＴ、第２ＪＦＥＴ、第３ＪＦＥＴ、第４ＪＦＥＴ、第５ＪＦＥＴおよび第６ＪＦＥＴは、ＳｉＣ ＮチャネルＪＦＥＴである。
１つの実施形態において、第１ＪＦＥＴおよび第３ＪＦＥＴは、デプレションモード型ＪＦＥＴであり、および第２ＪＦＥＴ、第４ＪＦＥＴ、第５ＪＦＥＴ、および第６ＪＦＥＴは、エンハンスメントモード型ＪＦＥＴである。
１つの実施形態において、第１供給電圧を受け取るための第１基準線は、グランド参照陽極電源電圧またはスイッチ共通参照陽極電源電圧に電気的に繋がれ、および第２供給電圧を受け取るための第２基準線は、グランド参照陰極電源電圧またはスイッチ共通参照陰極電源電圧に電気的に繋がれる。ゲートドライバは、第１端子および第２端子を有するレベルシフトコンデンサをさらに含んでいる。コンデンサの第１端子は、入力に電気的に繋がれ、およびコンデンサの第２端子は、第２ＪＦＥＴのゲート端子に電気的に繋がれる。
１つの実施形態において、ゲートドライバは、（ｉ）ゲートドライバの出力を可能にする、または不可能にするためのイネーブル電圧入力、および（ｉｉ）ゲート端子、ソース端子およびドレイン端子を有する第７ＪＦＥＴをさらに備える。第７ＪＦＥＴのゲート端子は、イネーブル電圧入力に電気的に繋がれる。第７ＪＦＥＴのソース端子は、グランド端子に電気的に繋がれる。第７ＪＦＥＴのドレイン端子は、第１ＪＦＥＴのソース端子およびゲート端子、第２ＪＦＥＴのドレイン端子、第４ＪＦＥＴのゲート端子、第６ＪＦＥＴのゲート端子に電気的に繋がれ、及び第７ＪＦＥＴのソース端子は、グランド端子に電気的に繋がれる。
別の実施形態において、第１供給電圧を受け取るための第１基準線は、グランド参照陽極電源電圧またはスイッチ共通参照陽極電源電圧に電気的に繋がれ、及び第２供給電圧を受け取るための第２基準線は、グランド端子又はスイッチ共通端子に電気的に繋がれる。
１つの実施形態において、ゲートドライバは、以下をさらに含む：（ｉ）ゲートドライバの出力を可能にする、または不可能にするためのイネーブル電圧入力、（ｉｉ）ゲート端子、ソース端子およびドレイン端子を有する第７ＪＦＥＴ、ここで、それぞれ、第７ＪＦＥＴのゲート端子は、イネーブル電圧入力に電気的に繋がれ、第７ＪＦＥＴのソース端子は、グランド端子に電気的に繋がれ；および、第７ＪＦＥＴのドレイン端子は、第４ＪＦＥＴのドレイン端子、第３ＪＦＥＴのゲート端子およびソース端子、並びに第５ＪＦＥＴのゲート端子に電気的に繋がれる、および（ｉｉｉ）ゲート端子、ソース端子およびドレイン端子を有する第８ＪＦＥＴ、ここで、第８ＪＦＥＴのゲート端子は、イネーブル電圧入力および第７ＪＦＥＴのゲート端子に電気的に繋がれ、第８ＪＦＥＴのドレイン端子は、第６ＪＦＥＴのドレイン端子、および第５ＪＦＥＴのソース端子および出力に電気的に繋がれ、及び第８ＪＦＥＴのソース端子は、グランド端子に電気的にそれぞれ繋がれる。
１つの実施形態において、ゲートドライバへの入力は、弱電流グランド参照入力ロジック信号または弱電流スイッチ共通参照入力ロジック信号である。ゲートドライバの出力は、グランド参照信号又はスイッチ共通参照信号である。
別の態様において、本発明は、高温で作動可能な反転ゲートドライバに関する。１つの実施形態において、反転ゲートドライバは、（ｉ）入力、（ｉｉ）出力、（ｉｉｉ）第１供給電圧を受け取るための第１基準線、（ｉｖ）第２供給電圧を受け取るための第２基準線、（ｖ）グランド端子、（ｖｉ）第１ＪＦＥＴ、（ｖｉｉ）第２ＪＦＥＴ、（ｖｉｉｉ）第３ＪＦＥＴ、（ｉｘ）第４ＪＦＥＴ、（ｘ）第５ＪＦＥＴ、および（ｘｉ）第６ＪＦＥＴを含む。第１ＪＦＥＴ、第２ＪＦＥＴ、第３ＪＦＥＴ、第４ＪＦＥＴ、第５ＪＦＥＴおよび第６ＪＦＥＴの各々は、ゲート端子、ソース端子およびドレイン端子を有する。
１つの実施形態において、ゲートドライバは、以下のように構築されている：
（ｉ）それぞれ、第１ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子に電気的に繋がれ、および、第１ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線に電気的に繋がれる：
（ｉｉ）それぞれ、第２ＪＦＥＴのゲート端子は、入力に電気的に繋がれ、第２ＪＦＥＴのドレイン端子は、第１ＪＦＥＴのゲート端子およびソース端子に電気的に繋がれ、及び、第２ＪＦＥＴのソース端子は、第２供給電圧を受け取るための第２基準線に電気的に繋がれる；
（ｉｉｉ）それぞれ、第３ＪＦＥＴのゲート端子は、第３ＪＦＥＴのソース端子に電気的に繋がれ、及び、第３ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線および第１ＪＦＥＴのドレイン端子に電気的に繋がれる；
（ｉｖ）第４ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子およびゲート端子、並びに第２ＪＦＥＴのドレイン端子に電気的に繋がれ、第４ＪＦＥＴのドレイン端子は、第３ＪＦＥＴのゲート端子およびソース端子に電気的に繋がれ、及び、第４ＪＦＥＴのソース端子は、第２供給電圧を受け取るための第２基準線および第２ＪＦＥＴのソース端子に電気的にそれぞれ繋がれる；
（ｖ）それぞれ、第５ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子およびゲート端子、第２ＪＦＥＴのドレイン端子および第４ＪＦＥＴのゲート端子に電気的に繋がれ、第５ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線、第３ＪＦＥＴのドレイン端子および第１ＪＦＥＴのドレイン端子に電気的に繋がれ、及び第５ＪＦＥＴのソース端子は、出力に電気的に繋がれる；および
（ｖｉ）それぞれ、第６ＪＦＥＴのゲート端子は、第３ＪＦＥＴのゲート端子及びソース端子および第４ＪＦＥＴのドレイン端子に電気的に繋がれ、第６ＪＦＥＴのドレイン端子は、第５ＪＦＥＴのソース端子および出力に電気的に繋がれ、および、第６ＪＦＥＴのソース端子は、第２ＪＦＥＴのソース端子、第４ＪＦＥＴのソース端子及び第２供給電圧を受け取るための第２基準線に電気的に繋がれる。
１つの実施形態において、第１ＪＦＥＴ、第２ＪＦＥＴ、第３ＪＦＥＴ、第４ＪＦＥＴ、第５ＪＦＥＴおよび第６ＪＦＥＴは、ＳｉＣ ＮチャネルＪＦＥＴである。
１つの実施形態において、第１ＪＦＥＴおよび第３ＪＦＥＴはデプレションモード型ＪＦＥＴであり、また第２ＪＦＥＴ、第４ＪＦＥＴ、第５ＪＦＥＴ、および第６ＪＦＥＴはエンハンスメントモード型ＪＦＥＴである。
１つの実施形態において、第１供給電圧を受け取るための第１基準線は、グランド参照陽極電源電圧またはスイッチ共通参照陽極電源電圧に電気的に繋がれ、及び第２供給電圧は、グランド参照陰極端子又はスイッチ共通陰極電源電圧に電気的に繋がれる。ゲートドライバは、第１端子および第２端子を有するレベルシフトコンデンサをさらに含んでおり、ここで、コンデンサの第１端子は入力に電気的に繋がれ、及び、コンデンサの第２の端子は、第２ＪＦＥＴのゲート端子に電気的に繋がれる。
別の実施形態において、第１供給電圧を受け取るための第１基準線は、グランド参照陽極電源電圧又はスイッチ共通参照陽極電源電圧に電気的に繋がれ、及び、第２供給電圧を受け取るための第２基準線は、グランド端子またはスイッチ共通端子に電気的に繋がれる。
１つの実施形態において、ゲートドライバへの入力は、弱電流グランド参照入力ロジック信号または弱電流スイッチ共通参照入力ロジック信号である。出力は、グランド参照信号又はスイッチ共通参照信号である。
本発明のこれらのおよび他の態様は、本開示の新しい概念の精神および範囲から外れることなく、その中で変形および修正を受けることがあるが、以下の図面と組み合わされた好ましい実施形態の以下の記載から明白になるだろう。
添付の図面は、本発明の１以上の実施形態を図示し、書かれた記載と共に、本発明の原理を説明するのに役立つ。可能な限り、実施形態の同じまたは類似の要素を指すために、図面の全体にわたって同じ参考番号が使用される。
図１は、本発明の１つの実施形態に係る、陰極電源電圧を備えたＳｉＣ高温非反転ゲートドライバの回路図を示す。 図２は、本発明の１つの実施形態に係る、ＳｉＣ高温グランド参照非反転ゲートドライバの回路図を示す。 図３は、本発明の１つの実施形態に係る、陰極電源電圧及びゲートドライバの出力を可能にする、または不可能にするための電圧イネーブル入力を備えたＳｉＣ高温非反転ゲートドライバの回路図を示す。 図４は、本発明の１つの実施形態に係る、ゲートドライバの出力を可能にする、または不可能にするための電圧イネーブル入力を備えたＳｉＣ高温グランド参照非反転ゲートドライバの回路図を示す。 図５は、本発明の１つの実施形態に係る、陽極及び陰極の電源電圧を有するＳｉＣ高温グランド参照反転ゲートドライバの回路図を示す。 図６は、本発明の１つの実施形態に係る、ＳｉＣ高温グランド参照陽極電源電圧反転ゲートドライバの回路図を示す。 図７は、図１−４に示される非反転ゲートドライバ用の波形を示す。 図８は、図５−６に示される反転ゲートドライバ用の波形を示す。 図９Ａは、本発明の１つの実施形態に係る、ゲートドライバのためのＲＣドライブインターフェース回路を示す。 図９Ｂは、本発明の１つの実施形態に係る、ゲートドライバのためのアンチパラレルドライブインターフェース回路を示す。 図１０は、ＳｉＣ型トランジスタを使用したＮチャネルロジックトーテムポール回路を示す。 図１１は、ＳｉＣ型トランジスタを使用したＮチャネルロジックデプレッション負荷インバータを示す。
本発明は、以下の実施例により具体的に記載されており、それらは、その中で多数の修正又は変形が当業者に明らかであるので、例示のみとして意図される。本発明の様々な実施形態は、ここに詳細に記載される。図面に関して、同種の数は、その図中で同種の部品を示す。本明細書の記載において、及びそれに続く請求項の全体にわたって使用される場合、「１つの（"a"、"an"）」および「その（"the"）」は、文脈が明白にそうでないと示さないならば、複数の言及を含んでいる。また、本明細書の記載において、およびそれに続く請求項の全体にわたって使用される場合、「において（"in"）」は、文脈が明白にそうでないと示さないならば、「において（"in"）」、「に関して（"on"）」を含む。
記載は、添付の図面と共に本発明の実施形態に関してなされる。
他のパワートランジスタのように、ＳｉＣパワーＪＦＥＴは、トーテムポールドライバによって典型的に駆動される。このタスクは、Ｓｉ ＢＪＴ／ＭＯＳＦＥＴ、同等の絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）又は金属−絶縁体半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を使用し個別に達成することができるが、ＳｉＣパワーＪＦＥＴの最高温度定格にマッチするこれらのタイプの高温小信号個別部品は現在のところない。
小信号の、デプレッションモードおよびエンハンスメントモード型ＷＢＧ ＮチャネルＪＦＥＴは、電流ＳｉＣパワーＪＦＥＴデバイス設計に基づいて製造することができる。利用可能なＰ型のデバイス設計が現在ないので、単に小信号の、ＷＢＧ ＮチャネルＪＦＥＴからなるゲートドライバは、ＣＭＯＳロジックではなくＮチャネルロジックに基づいた回路設計を必要とする。ＮチャネルまたはＣＭＯＳロジックのいずれかにおけるシリコン個別部品を使用して、同様の回路を設計することができるが、全てのＳｉＣ回路がそうであるように、どちらも高温運転ができない。
小信号のデプレッションモードおよびエンハンスメントモード型ＳｉＣ ＪＦＥＴを使用する全てのＳｉＣ Ｎチャネルロジックゲートドライバを使用する回路は、入力としてデジタルロジックパルスを認めること、及び、パワーＪＦＥＴによって必要とされる正確な電圧準位およびピーク電流のゲート制御パルスを生成することができる高温ゲートドライバ回路を可能にする。
小信号ＷＢＧ（ＳｉＣまたはＧａＮ）ＮチャネルＪＦＥＴのみを使用して、高温ゲートドライバを構築するために、Ｎチャネルロジックトーテムポールが最初に開発された。図１０は、小信号ＳｉＣ ＪＦＥＴ方法を使用するＮチャネルロジックトーテムポール（１０００）を示す。トーテムポールにおいて使用される装置は、顕著なピーク電流（例えば数アンペア）を通電し、何十ボルトをブロックする必要があることがあるかもしれない。
トーテムポールのハイサイド装置を駆動するために、入力信号はゲートで反転される。これは、小信号ＳｉＣ ＪＦＥＴのみを使用して構築されたＮチャネルロジック反転回路で達成することができる。使用することができる３つの異なる型：エンハンスメント負荷型、デプレッション負荷型、又は抵抗負荷型、のＮチャネル・インバータが存在する。
図１１は、小信号のＳｉＣ ＪＦＥＴ技術を使用するＮチャネルロジックデプレッション負荷インバータ（１１００）を示す。インバータに使用される装置は、トーテムポールＪＦＥＴのゲートによって必要とされるピーク電流（例えば、数十ミリアンペア）を通電し、同じ電圧準位をブロックする必要のみがある。
任意のドライバの破損が直接ユーザー制御回路網を破損しないように、バッファ回路は、入力制御信号とより低いトーテムポールスイッチの間で使用することができる。トーテムポールスイッチのほんの１つに対する信号が反転されることが必要であるが、より低いトーテムポールＦＥＴのためのバッファ回路はまた、インバータ式であり得る。
図１−６は、ゲートドライバ回路の様々な実施形態を示す。図１−６に示されるように、ゲートドライバ回路は、Ｎチャネルロジックトーテムポールに続く、２つのＮチャネルロジックバッファ反転バッファからなる。
本発明の目的に従って、本明細書に具体化され広く記述されるように、本発明は、１つの態様において、非反転ゲートドライバに関する。
ここで図１に言及すると、ＳｉＣ高温グランド参照非反転ゲートドライバ（１００）が、本発明の１つの実施形態によって示される。図１は、デプレションモードおよびエンハンスメントモード、小信号の、ＮチャネルＳｉＣ ＪＦＥＴを使用して開発されたＮチャネルゲートドライバ回路の実施形態の回路図面を提供する。１つの実施形態において、非反転ゲートドライバ（１００）は、以下を有する：（ｉ）入力Ｖｉｎ、（ｉｉ）出力ＶｏｕＴ、（ｉｉｉ）第１供給電圧Ｖｄｄを受け取るための第１基準線、（ｉｖ）第２供給電圧Ｖｓｓを受け取るための第２基準線、（ｖ）グランド端子、（ｖｉ）第１ＪＦＥＴ、（Ｑｌ０ｌ）、（ｖｉｉ）第２ＪＦＥＴ（Ｑ１０２）、（ｖｉｉｉ）第３ＪＦＥＴ（Ｑ１０３）、（ｉｘ）第４ＪＦＥＴ（Ｑ１０４）、（ｘ）第５ＪＦＥＴ（Ｑ１０５）、および（ｘｉ）第６ＪＦＥＴ（Ｑ１０６）。第１ＪＦＥＴ（Ｑｌ０ｌ）、第２ＪＦＥＴ（Ｑ１０２）、第３ＪＦＥＴ（Ｑ１０３）、第４ＪＦＥＴ（Ｑ１０４）、第５ＪＦＥＴ（Ｑ１０５）および第６ＪＦＥＴ（Ｑ１０６）の各々は、ゲート端子、ソース端子およびドレイン端子を有する。
図１に示されるように、非反転ゲートドライバ（１００）回路は、以下の構成で配置される：
●第１ＪＦＥＴ（Ｑ１０１）のゲート端子は、１ＪＦＥＴ（Ｑ１０１）のソース端子に電気的に繋がれる、および
●第１ＪＦＥＴ（Ｑ１０１）のドレイン端子は、第１供給電圧Ｖｄｄを受け取るための第１基準線に電気的にそれぞれ繋がれる；
●第２ＪＦＥＴ（Ｑ１０２）のゲート端子は、入力Ｖｉｎに電気的に繋がれる、
●第２ＪＦＥＴ（Ｑ１０２）のドレイン端子は、第１ＪＦＥＴ（Ｑ１０１）のゲート端子およびソース端子に電気的に繋がれる、および
●第２ＪＦＥＴ（Ｑ１０２）のソース端子は、第２供給電圧Ｖｓｓを受け取るための第２基準線に電気的にそれぞれ繋がれる；
●第３ＪＦＥＴ（Ｑ１０３）のゲート端子は、第３ＪＦＥＴ（Ｑ１０３）のソース端子に電気的に繋がれる、および
●第３ＪＦＥＴ（Ｑ１０３）のドレイン端子は、第１供給電圧Ｖｄｄを受け取るための第１基準線および第１ＪＦＥＴ（Ｑ１０１）のドレイン端子に電気的にそれぞれ繋がれる；
●第４ＪＦＥＴ（Ｑ１０４）のゲート端子は、第１ＪＦＥＴ（Ｑ１０１）のソース端子およびゲート端子、並びに第２ＪＦＥＴ（Ｑ１０２）のドレイン端子に電気的に繋がれる、
●第４ＪＦＥＴ（Ｑ１０４）のドレイン端子は、第３ＪＦＥＴ（Ｑ１０３）のゲート端子およびソース端子に電気的に繋がれる、および
●第４ＪＦＥＴ（Ｑ１０４）のソース端子は、第２供給電圧Ｖｓｓを受け取るための第２基準線および第２ＪＦＥＴ（Ｑ１０２）のソース端子に電気的にそれぞれ繋がれる；
●第５ＪＦＥＴ（Ｑ１０５）のゲート端子は、第３ＪＦＥＴ（Ｑ１０３）のソース端子およびゲート端子、並びに第４ＪＦＥＴ（Ｑ１０４）のドレイン端子に電気的に繋がれる、
●第５ＪＦＥＴ（Ｑ１０５）のドレイン端子は、第１供給電圧Ｖｄｄを受け取るための第１基準線、第３ＪＦＥＴ（Ｑ１０３）のドレイン端子、及び第１ＪＦＥＴ（Ｑ１０１）のドレイン端子に電気的に繋がれる、
●第５ＪＦＥＴ（Ｑ１０５）ソース端子は、出力Ｖｏｕｔに電気的にそれぞれ繋がれる；及び
●第６ＪＦＥＴ（Ｑ１０６）のゲート端子は、第１ＪＦＥＴ（Ｑ１０１）のゲート端子およびソース端子、第２ＪＦＥＴ（Ｑ１０２）のドレイン端子、並びに第４ＪＦＥＴ（Ｑ１０４）のゲート端子に電気的に繋がれる、
●第６ＪＦＥＴ（Ｑ１０６）のドレイン端子は、第５ＪＦＥＴ（Ｑ１０５）のソース端子および出力Ｖｏｕｔに電気的に繋がれる、および
●第６ＪＦＥＴ（Ｑ１０６）のソース端子は、第２ＪＦＥＴ（Ｑ１０２）のソース端子、第４ＪＦＥＴ（Ｑ１０４）のソース端子、および第２供給電圧Ｖｓｓを受け取るための第２基準線に電気的にそれぞれ繋がれる。
１つの実施形態において、ゲートドライバ（１００）の第１ＪＦＥＴ（Ｑ１０１）、第２ＪＦＥＴ（Ｑ１０２）、第３ＪＦＥＴ（Ｑ１０３）、第４ＪＦＥＴ（Ｑ１０４）、第５ＪＦＥＴ（Ｑ１０５）および第６ＪＦＥＴ（Ｑ１０６）は、炭化ケイ素ＮチャネルＪＦＥＴである。
１つの実施形態において、ゲートドライバ（１００）の第１ＪＦＥＴ（Ｑ１０１）および第３ＪＦＥＴ（Ｑ１０３）は、デプレションモード型ＪＦＥＴであり、およびゲートドライバ（１００）の第２ＪＦＥＴ（Ｑ１０２）、第４ＪＦＥＴ（Ｑ１０４）、第５ＪＦＥＴ（Ｑ１０５）、および第６ＪＦＥＴ（Ｑ１０６）は、エンハンスメントモード型ＪＦＥＴである。
第１供給電圧Ｖｄｄを受け取るための第１基準線は、グランド参照陽極電源電圧又はスイッチ共通参照陽極電源電圧を電気的に繋がれる。第２供給電圧Ｖｓｓを受け取るための第２基準線は、グランド参照陰極電源電圧又はスイッチ共通参照陰極電源電圧に電気的に繋がれる。図１に示されるようなこの構成におけるゲートドライバは、レベルシフトコンデンサＣ１をさらに含む。コンデンサＣ１の１つの端子は、入力Ｖｉｎに電気的に繋がれ、及び、コンデンサＣ１の他方の端子は、第２ＪＦＥＴ（Ｑ１０２）のゲート端子に電気的に繋がれる。
１から２のエンハンスメントモード型ＪＦＥＴの追加によって、イネーブル／ディスエーブル（disable）入力が、ゲート駆動回路に加えられることができる。Ｖｅｎａｂｌｅ入力への０Ｖの適用に対して、ゲートドライバの出力が可能となる。＋５ＶがＶｅｎａｂｌｅ入力に適用されれば、ゲートドライバの出力Ｖｏｕｔは無効になる。これは、イネーブル入力の使用を必要とする任意の回路のための本発明の他の実施例を提供する。電圧ＶｄｄおよびＶｓｓは、デプレションモード型またはエンハンスメントモード型ＳｉＣパワーＪＦＥＴに最適な駆動電圧を供給するために調節することができる。
図３は、本発明の１つの実施形態に係る、ゲートドライバ出力を可能にする／不可能にするための、陰極電源電圧および電圧Ｖｅｎａｂｌｅ入力を有するＳｉＣ高温ゲートドライバ（３００）の回路図である。図３に示されるように、回路は、（ｉ）ゲートドライバの出力Ｖｏｕｔを可能にする、又は不可能にするためのイネーブル電圧入力Ｖｅｎａｂｌｅ、および（ｉｉ）第７ＪＦＥＴ（Ｑ３０７）を含む。第７ＪＦＥＴ（Ｑ３０７）のゲート端子は、イネーブル電圧入力Ｖｅｎａｂｌｅに電気的に繋がれ、第７ＪＦＥＴ（Ｑ３０７）のソース端子は、グランド端子に電気的に繋がれ、および第７ＪＦＥＴ（Ｑ３０７）のドレイン端子は、第１ＪＦＥＴ（Ｑ３０１）のソース端子およびゲート端子、第２ＪＦＥＴ（Ｑ３０２）のドレイン端子、第４ＪＦＥＴ（Ｑ３０４）のゲート端子、第６ＪＦＥＴ（Ｑ３０６）のゲート端子に電気的に繋がれ、および第７ＪＦＥＴ（Ｑ３０７）のソース端子は、グランド端子に電気的に繋がれる。
別の実施形態において、第１供給電圧Ｖｄｄを受け取るための第１基準線は、グランド参照陽極電源電圧またはスイッチ共通参照陽極電源電圧に電気的に繋がれ、および第２供給電圧Ｖｓｓを受け取るための第２基準線は、グランド端子またはスイッチ共通端子に電気的に繋がれる。本発明の１つの実施形態に係る、ゲートドライバ出力を可能にする／不可能にするための電圧Ｖｅｎａｂｌｅ入力を伴うＳｉＣ高温グランド参照非反転ゲートドライバ（４００）の回路図を、図４に示す。図４に示されるように、ゲートドライバ（４００）は、以下をさらに含む：（ｉ）ゲートドライバの出力Ｖｏｕｔを可能にする、または不可能にするためのイネーブル電圧入力Ｖｅｎａｂｌｅ、（ｉｉ）ゲート端子、ソース端子およびドレイン端子を有している第７ＪＦＥＴ（Ｑ４０７）、ここで、第７ＪＦＥＴ（Ｑ４０７）のゲート端子は、イネーブル電圧入力Ｖｅｎａｂｌｅに電気的に繋がれ、第７ＪＦＥＴ（Ｑ４０７）のソース端子は、グランド端子に電気的に繋がれ；および、第７ＪＦＥＴ（Ｑ４０７）のドレイン端子は、第４ＪＦＥＴ（Ｑ４０４）のドレイン端子、第３ＪＦＥＴ（Ｑ４０３）のゲート端子およびソース端子、および第５ＪＦＥＴのゲート端子にそれぞれ電気的に繋がれる、および（ｉｉｉ）ゲート端子、ソース端子およびドレイン端子を有する第８ＪＦＥＴ（Ｑ４０８）、ここで、第８ＪＦＥＴ（Ｑ４０８）のゲート端子は、イネーブル電圧入力Ｖｅｎａｂｌｅおよび第７ＪＦＥＴ（Ｑ４０７）のゲート端子に電気的に繋がれ、第８ＪＦＥＴ（Ｑ４０８）のソース端子は、グランド端子に電気的に繋がれ、及び、第８ＪＦＥＴ（Ｑ４０８）のドレイン端子は、第６ＪＦＥＴ（Ｑ４０６）のドレイン端子、第５ＪＦＥＴ（Ｑ４０５）のソース端子および出力Ｖｏｕｔに電気的にそれぞれ繋がれる。
１つの実施形態において、ゲートドライバの入力Ｖｉｎは、弱電流のグランド参照入力ロジック信号、または弱電流スイッチ共通参照入力ロジック信号である。ゲートドライバの出力Ｖｏｕｔは、グランド参照信号又はスイッチ共通参照信号である。
別の態様において、本発明は反転ゲートドライバに関する。図５に示されるような１つの実施形態において、反転ゲートドライバ（５００）は、（ｉ）入力Ｖｉｎ、（ｉｉ）出力Ｖｏｕｔ、（ｉｉｉ）第１供給電圧Ｖｄｄを受け取るための第１基準線、（ｉｖ）第２供給電圧Ｖｓｓを受け取るための第２基準線、（ｖ）グランド端子、（ｖｉ）第１ＪＦＥＴ（Ｑ５０１）、（ｖｉｉ）第２ＪＦＥＴ（Ｑ５０２）、（ｖｉｉｉ）第３ＪＦＥＴ、（Ｑ５０３）、（ｉｘ）第４ＪＦＥＴ（Ｑ５０４）、（ｘ）第５ＪＦＥＴ（Ｑ５０５）、および（ｘｉ）第６ＪＦＥＴ（Ｑ５０６）を含む。第１ＪＦＥＴ（Ｑ５０１）、第２ＪＦＥＴ（Ｑ５０２）、第３ＪＦＥＴ（Ｑ５０３）、第４ＪＦＥＴ（Ｑ５０４）、第５ＪＦＥＴ（Ｑ５０５）および第６ＪＦＥＴ（Ｑ５０６）の各々は、ゲート端子、ソース端子およびドレイン端子を有する。
図５に示されるように、非反転ゲートドライバ（５００）回路は、以下の構成で配置され得る：
●第１ＪＦＥＴ（Ｑ５０１）のゲート端子は、第１ＪＦＥＴ（Ｑ５０１）のソース端子に電気的に繋がれる、および
●第１ＪＦＥＴ（Ｑ５０１）のドレイン端子は、第１供給電圧Ｖｄｄを受け取るための第１基準線に電気的にそれぞれ繋がれる；
●第２ＪＦＥＴ（Ｑ５０２）のゲート端子は、レベルシフトコンデンサＣ５を経て入力Ｖｉｎに電気的に繋がれる、
●第２ＪＦＥＴ（Ｑ５０２）のドレイン端子は、第１ＪＦＥＴ（Ｑ５０１）のゲート端子およびソース端子に電気的に繋がれる、および
●第２ＪＦＥＴ（Ｑ５０２）のソース端子は、第２供給電圧Ｖｓｓを受け取るための第２基準線に電気的にそれぞれ繋がれる；
●第３ＪＦＥＴ（Ｑ５０３）のゲート端子は、第３ＪＦＥＴ（Ｑ５０３）のソース端子に電気的に繋がれる、および
●第３ＪＦＥＴ（Ｑ５０３）のドレイン端子は、第１供給電圧Ｖｄｄを受け取るための第１基準線および第１ＪＦＥＴ（Ｑ５０１）のドレイン端子に電気的にそれぞれ繋がれる；
●第４ＪＦＥＴ（Ｑ５０４）のゲート端子は、第１ＪＦＥＴ（Ｑ５０１）のソース端子およびゲート端子および第２ＪＦＥＴ（Ｑ５０２）のドレイン端子に電気的に繋がれる、?
●第４ＪＦＥＴ（Ｑ５０４）のドレイン端子は、第３ＪＦＥＴ（Ｑ５０３）のゲート端子およびソース端子に電気的に繋がれる、および
●第４ＪＦＥＴ（Ｑ５０４）のソース端子は、第２供給電圧Ｖｓｓを受け取るための第２基準線および第２ＪＦＥＴ（Ｑ５０２）のソース端子に電気的にそれぞれ繋がれる；
●第５ＪＦＥＴ（Ｑ５０５）のゲート端子は、第１ＪＦＥＴ（Ｑ５０１）のソース端子およびゲート端子、第２ＪＦＥＴ（Ｑ５０２）のドレイン端子、および第４ＪＦＥＴ（Ｑ５０４）のゲート端子に電気的に繋がれる、
●第５ＪＦＥＴ（Ｑ５０５）のドレイン端子は、第１供給電圧Ｖｄｄを受け取るための第１基準線、第３ＪＦＥＴ（Ｑ５０３）のドレイン端子、および第１ＪＦＥＴ（Ｑ５０１）のドレイン端子に電気的に繋がれる、
●第５ＪＦＥＴ（Ｑ５０５）のソース端子は、出力Ｖｏｕｔに電気的にそれぞれ繋がれる、および
●第６ＪＦＥＴ（Ｑ５０６）のゲート端子は、第３ＪＦＥＴ（Ｑ５０３）のゲート端子およびソース端子、および第４ＪＦＥＴ（Ｑ５０４）のドレイン端子に電気的に繋がれる、
●第６ＪＦＥＴ（Ｑ５０６）のドレイン端子は、第５ＪＦＥＴ（Ｑ５０５）のソース端子および出力Ｖｏｕｔに電気的に繋がれる、および
●第６ＪＦＥＴ（Ｑ５０６）のソース端子は、第２ＪＦＥＴ（Ｑ５０２）のソース端子、第４ＪＦＥＴ（Ｑ５０４）のソース端子および第２供給電圧Ｖｓｓを受け取るための第２基準線に電気的にそれぞれ繋がれる。
１つの実施形態において、ゲートドライバ（５００）の第１ＪＦＥＴ（Ｑ５０１）、第２ＪＦＥＴ（Ｑ５０２）、第３ＪＦＥＴ（Ｑ５０３）、第４ＪＦＥＴ（Ｑ５０４）、第５ＪＦＥＴ（Ｑ５０５）および第６ＪＦＥＴ（Ｑ５０６）は、炭化ケイ素ＮチャネルＪＦＥＴである。
１つの実施形態において、ゲートドライバ（５００）の第１ＪＦＥＴ（Ｑ５０１）および第３ＪＦＥＴ（Ｑ５０３）は、デプレションモード型ＪＦＥＴであり、およびゲートドライバ（５００）の第２ＪＦＥＴ（Ｑ５０２）、第４ＪＦＥＴ（Ｑ５０４）、第５ＪＦＥＴ（Ｑ５０５）、および第６ＪＦＥＴ（Ｑ５０６）は、エンハンスメントモード型ＪＦＥＴである。
図５に示されるような実施形態において、第１供給電圧Ｖｄｄを受け取るためのゲートドライバの第１基準線は、グランド参照陽極電源電圧又はスイッチ共通参照陽極電源電圧に電気的に繋がれる。第２供給電圧Ｖｓｓを受け取るための第２基準線は、グランド参照陰極電源電圧又はスイッチ共通参照陰極電源電圧に電気的に繋がれる。
図６に示されるような別の実施形態において、第１供給電圧Ｖｄｄを受け取るためのゲートドライバの第１基準線は、グランド参照陽極電源電圧又はスイッチ共通参照陽極電源電圧に電気的に繋がれる。第２供給電圧Ｖｓｓを受け取るための第２基準線は、グランド端子またはスイッチ共通端子に電気的に繋がれる。
１つの実施形態において、ゲートドライバの入力Ｖｉｎは、弱電流の、グランド参照ロジック信号、又は弱電流スイッチ共通参照ロジック信号である。ゲートドライバの出力Vｏｕｔは、グランド参照信号、又は弱電流スイッチ共通参照信号である。
図１−６において、反転バッファ段は、抵抗負荷型、エンハンスメント負荷型、又はデプレッション負荷型の構成に基づいて作成され得る。第１および第２ＪＦＥＴを含む第１反転バッファは、第３および第４ＪＦＥＴ、およびトーテムポールトランジスタの１つ、非反転回路用の第６ＪＦＥＴおよび反転回路用の第５ＪＦＥＴを含む第２インバータを駆動させる。第１インバータは、トーテムポールトランジスタの１つを駆動するために十分な電流増幅を提供する。その後、第２インバータは、他のトーテムポールトランジスタ、非反転回路用の第５ＪＦＥＴおよび反転回路用の第６ＪＦＥＴを駆動するために使用される。
図２−６に示される他の実施形態において、主な違いは、第１インバータは、反転回路用の第６ＪＦＥＴの代わりに非反転回路用の第５ＪＦＥＴを駆動させ、および第２のインバータは、反転回路用の第５ＪＦＥＴの代わりに非反転回路用の第６ＪＦＥＴを駆動させることである。図１に示されるような非反転回路のために、ロジックハイ状態への入力制御電圧Ｖｉｎ変化として、第２ＪＦＥＴ（エンハンスメントモード型トランジスタ）は第１インバータの出力を低く下げる通電へと駆動される。第１トランジスタ（デプレションモード型トランジスタ）は飽和へと導かれ、そのオンステージ電圧をＶｄｄまで浮上させる。第４ＪＦＥＴ（エンハンスメントモード型）のゲートは、グランドまで下げられ、第１インバータの出力によってピンチオフ状態で保持される。その後、第２インバータの出力は、第３ＪＦＥＴ（デプレションモード型トランジスタ）によってＶｄｄまで引き上げられる。第２インバータの出力は、通電へ第５ＪＦＥＴ（エンハンスメントモード型トランジスタ）を駆動させ、Ｖｄｄまでの回路の出力を引き上げる。一旦入力がロジックロ−状態に移行すれば、第２ＪＦＥＴは、ピンチオフされ、第１ＪＦＥＴは、第１インバータの出力を高く引き上げる。第４ＪＦＥＴは、第２のインバータの出力を低く引き下げる時に作動される。第５ＪＦＥＴはピンチオフされ、および第６ＪＦＥＴは、ドライバ回路の出力を低く引き下げる時に作動される。
図７は、図１−４の非反転ゲートドライバ用の波形を示す。
図８は、図５−６の反転ゲートドライバ用の波形を示す。
最初に記述されたＳｉＣパワーＪＦＥＴを備える本発明のゲートドライバを十分に利用するために、さらなるドライバインターフェース回路が使用されてもよい。図９Ａにおいて、ＲＣ駆動インターフェース回路が、本発明の１つの実施形態によって示される。図９Ｂにおいてアンチパラレルダイオード駆動インターフェース回路が、本発明の１つの実施形態によって示される。これらの回路は、さらなる電圧準位のシフトおよびゲート電流制御のために使用することができる。さらなる一連のゲート抵抗（それが個別部品であろうと、または等価抵抗であろうと）が、さらなるｄＶ／ｄｔ制御を提供するために含まれ得る。
本発明の実施形態は、本出願に基づく様々な方法で作り上げることができる。
１つの実施形態において、ゲートドライバは、個別の、小信号の、炭化ケイ素の、デプレションモード型およびエンハンスメントモード型の、ＮチャネルＪＦＥＴを使用することによって作り上げることができる。
別の実施形態において、ゲートドライバは、ＳｉＣパワーＪＦＥＴを駆動するためにシングルチップ・ゲートドライバを提供するために、高温で作動可能なパッケージ内の集積回路において製造することができる。この形態において、シングルチップ・ゲートドライバは、ＳｉＣパワーＪＦＥＴに非常に接近して配置することができる。
さらなる別の実施形態において、ゲートドライバは、集積ゲートドライバ／スイッチソリューションを提供するために、高温で作動可能なパッケージに入れられたパワーＪＦＥＴを備えるシングルチップ集積回路において製造することができる。
入力制御信号は、ドライバ回路の出力に接続されたパワートランジスタとして、同じグランドまたはスイッチコモンに言及され得る。この回路は、ほとんどのローサイドとハイサイドの適用に適している。
本発明の代表的な実施形態の前述の記載は、説明と記載のためにのみ示されており、本発明を、開示された正確な形式に徹底する、または制限することは意図されない。多くの修正および変形が上記の教示内容に照らして可能である。
実施形態は、当業者が本発明および様々な実施形態を利用するように、本発明の原理とそれらの実用化について説明するために選ばれ記述され、そして予期される特定の使用に適するような様々な改良を伴う。代替的な実施形態が、本発明がその精神及び範囲から外れることなく、関係する当該技術分野の当業者に明白になるだろう。従って、本発明の範囲は、本明細書の前述の記載および例示的実施形態ではなく、添付された特許請求の範囲によって定義される。
参考文献
［１］D. A. Neamen, "Electronic Circuit Analysis and Design," Irwin, 1996, pp. 934- 936
［２］米国特許第３，７００，９８１号。
［３] 米国特許第４，０４２，８３９号。
［４］米国特許第３，７７５，６９３号。

Claims (22)

  1. （ａ）入力、
    （ｂ）出力、
    （ｃ）第１供給電圧を受け取るための第１基準線、
    （ｄ）第２供給電圧を受け取るための第２基準線、
    （ｅ）グランド端子、
    （ｆ）ゲート端子、ソース端子およびドレイン端子を有する第１接合形電界効果トランジスタ（ＪＦＥＴ）、
    （ｇ）ゲート端子、ソース端子およびドレイン端子を有する第２ＪＦＥＴ、
    （ｈ）ゲート端子、ソース端子およびドレイン端子を有する第３ＪＦＥＴ、
    （ｉ）ゲート端子、ソース端子およびドレイン端子を有する第４ＪＦＥＴ、
    （ｊ）ゲート端子、ソース端子およびドレイン端子を有する第５ＪＦＥＴ、および
    （ｋ）ゲート端子、ソース端子およびドレイン端子を有する第６ＪＦＥＴ、
    を含む非反転ゲートドライバであって、
    前記第１ＪＦＥＴにおいて、それぞれ、第１ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子に電気的に繋がれ、及び、第１ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線に電気的に繋がれ、
    前記第２ＪＦＥＴにおいて、それぞれ、第２ＪＦＥＴのゲート端子は、入力に電気的に繋がれ、第２ＪＦＥＴのドレイン端子は、第１ＪＦＥＴのゲート端子およびソース端子に電気的に繋がれ、および、第２ＪＦＥＴのソース端子は、第２供給電圧を受け取るための第２基準線に電気的に繋がれ、
    前記第３ＪＦＥＴにおいて、それぞれ、第３ＪＦＥＴのゲート端子は、第３ＪＦＥＴのソース端子に電気的に繋がれ、及び、第３ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線および第１ＪＦＥＴのドレイン端子に電気的に繋がれ、
    前記第４ＪＦＥＴにおいて、それぞれ、第４ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子及びゲート端子並びに第２ＪＦＥＴのドレイン端子に電気的に繋がれ、第４ＪＦＥＴのドレイン端子は、第３ＪＦＥＴのゲート端子およびソース端子に電気的に繋がれ、及び、第４ＪＦＥＴのソース端子は、第２供給電圧を受け取るための第２基準線および第２ＪＦＥＴのソース端子に電気的に繋がれ、
    前記第５ＪＦＥＴにおいて、それぞれ、第５ＪＦＥＴのゲート端子は、第３ＪＦＥＴのソース端子及びゲート端子並びに第４ＪＦＥＴのドレイン端子に電気的に繋がれ、第５ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線、第３ＪＦＥＴのドレイン端子および第１ＪＦＥＴのドレイン端子に電気的に繋がれ、及び、第５ＪＦＥＴのソース端子は出力に電気的に繋がれ、
    前記第６ＪＦＥＴにおいて、それぞれ、第６ＪＦＥＴのゲート端子は、第１ＪＦＥＴのゲート端子及びソース端子、第２ＪＦＥＴのドレイン端子、並びに第４ＪＦＥＴのゲート端子に電気的に繋がれ、第６ＪＦＥＴのドレイン端子は、第５ＪＦＥＴのソース端子および出力に電気的に繋がれ、及び第６ＪＦＥＴのソース端子は、第２ＪＦＥＴのソース端子、第４ＪＦＥＴのソース端子、および第２供給電圧を受け取るための第２基準線に電気的に繋がれる、
    ことを特徴とする非反転ゲートドライバ。
  2. 前記第１ＪＦＥＴ、前記第２ＪＦＥＴ、前記第３ＪＦＥＴ、前記第４ＪＦＥＴ、前記第５ＪＦＥＴおよび前記第６ＪＦＥＴは、各々、炭化ケイ素ＮチャネルＪＦＥＴを含むことを特徴とする請求項１に記載のゲートドライバ。
  3. 前記第１ＪＦＥＴおよび前記第３ＪＦＥＴは、各々、デプレションモード型ＪＦＥＴを含み、および前記第２ＪＦＥＴ、前記第４ＪＦＥＴ、前記第５ＪＦＥＴ、および前記第６ＪＦＥＴは、各々、エンハンスメントモード型ＪＦＥＴを含むことを特徴とする請求項２に記載のゲートドライバ。
  4. 第１供給電圧を受け取るための前記第１基準線は、グランド参照陽極電源電圧またはスイッチ共通参照陽極電源電圧に電気的に繋がれ、および第２供給電圧を受け取るための前記第２基準線は、グランド参照陰極電源電圧またはスイッチ共通参照陰極電源電圧および第２供給電圧に電気的に繋がれることを特徴とする請求項１に記載のゲートドライバ。
  5. 第１端子および第２端子を有するレベルシフトコンデンサをさらに含む請求項４に記載のゲートドライバであって、前記コンデンサの第１端子は、入力に電気的に繋がれ、および前記コンデンサの第２端子は、前記第２ＪＦＥＴのゲート端子に電気的に繋がれることを特徴とする請求項４に記載のゲートドライバ。
  6. （ｌ）前記ゲートドライバの出力を可能にする、または不可能にするためのイネーブル電圧入力、および
    （ｍ）ゲート端子、ソース端子およびドレイン端子を有する第７ＪＦＥＴ、
    をさらに含む請求項５に記載のゲートドライバであって、
    前記第７ＪＦＥＴにおいて、第７ＪＦＥＴのゲート端子は、前記イネーブル電圧入力に電気的に繋がれ、第７ＪＦＥＴのドレイン端子は、第１ＪＦＥＴのソース端子およびゲート端子、第２ＪＦＥＴのドレイン端子、第４ＪＦＥＴのゲート端子、第６ＪＦＥＴのゲート端子に電気的に繋がれ、及び第７ＪＦＥＴのソース端子は、グランド端子に電気的に繋がれることを特徴とする請求項５に記載のゲートドライバ。
  7. 第１供給電圧を受け取るための前記第１基準線は、グランド参照陽極電源電圧またはスイッチ共通参照陽極電源電圧に電気的に繋がれ、及び第２供給電圧を受け取るための前記第２基準線は、グランド端子又はスイッチ共通端子に電気的に繋がれることを特徴とする請求項１に記載のゲートドライバ。
  8. （ｌ）前記ゲートドライバの出力を可能にする、または不可能にするためのイネーブル電圧入力、
    （ｍ）ゲート端子、ソース端子およびドレイン端子を有する第７ＪＦＥＴ、および
    （ｎ）ゲート端子、ソース端子およびドレイン端子を有する第８ＪＦＥＴ、
    をさらに含む請求項７に記載のゲートドライバであって、
    前記第７ＪＦＥＴにおいて、それぞれ、第７ＪＦＥＴのゲート端子は、前記イネーブル電圧入力に電気的に繋がれ、第７ＪＦＥＴのドレイン端子は、第４ＪＦＥＴのドレイン端子、第３ＪＦＥＴのゲート端子およびソース端子、並びに第５ＪＦＥＴのゲート端子に電気的に繋がれ、及び、第７ＪＦＥＴのソース端子は、グランド端子に電気的に繋がれ、
    前記第８ＪＦＥＴにおいて、それぞれ、第８ＪＦＥＴのゲート端子は、イネーブル電圧入力および第７ＪＦＥＴのゲート端子に電気的に繋がれ、第８ＪＦＥＴのドレイン端子は、第６ＪＦＥＴのドレイン端子、第５ＪＦＥＴのソース端子および出力に電気的に繋がれ、及び第８ＪＦＥＴのソース端子は、グランド端子に電気的に繋がれる、
    ことを特徴とする請求項７に記載のゲートドライバ。
  9. 前記入力は、弱電流グランド参照入力ロジック信号または弱電流スイッチ共通参照入力ロジック信号であることを特徴とする請求項１に記載のゲートドライバ。
  10. 前記出力は、グランド参照信号又はスイッチ共通参照信号であることを特徴とする請求項１に記載のゲートドライバ。
  11. （ａ）入力、
    （ｂ）出力、
    （ｃ）第１供給電圧を受け取るための第１基準線、
    （ｄ）第２供給電圧を受け取るための第２基準線、
    （ｅ）グランド端子、
    （ｆ）ゲート端子、ソース端子およびドレイン端子を有する第１ＪＦＥＴ、
    （ｇ）ゲート端子、ソース端子およびドレイン端子を有する第２ＪＦＥＴ、
    （ｈ）ゲート端子、ソース端子およびドレイン端子を有する第３ＪＦＥＴ、
    （ｉ）ゲート端子、ソース端子およびドレイン端子を有する第４ＪＦＥＴ、
    （ｊ）ゲート端子、ソース端子およびドレイン端子を有する第５ＪＦＥＴ、および
    （ｋ）ゲート端子、ソース端子およびドレイン端子を有する第６ＪＦＥＴ、
    を含む反転ゲートドライバであって、
    前記第１ＪＦＥＴにおいて、それぞれ、第１ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子に電気的に繋がれ、および、第１ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線に電気的に繋がれ、
    前記第２ＪＦＥＴにおいて、それぞれ、第２ＪＦＥＴのゲート端子は、入力に電気的に繋がれ、第２ＪＦＥＴのドレイン端子は、第１ＪＦＥＴのゲート端子およびソース端子に電気的に繋がれ、及び、第２ＪＦＥＴのソース端子は、第２供給電圧を受け取るための第２基準線に電気的に繋がれ、
    前記第３ＪＦＥＴにおいて、それぞれ、第３ＪＦＥＴのゲート端子は、第３ＪＦＥＴのソース端子に電気的に繋がれ、及び、第３ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線および第１ＪＦＥＴのドレイン端子に電気的に繋がれ、
    前記第４ＪＦＥＴにおいて、それぞれ、第４ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子及びゲート端子、並びに第２ＪＦＥＴのドレイン端子に電気的に繋がれ、第４ＪＦＥＴのドレイン端子は、第３ＪＦＥＴのゲート端子およびソース端子に電気的に繋がれ、及び、第４ＪＦＥＴのソース端子は、第２供給電圧を受け取るための第２基準線および第２ＪＦＥＴのソース端子に電気的に繋がれ、
    前記第５ＪＦＥＴにおいて、それぞれ、第５ＪＦＥＴのゲート端子は、第１ＪＦＥＴのソース端子およびゲート端子、第２ＪＦＥＴのドレイン端子および第４ＪＦＥＴのゲート端子に電気的に繋がれ、第５ＪＦＥＴのドレイン端子は、第１供給電圧を受け取るための第１基準線、第３ＪＦＥＴのドレイン端子および第１ＪＦＥＴのドレイン端子に電気的に繋がれ、及び第５ＪＦＥＴのソース端子は、出力に電気的に繋がれ、
    前記第６ＪＦＥＴにおいて、それぞれ、第６ＪＦＥＴのゲート端子は、第３ＪＦＥＴのゲート端子及びソース端子並びに第４ＪＦＥＴのドレイン端子に電気的に繋がれ、第６ＪＦＥＴのドレイン端子は、第５ＪＦＥＴのソース端子および出力に電気的に繋がれ、および、第６ＪＦＥＴのソース端子は、第２ＪＦＥＴのソース端子、第４ＪＦＥＴのソース端子及び第２供給電圧を受け取るための第２基準線に電気的に繋がれる、
    ことを特徴とする反転ゲートドライバ。
  12. 前記第１ＪＦＥＴ、前記第２ＪＦＥＴ、前記第３ＪＦＥＴ、前記第４ＪＦＥＴ、前記第５ＪＦＥＴおよび前記第６ＪＦＥＴは、炭化ケイ素ＮチャネルＪＦＥＴを含むことを特徴とする請求項１１に記載のゲートドライバ。
  13. 前記第１ＪＦＥＴおよび前記第３ＪＦＥＴは、各々、デプレションモード型ＪＦＥＴを含み、および前記第２ＪＦＥＴ、前記第４ＪＦＥＴ、前記第５ＪＦＥＴ、および前記第６ＪＦＥＴは、各々、エンハンスメントモード型ＪＦＥＴを含むことを特徴とする請求項１２に記載のゲートドライバ。
  14. 第１供給電圧を受け取るための前記第１基準線は、グランド参照陽極電源電圧またはスイッチ共通参照陽極電源電圧に電気的に繋がれ、及び第２供給電圧は、グランド参照陰極端子又はスイッチ共通陰極電源電圧に電気的に繋がれることを特徴とする請求項１１に記載のゲートドライバ。
  15. 第１端子および第２端子を有するレベルシフトコンデンサをさらに含む請求項１４に記載のゲートドライバであって、前記コンデンサの第１端子は、入力に電気的に繋がれ、及び、前記コンデンサの第２の端子は、第２ＪＦＥＴのゲート端子に電気的に繋がれることを特徴とする請求項１４に記載のゲートドライバ。
  16. 第１供給電圧を受け取るための前記第１基準線は、グランド参照陽極電源電圧又はスイッチ共通参照陽極電源電圧に電気的に繋がれ、及び、第２供給電圧を受け取るための前記第２基準線は、グランド端子またはスイッチ共通端子に電気的に繋がれることを特徴とする請求項１１に記載のゲートドライバ。
  17. 前記入力は、弱電流グランド参照入力ロジック信号または弱電流スイッチ共通参照入力ロジック信号を含むことを特徴とする請求項１１に記載のゲートドライバ。
  18. 前記出力は、グランド参照信号又はスイッチ共通参照信号を含むことを特徴とする請求項１１に記載のゲートドライバ。
  19. 請求項１に記載の非反転ゲートドライバ、
    任意に、ＲＣ駆動インターフェース回路又はアンチパラレルダイオード駆動インターフェース回路、および
    ワイドバンドギャップ半導体パワーＪＦＥＴ、
    を含むことを特徴とする集積回路。
  20. 前記ワイドバンドギャップ半導体パワーＪＦＥＴが、ＳｉＣパワーＪＦＥＴであることを特徴とする請求項１９に記載の集積回路。
  21. 請求項１１に記載の反転ゲートドライバ、
    任意に、ＲＣ駆動インターフェース回路又はアンチパラレルダイオード駆動インターフェース回路、および
    ワイドバンドギャップ半導体パワーＪＦＥＴ、
    を含むことを特徴とする集積回路。
  22. 前記ワイドバンドギャップ半導体パワーＪＦＥＴが、ＳｉＣパワーＪＦＥＴであることを特徴とする請求項２１に記載の集積回路。
JP2012509996A 2009-05-07 2010-05-07 ワイドバンドギャップ半導体パワーｊｆｅｔのための高温ゲートドライバ及びそれを含む集積回路 Expired - Fee Related JP5433827B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/437,173 2009-05-07
US12/437,173 US7969226B2 (en) 2009-05-07 2009-05-07 High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same
PCT/US2010/033982 WO2010129837A2 (en) 2009-05-07 2010-05-07 High temperature gate drivers for wide bandgap semiconductor power jfets and integrated circuits including the same

Publications (2)

Publication Number Publication Date
JP2012526487A true JP2012526487A (ja) 2012-10-25
JP5433827B2 JP5433827B2 (ja) 2014-03-05

Family

ID=43050891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012509996A Expired - Fee Related JP5433827B2 (ja) 2009-05-07 2010-05-07 ワイドバンドギャップ半導体パワーｊｆｅｔのための高温ゲートドライバ及びそれを含む集積回路

Country Status (9)

Country Link
US (2) US7969226B2 (ja)
EP (1) EP2427964A4 (ja)
JP (1) JP5433827B2 (ja)
KR (1) KR20120026517A (ja)
CN (1) CN102428651B (ja)
AU (1) AU2010245759A1 (ja)
CA (1) CA2759195A1 (ja)
NZ (1) NZ596258A (ja)
WO (1) WO2010129837A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239424A (ja) * 2013-05-10 2014-12-18 株式会社半導体エネルギー研究所 半導体装置
WO2015125492A1 (ja) * 2014-02-24 2015-08-27 パナソニック株式会社 半導体装置
JP2017204524A (ja) * 2016-05-10 2017-11-16 国立大学法人広島大学 炭化珪素半導体装置
JP2020036526A (ja) * 2018-08-06 2020-03-05 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ インバータ分岐ドライバ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969226B2 (en) * 2009-05-07 2011-06-28 Semisouth Laboratories, Inc. High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same
KR101863199B1 (ko) * 2011-02-10 2018-07-02 삼성디스플레이 주식회사 인버터 및 이를 이용한 주사 구동부
SG11201401015PA (en) * 2011-09-30 2014-04-28 Soitec Silicon On Insulator Pseudo-inverter circuit with multiple independent gate transistors
FR2990312B1 (fr) * 2012-05-03 2015-05-15 Alstom Transport Sa Un dispositif comportant un composant electronique avec une grande vitesse de commutation
US20160079904A1 (en) * 2013-04-17 2016-03-17 Otis Elevator Company Drive unit employing gallium nitride switches
US9722537B2 (en) * 2014-08-20 2017-08-01 Short Circuit Technologies Llc Fractional-N frequency synthesizer incorporating cyclic digital-to-time and time-to-digital circuit pair
US9722595B2 (en) 2015-12-29 2017-08-01 General Electric Company Ultra high performance silicon carbide gate drivers
WO2017190652A1 (en) 2016-05-04 2017-11-09 The Hong Kong University Of Science And Technology Power device with integrated gate driver
US10068529B2 (en) * 2016-11-07 2018-09-04 International Business Machines Corporation Active matrix OLED display with normally-on thin-film transistors
US10374591B2 (en) * 2017-01-03 2019-08-06 General Electric Company Systems and methods for a gate drive circuit
US11218145B2 (en) 2017-08-30 2022-01-04 University Of Houston System High temperature gate driver for silicon carbide metal-oxide-semiconductor field-effect transistor
KR102105945B1 (ko) * 2018-12-10 2020-04-29 포항공과대학교 산학협력단 의사 상보성 로직 네트워크
US11101796B2 (en) * 2020-01-06 2021-08-24 Diodes Incorporated Gate drive apparatus and control method
CN113078888B (zh) * 2020-01-06 2024-04-19 达尔科技股份有限公司 栅极驱动设备和控制方法
US11437911B2 (en) 2020-12-22 2022-09-06 Power Integrations, Inc. Variable drive strength in response to a power converter operating condition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02149123A (ja) * 1988-10-14 1990-06-07 Siemens Ag 増幅回路
JPH04211517A (ja) * 1990-03-19 1992-08-03 Toshiba Corp 電界効果トランジスタ回路
JPH04271518A (ja) * 1991-02-26 1992-09-28 Nec Corp 半導体集積回路
JPH06132309A (ja) * 1992-10-15 1994-05-13 Ricoh Co Ltd 電界効果トランジスタおよびその製造方法
JPH1098367A (ja) * 1996-09-25 1998-04-14 Nec Corp 半導体論理回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211199B1 (ja) * 1970-05-27 1977-03-29
US3775693A (en) * 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
JPS5198938A (ja) * 1975-02-26 1976-08-31
US4096398A (en) * 1977-02-23 1978-06-20 National Semiconductor Corporation MOS output buffer circuit with feedback
US4417162A (en) * 1979-01-11 1983-11-22 Bell Telephone Laboratories, Incorporated Tri-state logic buffer circuit
JPS57196627A (en) 1981-05-29 1982-12-02 Hitachi Ltd Electronic circuit device
JP2709604B2 (ja) 1988-06-29 1998-02-04 大日本製薬株式会社 マイコプラズマ汚染の防止または除去
TWI258261B (en) * 2004-05-18 2006-07-11 Richtek Techohnology Corp JFET driving circuit applied to DC/DC converter and method thereof
US7330055B2 (en) * 2004-10-26 2008-02-12 Qortek, Inc. Circuit with high power density applicability
US7592841B2 (en) * 2006-05-11 2009-09-22 Dsm Solutions, Inc. Circuit configurations having four terminal JFET devices
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
CN101237189B (zh) * 2007-01-31 2011-10-26 力博特公司 正激变换器
US7969226B2 (en) * 2009-05-07 2011-06-28 Semisouth Laboratories, Inc. High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02149123A (ja) * 1988-10-14 1990-06-07 Siemens Ag 増幅回路
JPH04211517A (ja) * 1990-03-19 1992-08-03 Toshiba Corp 電界効果トランジスタ回路
JPH04271518A (ja) * 1991-02-26 1992-09-28 Nec Corp 半導体集積回路
JPH06132309A (ja) * 1992-10-15 1994-05-13 Ricoh Co Ltd 電界効果トランジスタおよびその製造方法
JPH1098367A (ja) * 1996-09-25 1998-04-14 Nec Corp 半導体論理回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239424A (ja) * 2013-05-10 2014-12-18 株式会社半導体エネルギー研究所 半導体装置
WO2015125492A1 (ja) * 2014-02-24 2015-08-27 パナソニック株式会社 半導体装置
JPWO2015125492A1 (ja) * 2014-02-24 2017-03-30 パナソニック株式会社 半導体装置
US9966945B2 (en) 2014-02-24 2018-05-08 Panasonic Corporation Semiconductor device
JP2017204524A (ja) * 2016-05-10 2017-11-16 国立大学法人広島大学 炭化珪素半導体装置
JP2020036526A (ja) * 2018-08-06 2020-03-05 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ インバータ分岐ドライバ
JP7471061B2 (ja) 2018-08-06 2024-04-19 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ インバータ分岐ドライバ

Also Published As

Publication number Publication date
CN102428651B (zh) 2015-02-18
CA2759195A1 (en) 2010-11-11
US7969226B2 (en) 2011-06-28
EP2427964A4 (en) 2014-07-09
US20110210340A1 (en) 2011-09-01
US8466735B2 (en) 2013-06-18
NZ596258A (en) 2013-06-28
KR20120026517A (ko) 2012-03-19
AU2010245759A1 (en) 2011-11-24
US20100283061A1 (en) 2010-11-11
WO2010129837A3 (en) 2011-02-17
JP5433827B2 (ja) 2014-03-05
EP2427964A2 (en) 2012-03-14
CN102428651A (zh) 2012-04-25
WO2010129837A2 (en) 2010-11-11

Similar Documents

Publication Publication Date Title
JP5433827B2 (ja) ワイドバンドギャップ半導体パワーｊｆｅｔのための高温ゲートドライバ及びそれを含む集積回路
CN103716026B (zh) 开关电路
JP5236822B1 (ja) ドライバ回路
US6349047B1 (en) Full wave rectifier circuit using normally off JFETs
TWI641218B (zh) 增強模式fet閘極驅動器ic
TW201607244A (zh) 包含高功率增強模式的氮化鎵電晶體與驅動電路的電源切換系統
US20130200926A1 (en) Driver circuit
WO2022048629A1 (zh) 用于并联的开关晶体管的米勒钳位装置及包括其的驱动器
Rouger et al. Modular multilevel SOI-CMOS active gate driver architecture for SiC MOSFETs
TWI715249B (zh) 用於半橋氮化鎵驅動器應用之位準偏移器
JP2013017011A (ja) ゲートドライブ回路
AU2012220887A1 (en) Driver circuit for a semiconductor power switch
KR20190043367A (ko) 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치
WO2012023556A1 (ja) インバータ
JP2015208111A (ja) ゲート駆動回路
TW518823B (en) Translating switch circuit with disabling option
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
TWI743752B (zh) 具閘極電流再利用功能之氮化鎵雷射二極體驅動場效電晶體
JP2007259067A (ja) 半導体素子駆動回路
TWI816218B (zh) 閘極驅動設備及控制方法
TWI708463B (zh) 電源轉換器的驅動器與其驅動方法
TW200820624A (en) Junction field effect transistor input buffer level shifting circuit
KR20230150228A (ko) 전력 트랜지스터 회로 동작 방법
JP2015037226A (ja) スイッチング素子用ゲート駆動回路
JP2013042613A (ja) ゲート駆動回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130626

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131002

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20131030

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20131111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees