JP2020036526A - インバータ分岐ドライバ - Google Patents
インバータ分岐ドライバ Download PDFInfo
- Publication number
- JP2020036526A JP2020036526A JP2019143780A JP2019143780A JP2020036526A JP 2020036526 A JP2020036526 A JP 2020036526A JP 2019143780 A JP2019143780 A JP 2019143780A JP 2019143780 A JP2019143780 A JP 2019143780A JP 2020036526 A JP2020036526 A JP 2020036526A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- matrix
- low
- transistor
- side transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims description 73
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 230000003111 delayed effect Effects 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims description 11
- 230000004907 flux Effects 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 238000005457 optimization Methods 0.000 abstract 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 17
- 229910002601 GaN Inorganic materials 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 108091006146 Channels Proteins 0.000 description 10
- 238000002955 isolation Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- -1 device Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910017214 AsGa Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
- 一実施形態によれば、第1および第2の複数の論理ゲートのゲートトランジスタは、N型チャネル電界効果トランジスタのみである。
- 一実施形態によれば、第1の複数の論理ゲートは、少なくとも、
○第1の入力信号を遅延させるように構成された第1の遅延機能論理ゲートと、
○第1の入力信号および第1の遅延入力信号をそれぞれ受け取る2つの入力部を含む第1のAND型論理ゲートと
を含み、
第2の複数の論理ゲートは、少なくとも、
○第2の入力信号を遅延させるように構成された第2の遅延機能論理ゲートと、
○第2の遅延入力信号を反転させるように構成されたNO型論理ゲートおよび第2の入力信号を反転させるように構成された別のNO型論理ゲートと、
○第2の反転入力信号および第2の遅延反転入力信号をそれぞれ受け取る2つの入力部を含む第2のAND型論理ゲートと
を含む。
- 一実施形態によれば、一段NO型論理ゲートは、各々、0.5mmと2mmとの間のゲート幅(一般に文献ではWgと呼ばれる)を有する1つの単一ゲートトランジスタを含む。
- 一実施形態によれば、一段NO型論理ゲートは互いに同一である。
- 一実施形態によれば、第1の複数の論理ゲートは、
○第1のAND型論理ゲートから来る信号を反転させ、500mAと5Aとの間のこの第1の指令信号の電流の強さに対してこの第1の指令信号の電位の降下なしに第1のハイサイドトランジスタのゲートに第1の指令信号を送り出すように構成された第1のNO型論理ゲートをさらに含み、
第2の複数の論理ゲートは、
○第2のAND型論理ゲートから来る信号を反転させ、500mAと5Aとの間のこの第2の指令信号の電流の強さに対してこの第2の指令信号の電位の降下なしに第2のローサイドトランジスタのゲートに第2の指令信号を送り出すように構成された第2のNO型論理ゲート
をさらに含む。
- 一実施形態によれば、第1および第2のNO型論理ゲートは、二段論理ゲートと呼ばれ、各々、一段NO型論理ゲートによって形成された第1の段と、第1の段に接続され、逆位相で動作し、各々が5mmと50mmとの間の、好ましくは5mmと20mmとの間のゲート幅を有する2つのゲートトランジスタを含む第2の段とを含む。
- 一実施形態によれば、第2の段のゲートトランジスタは、そのゲートのレベルにおいて、1メガオームよりも大きい、好ましくは、1ギガオームよりも大きいアクセス抵抗を有する。
- 一実施形態によれば、第1および第2の入力信号はパルス幅変形(PWM)信号である。
- 一実施形態によれば、半導体基板と、第1および第2のハイサイドおよびローサイドトランジスタと、第1および第2の複数の論理ゲートのゲートトランジスタとは、GaNベースである。
- 一実施形態によれば、インバータシステムは、第1のハイサイドトランジスタの出力部に電力発生器をさらに含み、前記発生器は、高電力を有することができる電気信号Voutを送り出すように構成される。
- 一実施形態によれば、半導体基板と、第2のローサイドトランジスタの電源と、電力発生器とは、共通接地に接続される。
- 一実施形態によれば、電子回路は、レーザダイオードのマトリクスおよび少なくとも1つの面する光起電力セルのマトリクスを含むオプトカプラと呼ばれる少なくとも1つの光カプラによって少なくとも1つのコントローラから電気的に絶縁され、前記レーザダイオードのマトリクスは、少なくとも1つのコントローラから来る電気的信号を受け取り、前記電気的信号に応じて、少なくとも1つの光起電力セルのマトリクスに送られる光束を生成するように構成され、前記少なくとも1つの光起電力セルのマトリクスは、光束を受け取り、第1および第2の入力信号の中からの少なくとも1つを送り出すように構成される。
- 一実施形態によれば、電子回路は、レーザダイオードのマトリクスおよび少なくとも1つの面する光起電力セルのマトリクスを含むオプトカプラと呼ばれる少なくとも1つの光カプラによって第1および第2の電源の中からの少なくとも1つから電気的に絶縁され、前記レーザダイオードのマトリクスは、第1および第2の電源の中からの少なくとも1つから来る電気的信号を受け取り、前記電気的信号に応じて、少なくとも1つの光起電力セルのマトリクスに送られる光束を生成するように構成され、前記少なくとも1つの光起電力セルのマトリクスは、光束を受け取り、第1および第2の電源からの少なくとも1つを送り出すように構成される。
- 一実施形態によれば、電子回路および少なくとも1つのオプトカプラは、1つの同じパッケージング内に組み立てられる。
- 一実施形態によれば、第1および第2の電源は、主電源と呼ばれる1つの同じ電源である。
- 一実施形態によれば、少なくとも1つのコントローラは、主コントローラと呼ばれる1つの単一コントローラである。
- 一実施形態によれば、主電源は、前記主電源に接続されたレーザダイオードのマトリクスを含む第1のオプトカプラによって電子回路から電気的に絶縁され、第1の光起電力セルのマトリクスは第1のドライバに接続され、第2の光起電力セルのマトリクスは第2のドライバに接続され、前記第1および第2の光起電力セルのマトリクスは、第1のオプトカプラの前記レーザダイオードのマトリクスに結合されそれに面し、前記第1および第2の光起電力セルのマトリクスは、それぞれ、第1および第2のドライバに供給するように構成される。
- 一実施形態によれば、主コントローラは、前記主コントローラに接続されたレーザダイオードのマトリクスを含む第2のオプトカプラによって電子回路から電気的に絶縁され、第1の光起電力セルのマトリクスは第1のドライバに接続され、第2の光起電力セルのマトリクスは第2のドライバに接続され、前記第1および第2の光起電力セルのマトリクスは、第2のオプトカプラの前記レーザダイオードのマトリクスに結合されそれに面し、前記第1および第2の光起電力セルのマトリクスは、それぞれ、第1および第2の入力信号を第1および第2のドライバに送り出すように構成される。
2 第1のオプトカプラ
3 第2のオプトカプラ
4 ケーシング
5 接続ゲート
6 接続ワイヤ
10 論理ゲート
11 論理ゲート、一段NO型論理ゲート
12 論理ゲート
13 論理ゲート
10high 第1の遅延機能論理ゲート
10low 第2の遅延機能論理ゲート
11low NO型論理ゲート
12high 第1のAND型論理ゲート
12low 第2のAND型論理ゲート
13high 第1のNO型論理ゲート
13low 第2のNO型論理ゲート
14 第1のハイサイドトランジスタ
15 第2のローサイドトランジスタ
20 レーザダイオードのマトリクス
21 光起電力セルのマトリクス
30 レーザダイオードのマトリクス
31 光起電力セルのマトリクス
140 第1のドライバ
150 第2のドライバ
200 誘電体層
300 誘電体層
Claims (18)
- 前記第1の入力信号を遅延させるように構成された第1の遅延機能論理ゲート(10high)と、
- 前記第1の入力信号および前記第1の遅延入力信号をそれぞれ受け取る2つの入力部を含む第1のAND型論理ゲート(12high)と
を含み、
前記第2の複数の論理ゲートが、少なくとも、
- 前記第2の入力信号を遅延させるように構成された第2の遅延機能論理ゲート(10low)と、
- 前記第2の遅延入力信号を反転させるように構成されたNO型論理ゲート(11low)、および前記第2の入力信号を反転させるように構成された別のNO型論理ゲート(11low)と、
- 第2の反転入力信号および第2の遅延反転入力信号をそれぞれ受け取る2つの入力部を含む第2のAND型論理ゲート(12low)と
を含む、請求項1から4のいずれか一項に記載の回路(1)。
- 前記第1のAND型論理ゲートから来る信号を反転させ、500mAと5Aとの間の前記第1の指令信号の電流の強さに対して前記第1の指令信号の電位の降下なしに前記第1のハイサイドトランジスタの前記ゲートに前記第1の指令信号を送り出すように構成された第1のNO型論理ゲート(13high)をさらに含み、
前記第2の複数の論理ゲートが、
- 前記第2のAND型論理ゲートから来る信号を反転させ、500mAと5Aとの間の前記第2の指令信号の電流の強さに対して前記第2の指令信号の電位の降下なしに前記第2のローサイドトランジスタの前記ゲートに前記第2の指令信号を送り出すように構成された第2のNO型論理ゲート(13low)をさらに含む、請求項5から6のいずれか一項に記載の回路(1)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1857326 | 2018-08-06 | ||
FR1857326A FR3084801B1 (fr) | 2018-08-06 | 2018-08-06 | Circuit de commande de bras d'onduleur |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020036526A true JP2020036526A (ja) | 2020-03-05 |
JP7471061B2 JP7471061B2 (ja) | 2024-04-19 |
Family
ID=66041513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019143780A Active JP7471061B2 (ja) | 2018-08-06 | 2019-08-05 | インバータ分岐ドライバ |
Country Status (4)
Country | Link |
---|---|
US (1) | US10651845B2 (ja) |
EP (1) | EP3608960A1 (ja) |
JP (1) | JP7471061B2 (ja) |
FR (1) | FR3084801B1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63100819A (ja) * | 1986-10-16 | 1988-05-02 | Fuji Electric Co Ltd | 論理回路 |
JPH0833315A (ja) * | 1994-07-08 | 1996-02-02 | Toshiba Corp | 負荷駆動装置 |
JP2012526487A (ja) * | 2009-05-07 | 2012-10-25 | エスエス エスシー アイピー、エルエルシー | ワイドバンドギャップ半導体パワーjfetのための高温ゲートドライバ及びそれを含む集積回路 |
JP2014054173A (ja) * | 2012-09-07 | 2014-03-20 | Internatl Rectifier Corp | 集積iii−v族電力段 |
JP2016066852A (ja) * | 2014-09-24 | 2016-04-28 | 国立大学法人京都大学 | ゲートドライバ |
JP2016158321A (ja) * | 2015-02-23 | 2016-09-01 | ローム株式会社 | デッドタイム調整回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7015519B2 (en) * | 2004-02-20 | 2006-03-21 | Anadigics, Inc. | Structures and methods for fabricating vertically integrated HBT/FET device |
US8004330B1 (en) * | 2009-11-30 | 2011-08-23 | Pmc-Sierra, Inc. | Reduction of electromagnetic interference for differential signals |
US9479055B2 (en) * | 2012-12-03 | 2016-10-25 | Panasonic Intellectual Property Management Co., Ltd. | DC-DC converter |
US9171738B2 (en) | 2012-12-18 | 2015-10-27 | Infineon Technologies Austria Ag | Systems and methods for integrating bootstrap circuit elements in power transistors and other devices |
FR3012669B1 (fr) | 2013-10-29 | 2017-01-13 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif comprenant un circuit integre et des cellules photovoltaiques |
US9413352B2 (en) * | 2014-11-04 | 2016-08-09 | Infineon Technologies Austria Ag | Adjustable internal gate resistor |
US10075085B2 (en) * | 2015-05-22 | 2018-09-11 | The Hong Kong University Of Science And Technology | Gallium nitride driver with tuned dead-time |
US9831867B1 (en) | 2016-02-22 | 2017-11-28 | Navitas Semiconductor, Inc. | Half bridge driver circuits |
US9735771B1 (en) * | 2016-07-21 | 2017-08-15 | Hella Kgaa Hueck & Co. | Hybrid switch including GaN HEMT and MOSFET |
US10554201B2 (en) * | 2016-07-22 | 2020-02-04 | Abb Schweiz Ag | Solid state switch system |
US10199947B2 (en) * | 2017-04-05 | 2019-02-05 | Futurewei Technologies, Inc. | Isolated partial power processing power converters |
-
2018
- 2018-08-06 FR FR1857326A patent/FR3084801B1/fr active Active
-
2019
- 2019-08-02 EP EP19189870.9A patent/EP3608960A1/fr active Pending
- 2019-08-05 JP JP2019143780A patent/JP7471061B2/ja active Active
- 2019-08-05 US US16/531,288 patent/US10651845B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63100819A (ja) * | 1986-10-16 | 1988-05-02 | Fuji Electric Co Ltd | 論理回路 |
JPH0833315A (ja) * | 1994-07-08 | 1996-02-02 | Toshiba Corp | 負荷駆動装置 |
JP2012526487A (ja) * | 2009-05-07 | 2012-10-25 | エスエス エスシー アイピー、エルエルシー | ワイドバンドギャップ半導体パワーjfetのための高温ゲートドライバ及びそれを含む集積回路 |
JP2014054173A (ja) * | 2012-09-07 | 2014-03-20 | Internatl Rectifier Corp | 集積iii−v族電力段 |
JP2016066852A (ja) * | 2014-09-24 | 2016-04-28 | 国立大学法人京都大学 | ゲートドライバ |
JP2016158321A (ja) * | 2015-02-23 | 2016-09-01 | ローム株式会社 | デッドタイム調整回路 |
Also Published As
Publication number | Publication date |
---|---|
EP3608960A1 (fr) | 2020-02-12 |
US20200044647A1 (en) | 2020-02-06 |
JP7471061B2 (ja) | 2024-04-19 |
FR3084801A1 (fr) | 2020-02-07 |
FR3084801B1 (fr) | 2020-08-28 |
US10651845B2 (en) | 2020-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8054110B2 (en) | Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs) | |
US9991884B2 (en) | Switching circuits having ferrite beads | |
US9048119B2 (en) | Semiconductor device with normally off and normally on transistors | |
CN111651028B (zh) | 信号发射电路和包括该信号发射电路的装置 | |
JP4685884B2 (ja) | パワー半導体アセンブリ | |
JP6184137B2 (ja) | 電力管理チップ及びそれを備える電力管理装置 | |
US9310819B2 (en) | Power converter including integrated driver providing overcurrent protection | |
JP4139422B2 (ja) | モジュール | |
US9966945B2 (en) | Semiconductor device | |
TW201607244A (zh) | 包含高功率增強模式的氮化鎵電晶體與驅動電路的電源切換系統 | |
CN112019200A (zh) | 包括故障安全下拉电路的功率器件和电子开关器件 | |
US20140070627A1 (en) | Integrated Group III-V Power Stage | |
TW201622327A (zh) | 用於氮化鎵裝置之位準移位電路及反相器電路 | |
CN110739950A (zh) | 功率晶体管控制信号门控 | |
JP6048929B2 (ja) | ゲート駆動回路、インバータ回路、電力変換装置および電気機器 | |
US10200030B2 (en) | Paralleling of switching devices for high power circuits | |
JPWO2019053905A1 (ja) | 半導体装置 | |
US9438112B2 (en) | Power converter including integrated driver for depletion mode group III-V transistor | |
JP7471061B2 (ja) | インバータ分岐ドライバ | |
WO2022107375A1 (ja) | スイッチングモジュール | |
JP2020513689A (ja) | 高電圧および高電流スイッチング用の電源デバイス | |
JP2004214632A (ja) | 半導体装置及びサステイン回路 | |
Youssef | A Resonant Synchronous Gate Driver for GaN e-HEMTs | |
Youssef | A Resonant Synchronous Gate Driver for GaN ᴇ-HEMTs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230619 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230919 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7471061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |