JPS63100819A - 論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の属する技術分野】

本発明は供給ａＳとは逆極性のゲート信号により開閉操
作が可能なＮ形およびＰ形のトランジスタ、例えば静Ｗ
誘導）ランジスタを用いる論理回路に関する。

【従来技術とその問題点】

周知のようにディジタル的な論理演算のためのトランジ
スタとしては、現在はＮチャネルやＰチャネル形のＭ　
ＯＳ−４界効果トランジスタが広く用いられており、電
界効果トランジスタを組み合わせた論理ゲートを数個か
ら数万個を含むものが集積回路の形で多数市販されてい
る。かかる論理ゲートを含む集積回路はパフケージに収
納された上で、あるいは半導体チップそのままの形で配
線基板上に実装され、該基板の配線を介して外部の回路
なり装置と接続される。 しかし用途によっては、かかる実装ないしは接続の方式
があまり通しない場合があり、この典型的な例はいわゆ
るアクティブマトリクス方式の二次元デイスプレィパネ
ルである。このパネルでは例えばガラス基板上に多数の
表示画素が分布配置されており、各画素の色表示を制御
するための接ｖＡ＆５１を各画素から外部に導出すると
、画素数が極めて多いために配線が錯綜しまたコストが
非常に高くついてしまう、そこで、パネル面には電源線
と縦横の共通信号線を設けるだけにして、各画素ごとに
信号線から伝えられた信号に基づいて画素の近傍で論理
演算を行なった上で、その画素の表示を制御してやるよ
うにする。このためには、論理ゲート！１を広いパネル
面に分布して設ける要があり、論理ゲートに小さな半導
体チップを用いるとしても全パネル面では少なくとも数
万個のチップを実装する必要がある。かかる難点を回避
する手段としてアモルファスシリコンの利用があり、ア
モルファスシリコンはパネル面が広くても比較的簡単に
ガラス上に一度に付けてやることができ、かつ不純物ド
ープによってＮ形層やＰ形層を作り込めるので、多数の
トランジスタや抵抗を実装の要なしにパネル全面に亘っ
て分布配設できる。 このような用途に通ずるアモルファスシリコントランジ
スタとしては、従来と同様なＮチャネルやＰチャネルを
もつ横形の電界効果トランジスタが知られており、比較
的単純な工程で製作できろ利点がある反面、アモルファ
スシリコンの電子易動度が結晶シリコンに比べて掻端に
低く動作速度を上げることが回能なので、表示速度が比
較的低くてよい場合に利用が限定される。縦形のトラン
ジスタはこれに比べて極小のアモルファスシリコン層の
厚さ方向の導電路をもつので動作速度を上げうる利点が
あり、この点でとくにいわゆる静電誘導トランジスタ　
（以下ＳＩＴという）が注目されている。結晶シリコン
を用いる例からよく知られているように、このＳＩＴは
半導体層内に埋め込まれたグリ７ド状のゲートに制ｊ１
電位を与えろことにより、そのドレインとソース間の３
電状態を精密に制御できる広義の電界効果トランジスタ
であるが、元来制御直線性のよいアナログ信号の制御用
に開発されたこともあって、ディジタル的な開閉動作を
主体とする論理演算に用いようとすると特性上必ずしも
都合がよくない点が出て来る。 まず、ＳＩＴはＭＯ３電界効果トランジスタなどと異な
り非飽和特性をもつが、この点はいずれにせよ必要な負
荷抵抗の値を適切に選定すればよいことであって、むし
ろ動作速度の点で有利ともいえる。つぎに、ふつうのＳ
ＩＴは常時閉動作のトランジスタであることであって、
ゲートに信号がないときに回路に電流が流れてしまうか
ら一見電力消費面で不利と思われるが、論理回路中の論
理値はかなり０．１の分布が平均していることが多いか
ら実際上は必ずしも不利とはいえず、また正論理や負論
理の選択によって不利を解消できる場合もある。もちろ
ん、使い勝手からいうと従来のエンハンスメント形のＭ
ＯＳ）ランジスタのように常時開動作の方が使いやすい
のは事実である。 しかし、論理演算用としてさらに使い難いのは、ＳＩＴ
に対する供給電源とはふつうは逆陽性の制御電圧をその
開閉操作のためにゲートに与えねばならない点にある。 この点を理解するために、まず従来からの論理回路を考
えるとその論理演算内容がどのようなものであれ、それ
への入力信号は基準電位とある極性例えば正の電位との
２個でその０．１の論理値が表わされ、論理回路からの
出力からも基準電位と同じ正電位との２個で論理値が表
わされた信号が出て来る。従って、ある論理回路の出力
をそのまま次の論理回路の入力として使うことができる
。 しかし、上述のようにゲート信号が供給電源とは逆極性
の場合には、このように単純に論理回路を接続すること
ができない０例えばＳＩＴに対する供給電源の極性が正
であって、論理回路への入力信号が基準電位と負電位と
で論理値が表わされているとすると、供給電源の極性が
正である限りその出力信号は必ず基準電位と正電位とで
論理値が表わされて出て来る。従って、このままでは次
の論理回路の入力信号として出力信号を使えないわけで
、極性を反転してやらなければならな（なり、余分な回
路要素を追加してやらねばならないことになってしまう
。

【発明の目的］ 本発明は上述のＳＩＴのようにその開閉操作に供給ｉｔ源とは逆極性の信号が必要なトランジスタを用いて論理演算を行なうに適する論理回路を得ることを目的とする。 【発明の要点】

本発明は上述のようなトランジスタであってもその導電
形としてはＮ、Ｐ両形のものが使用可能なことに着目し
て、両導電形のトランジスタを適切に組み合わせ、かつ
入出力信号のもつ基準電位と正負電位とにも適切な論理
値上の意味を持たせることにより、複雑な論理演算をも
容易に果たすことができる論理回路を得るに成功したも
ので、Ｎ形およびＰ形のいずれか一方の導電形を有する
トランジスタと抵抗とを組み合わせて論理演算のための
単位回路を構成し、複数個の単位回路の組み合わせに際
しては異なる導電形をもつトランジスタを用いた単位回
路を交互に縦列接続することにより上述の目的を達成す
る。 上述の単位回路０例えば論理ゲートにはＮ、　Ｐいずれ
か一方の導電形のトランジスタの１個ないしは複数個と
その負荷としての抵抗ないしは抵抗接続トランジスタと
が常に組み合わせて用いられ、最も簡単には１個のトラ
ンジスタを用いてノットゲートが、２個以上のトランジ
スタを直並列に用いてノアゲートまたはナンドゲートを
構成でき、これらの論理ゲートを用いてどのように複雑
な論理回路をも組み立てることが可能になる。単位回路
の入出力信号のもつ論理値は基準電位と正負いずれかの
電位とにより表わされ、適宜にその意味を決めることが
できるが、ふつうのＳＩＴのようにトランジスタが常時
閉動作である場合は、該閉動作に対応する基準電位のも
つ論理値上の意味は単位回路に用いられたトランジスタ
の導電形によって異ならせる０例えばＮ形トランジスタ
を用いた単位回路の出力信号の基準電位に論理１！［０
の意味を持たせたとき、Ｐ形トランジスタを用いた単位
回路の出力信号の同じ基準電位は論理値上は１の意味を
もつ、かかる論理値上の意味づけは一見混乱を招くよう
に思えるかも知れないが、前述の構成にいうように異な
る導電形をもつトランジスタを用いた単位回路を交互に
縦列接続するように。 例えばＮ形トランジスタを用いた単位回路からの出力信
号をＰ形トランジスタを用いた単位回路への入力信号と
して与えるようにすることにより、何らの矛盾や混乱を
招くことなく論理演算を行なわせることができる。また
、かかる接続手段ないしは信号の引き渡し手段は、電Ｂ
ｔｉｔ位の極性とゲートの極性とが異なるという前述の
固有の問題点も同時に解消していることが容易に理解さ
れよう。 なお、各単位回路からの出力信号のとる電位値としては
、従来と同様に基準電位と供給電源のもつ正負の電位と
に実質的に等しい値を持たせることが容易にでき、これ
により信号のレベル値の低下のおそれなく前述の様式に
よって単位回路を多段接続することができる。

【発明の実施例］ 以下、図を参照しながら本発明の実施例を逐次説明する
。なお、以下の実施例におけるトランジスタとしてはす
べて常時閉のＳＩＴが用いられるものとする。 第１図はそれぞれノア）ゲートとして構成された２個の
単位回路１，２とその接続状態を示すもので、論理演算
上の意義はあまりないが、本発明回路の最も簡単な実施
例として挙げたものである。 論理演算のための単位回路ｌはＮ形のトランジスタ１０
と抵抗３０との直列接続回路であり、もう一方の単位回
路２の方ではＰ形のトランジスタ２０と抵抗４０とが直
列接続されている。この両トランジスタ１０．２０の構
成例とその特性とを第３図〜第５図を参照してまず闇路
説明する。 第３図および第４図はアモルファスシリコンを用いたそ
れぞれＮ形およびＰ形のＳＩＴを要部の断面で示すもの
で、いずれも例えば前述の表示パネル用のガラス基板１
１．２１上に作り込まれる。これらのＳＩＴはアモルフ
ァスシリコン層の導電形が異なるほかは同一構造であっ
て、基板１１．２１上に順次ドレインＴＨ，極Ｎ１２，
２２．ドープ濃度のやや低いアモルファスシリコンＩＥ
ｉ１２，２３．ドープ２３度がふつうのアモルファスシ
リコン１ｌｉｉｌ（ｉ、２６．ソース１ろＮ１７，２７
が順次積み重ねられ、その全体の厚さは１〜２ｎ程度の
ものである。グリッド状の高いドープ濃度のゲート層１
４．２４は上下のアモルファスシリコン層の間に埋め込
まれるように設けられ、その端縁部でゲート電極１１５
．２５と導電接触されている。ゲートＧに信号がないと
きには、ソースＳとゲート０間のアモルファスシリコン
層は導電状態にある一種の低い抵抗化であるが、ゲート
に信号が与えられるとゲーｔｉｔ位により空乏層がゲー
ト層１４．２４から低ドープ層１３．２３に向けて伸び
てアモルファスシリコン層のもつ全体抵抗値がゲート電
圧の値に応じて増大する。第５図はＮ形Ｓ！Ｔの特性を
示すもので、横軸にはソースＳを基ｔｌ！！電位におき
ドレインＤに正の電圧を掛けたときのドレイン電圧ＶＤ
が、縦軸にはドレイン、ソース間電流１０が取られてい
る。よく知られているように、ゼロから負の各ゲート電
位ｖＧについてＳＩＴは図示のように非飽和で直線性の
良好な特性を示し、図には供給電源電圧がＥのときのＳ
ＩＴに接続される負荷抵抗に対する負荷線りが鎖線で示
されている。もちろん、論理演算用の場合、ＳＩＴはス
イッチング操作され、ゲート電圧がゼロのときは閉状態
でＳＩＴを流れる電流はＩとなり、ゲートに負の電圧−
Ｅがかけられたとき開状態となる。なお、回路上はこの
ＳＩＴを第１図に示すように従来の電界効果トランジス
タにバイポーラトランジスタとの中間な形でかつ矢の向
きでＮ、　　Ｐ両導電形を表わすものとする。 第１図の単位回路１はその正の電源点Ｐと基準電位Ｒと
の間に前述の″：ｌ源電圧Ｅを受け、その入力点Ｔ１に
このＴ１′ａとは逆極性の入力信号Ａを受ける。この入
力信号Ａはその電位が負電位−Ｅであるとき論理値上は
Ｏの意味をもち、基準電位Ｏであるとき１の意味をもつ
ものとする０図ではこの論理４Ｉｉｏ、１がかっこ内に
示されている。この単位回路１の出力点ＴｏはＮ形トラ
ンジスタ１０であるＳＩＴのドレインとｆｔ荷低抵抗３
０の接続点から導出されているので、入力信号Ａの論理
値が０で従って負電位−Ｅであるとき、トランジスタ１
０は開状態となるから出力信号Ｘの電位は電源電圧と同
じ正電位Ｅとなり、逆に入力信号Ａの論理値が１のとき
トランジスタ１０は閉で出力信号の電位は基準電位０に
なる。この正の極性をもつ出力信号Ｘの電位のもつ意味
は、図示のように正電位Ｅであるときは論理値１を、基
準電位０であるときは論理値０を表わすものとする。こ
のように入出力信号のもつ電位を意味づけたとき、容易
にわかるように単位回路ｌは論理演算上はノットゲート
の役目を果たす。 第１図に示されたもう一方の単位回路２はこの出力信号
Ｘをその入力点ＴＩに受けるＰ形トランジスタ２０と抵
抗４０との直列接続体であって、その基準電位点Ｒと負
の電源点Ｎとの間に負の電源電圧−Ｅを受け、前と同様
にそのトランジスタ２０と抵抗４０との接続点から出力
点Ｔｏが導出されている。 前の説明ですでに明らかなように、入力信号Ｘが正電位
Ｅのときトランジスタ２０は開でその出力信号Ｙは基準
電位０になり、入力信号Ｘが基準電位０のときトランジ
スタ２０は閉で出力信号Ｙは負電位−Ｅとなる。この負
の極性をもつ出力信号Ｙの電位のもつ意味は、前の信号
Ａにおけると同じであるから、この単位回路２も論理演
算上はノットゲートの役目を果たす。 第２図（ａ）〜ｔｃ＋は第１図に示された論理回路内の
３個の信号Ａ、ＸおよびＹの経時的な変化をそれぞれ示
すもので、これら信号の取る電位が−Ｅ。 ＯおよびＥで、またそれらの電位のもつ意味が（０）な
いしく１）でそれぞれ示されている。これらの経時的変
化の様子は上記ですでに明らかなので、その説明を省略
する。 第６図以降は代表的な単位回路の例を示すもので、それ
ぞれ図中１ａｌにその回路が、　（ｂ）にその論理演算
上の真価表が示されている。第６図と第７図はすでに第
１図で示されていた単位回路としてのノットゲート１．
２を示すもので、入力信号をＡ。 出力信号をＸとして真値表では各信号の状態か−。 ０、十で簡略に示され、それらに対応する論理値０．１
がかっこ内に示されている。真情表のもつ意味は以下同
様とする。第８図はＮ形トランジスタでノアゲート３を
構成した例で、この例では２個のＮ形トランジスタ１０
が並列接続された上で抵抗３０に直列接続されている。 一方第９図はＰ形トランジスタでノアゲート４を構成し
た例で、２個のＰ形トランジスタ２０と抵抗４０とが直
列接続されている。これら第８図および第９図の（′ｂ
）に示された真価表は２個の入力信号Ａ、Ｂに対する出
力信号Ｘの関係を示すもので、いずれについてもその意
味と回路動作との関係は容易に理解されよう。 第１０図および第１１図はそれぞれナンドゲート５゜６
の構成例を示し、前者がＮ形トランジスタを後者がＰ形
トランジスタを用いた例である。ナンドゲートに対して
はノアゲートとは逆にＮ形トランジスタの場合は複数ト
ランジスタの直列接続、Ｐ形トランジスタの場合は並列
接続で所望の論理ゲートが構成できる。山）の真値表に
ついては説明を略す。 本発明による論理回路は上に挙げた実施例のほか種々の
態様で実施が可能である。単位回路の種類については、
上述の３種の論理ゲートのほか導電形のトランジスタと
抵抗とを種々組み合わせることによりより高度な論理ゲ
ート類例えばイクスルーシプノアを構成することが可能
である。またトランジスタに対する負荷としての抵抗に
ついても、公知のようにいわゆる抵抗接続されたトラン
ジスタを用いることはアモルファスシリコンを用いる場
合も可能である。もちろんアモルファスシリコンの場合
は固有抵抗が高いので、基板上に抵抗そのものを作り込
んでトランジスタと接続することも容易である。トラン
ジスタとしては前述のＳＩＴ以外のものを利用すること
がもちろん可能で、ＳＩＴとしても常時開のものを利用
することもできる。ただし、常時開のトランジスタを用
いた場合は、電位と論理値との関係づけなどが若干上記
と変わって来る。すなわち信号の基準電位はＰ、Ｎ形い
ずれのトランジスタを用いる場合も同じ論理値１例えば
１を意味し、従って正負いずれの電位も同じ論理値９例
えば０を意味するようにすればよい、また、この場合ノ
ットゲートの接続は前と同様でよいが、Ｐ、Ｎいずれの
トランジスタについても複数トランジスタの並列接続に
よりナンドゲートが、直列接続によりノアゲートを構成
できる。なお、この変形例の場合を含めて、信号の電位
と論理値との対応づけは前述の例に一義的に限定される
ものでないことに留意されたい。 【発明の効果】 以上の説明かられかるように、本発明によればＮ形およ
びＰ形のいずれか一方の導電形を有するトランジスタと
抵抗とを組み合わせて論理６Ｊ算のための単位回路を構
成し、複数個の単位回路の祖み合わせに際しては異なる
５電形をもつトランジスタを用いた誰位回路を交互に縦
列接続するだけの簡箪な手段で、入出力信号のもつ電位
に適宜なしかし全論理回路に一貫した意味付けを持たせ
ることにより、従来困難であった供給電源とは逆電性の
ゲート信号により開閉操作が可能なＮ形およびＰ形のト
ランジスタを用いて任意の論理演算機能をもつ論理回路
を組み立てることができる０本発明回路は最初に述べた
配線基板上に実装される集積回路の形で用いる際には、
従来の論理回路に対して必ずしも利点があるわけではな
いが、前述の表示パネル面内に分散して作り込むような
今後の用途において特有の効果を発揮しうるちので、電
子回路の適用分野の広がりとともにその真価が認められ
て来るものと考えられる。

【図面の簡単な説明】

図はすべて本発明の説明用で、第１図は単位回路にノッ
トゲートを用いた場合の本発明による論理回路の回路構
成と単位回路間の相互接続ないしは信号授受の態様を示
す回路図、第２図は第１図の回路内の入出力信号の経時
的変化を示す波形図、第３図および第４図は本発明回路
に用いられるトランジスタの例としてそれぞれＮ形およ
びＰ形の静電誘導トランジスタＳＩＴの構造を例示する
その要部断面図、第５図は第３図に示したトランジスタ
に対する特性線図、第６閏から第１１図までは本発明回
路の単位回路の実施例としてのノットゲート、ノアゲー
トおよびナンドゲートの回路図およびその動作を示す真
値表である０図において、０：信号のとる基準電位、１
．２：単位回路としてのノットゲート、３．４：単位回
路としてのノアゲート、５，５：単位回路としてのナン
ドゲート、１０：Ｎ形トランジスタないしはＳ　Ｉ　Ｔ
　％　２０　：Ｐ形トランジスタないしはＳＩＴ、　　
３ｏ、４ｏ：抵抗ないしは抵抗接続トランジスタ、Ａ、
Ｂ：単位回路への入力信号、Ｄ；ドレイン、Ｅ；電源電
圧ないしは信号のとる正電位、−Ｅ：信号のとる負電位
、Ｇ：ゲート、１．ＩＤ：）ランジスタを流れる電流、
Ｎ：単位回路の負の電源点、Ｐ；単位回路の正の電源点
、Ｒ：単位回路の基準電位点、Ｓ：ソース、Ｔｉ：単位
回路の入力点、ＴＯ：単位回路の出力点、ｖＤニドレイ
ンにかかる電圧、ｖＧ：ゲート電位、Ｘ、Ｙ：単位回路
の出カイε号、である。 、−Ｊ′ニ ジ七Ｖ入卑Ｗ＋　）ｂ　　’Ｏ吃　　　　　　　　、１
０　　Ｎ世トラレシズ２ 第１図 第２図 ｍＮ彩ＳＩＴ　　　　　　　　　２０　Ｐ彰ＳＩＴ第３
図　　　　　第４図 第５図 第６図 第７図 （ａ）　　　　（ｂ） 第９図 第１０図

Claims (1)

1. 【特許請求の範囲】 １）供給電源とは逆極性のゲート信号により開閉操作が
   可能なＮ形およびＰ形のトランジスタを用いる論理回路
   であって、Ｎ形およびＰ形のいずれか一方の導電形を有
   するトランジスタと抵抗とを組み合わせて論理演算のた
   めの単位回路が構成され、複数個の単位回路の組み合わ
   せに際しては異なる導電形をもつトランジスタを用いた
   単位回路が交互に縦列接続されるようにしたことを特徴
   とする論理回路。 ２）特許請求の範囲第１項記載の回路において、トラン
   ジスタとして常時閉でゲート信号により開動作するトラ
   ンジスタが用いられることを特徴とする論理回路。 ３）特許請求の範囲第１項または第２項記載の回路にお
   いて、トランジスタとして静電誘導トランジスタが用い
   られることを特徴とする論理回路。 ４）特許請求の範囲第１項記載の回路において、トラン
   ジスタとしてアモルファスシリコントランジスタが用い
   られることを特徴とする論理回路。 ５）特許請求の範囲第１項記載の回路において、単位回
   路としてノット、ノアおよびナンドゲートが用いられる
   ことを特徴とする論理回路。 ６）特許請求の範囲第１項記載の回路において、抵抗が
   抵抗接続されたトランジスタであることを特徴とする論
   理回路。 ７）特許請求の範囲第１項記載の回路において、ある単
   位回路に対する入力信号がその単位回路に用いられたト
   ランジスタの導電形とは逆の導電形を用いる単位回路に
   対する供給電源電位と基準電位とが入力信号の２個の論
   理値を示す電位として与えられることを特徴とする論理
   回路。 ８）特許請求の範囲第１項記載の回路において、ある単
   位回路からの出力信号がその単位回路に対する供給電源
   電位と基準電位とを出力信号の２個の論理値を示す電位
   として出力されることを特徴とする論理回路。 ９）特許請求の範囲第７項または第８項記載の回路にお
   いて、互いに異なる導電形のトランジスタを用いた２個
   の単位回路では基準電位が互いに異なる論理値を示すこ
   とを特徴とする論理回路。