JP2012522328A - アンチヒューズ型プログラマブルメモリアレイ - Google Patents
アンチヒューズ型プログラマブルメモリアレイ Download PDFInfo
- Publication number
- JP2012522328A JP2012522328A JP2012502328A JP2012502328A JP2012522328A JP 2012522328 A JP2012522328 A JP 2012522328A JP 2012502328 A JP2012502328 A JP 2012502328A JP 2012502328 A JP2012502328 A JP 2012502328A JP 2012522328 A JP2012522328 A JP 2012522328A
- Authority
- JP
- Japan
- Prior art keywords
- bit cell
- memory device
- array
- antifuse
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
ここで開示される技術は、アンチヒューズ技術を用いる高密度の不揮発性メモリアレイを構成することを可能にする。アンチヒューズ技術は、従来のヒューズ技術に対して多くの利点を備え、ここで記載されるように用いられる場合には、ビットセル及び周辺回路の単純化を可能にする。
図1は、本発明の実施形態に従って構成されるアンチヒューズメモリ装置を表す。明らかなように、装置は、列選択回路と、行選択回路と、電力選択器回路と、M×Nのビットセルのアレイ(2×2のアレイしか示されていないが、本開示に照らして明らかなように、M及びNは如何なる整数値であってもよい。)とを有する。実際のアレイサイズは、所与の用途に依存する。具体例には、32行かける32列の編成、64行かける64列の編成、又は32行かける128列の編成がある。更に、行数Mは列数Nと一致しなくてもよい点に留意されたい。
図2は、本発明の実施例に従って構成される、図1a及び1bの装置において使用されるビットセルの例を表す。明らかなように、この実施例のアクセス素子は、単一のアクセストランジスタTにより実施され、アンチヒューズ素子は、単一のゲート酸化膜キャパシタCにより実施される。アンチヒューズ素子は、ビットセルの状態(1又は0)を記憶し、アクセス素子は、プログラミング又は読み出しのためにアンチヒューズ素子へのアクセスを提供する。この構成に対する変形例は、本開示に照らして明らかであろう(例えば、2つのゲート酸化膜キャパシタC及び/又は2つのアクセストランジスタT等を備える構成、並びに非高電圧印加のために実施される構成、等)。
図3は、本発明の実施例に従って構成されるメモリ装置のプログラムモード動作を表す。この特定のメモリ装置は、図1aに示されるものに類似する。
図4は、本発明の実施例に従って構成されるメモリ装置の検知モード動作を表す。この特定のメモリ装置は、図1aに示されるものに類似する。
図8は、本発明の実施例に従うアンチヒューズ型メモリアレイを有して構成されるシステムを表す。システムは、例えば、コンピュータシステム(例えば、ラップトップ若しくはデスクトップ型コンピュータ、サーバ、又はスマートフォン)若しくはネットワークインターフェースカード又は不揮発性メモリを用いるその他システムであってよい。明らかなように、メモリ技術は、実際上、システムレベルでほぼ無制限の数の用途を有し、示される特定のシステムは単に一例として与えられているにすぎない。
Claims (23)
- ビットセルのアレイと、
ビットセルプログラミングのための第1電圧レベル及びビットセル読み出しのための第2電圧レベルへと前記アレイのゲートラインにバイアスをかける電力選択回路と
を有し、
各ビットセルは、ビットセル状態を記憶する単一のアンチヒューズ素子と、ビットセルプログラミング及びビットセル読み出しのために前記アンチヒューズ素子へのアクセスを提供する単一のアクセス素子とを含む2つの素子を有し、
前記ゲートラインは、前記アンチヒューズ素子の少なくとも1つに接続される、
メモリ装置。 - 前記アクセス素子はMOSトランジスタである、
請求項1に記載のメモリ装置。 - 前記アクセス素子は厚膜ゲートPMOSトランジスタである、
請求項1に記載のメモリ装置。 - 前記アンチヒューズ素子は、結合されたソース及びドレインを有するMOSトランジスタである、
請求項1に記載のメモリ装置。 - 前記アンチヒューズ素子は、結合されたソース及びドレインと、ビットセルプログラミング後に抵抗が下がるゲート酸化物とを有する薄膜ゲートNMOSトランジスタである、
請求項1に記載のメモリ装置。 - ブレイクダウン後の電流は、前記アンチヒューズ素子のドープされたウェルによって、意図しない漏れを抑えられる、
請求項1に記載のメモリ装置。 - 前記アンチヒューズ素子は、結合されたソース及びドレインを有するNMOSトランジスタであり、前記ドープされたウェルは、+Nソース及びドレイン領域を囲むNウェルである、
請求項6に記載のメモリ装置。 - 前記Nウェルは、前記アレイの行内の全てのビットセルにより共有される、
請求項7に記載のメモリ装置。 - 前記アレイの列を選択する列選択回路、及び
前記アレイの行を選択する行選択回路
の少なくとも1つを更に有する、請求項1に記載のメモリ装置。 - 読み出しの間ビットセル状態を検知する検知増幅器回路
を更に有する、請求項1に記載のメモリ装置。 - ビットセルのアレイを有し、
各ビットセルは、ビットセル状態を記憶する単一のアンチヒューズ素子と、ビットセルプログラミング及びビットセル読み出しのために前記アンチヒューズ素子へのアクセスを提供する単一のアクセス素子とを含む2つの素子を有し、
前記アクセス素子は、PMOSトランジスタであり、前記アンチヒューズ素子は、結合されたソース及びドレインを有するNMOSトランジスタであり、
ブレイクダウン後の電流は、前記アンチヒューズ素子の+Nソース及びドレイン領域を囲むNウェルによって、意図しない漏れを抑えられる、
メモリ装置。 - 前記アクセス素子は、厚膜ゲートPMOSトランジスタであり、前記アンチヒューズ素子は、薄膜ゲートNMOSトランジスタである、
請求項11に記載のメモリ装置。 - 前記Nウェルは、前記アレイの複数のビットセルにより共有される、
請求項11に記載のメモリ装置。 - ビットセルプログラミングのための第1電圧レベル及びビットセル読み出しのための第2電圧レベルへと前記アレイのゲートラインにバイアスをかける電力選択回路を更に有し、
前記ゲートラインは、前記アンチヒューズ素子の少なくとも1つへ接続される、
請求項11に記載のメモリ装置。 - 前記アレイの列を選択する列選択回路、
前記アレイの行を選択する行選択回路、及び
読み出しの間ビットセル状態を検知する検知増幅器回路
の少なくとも1つを更に有する、請求項11に記載のメモリ装置。 - メモリ装置と、該メモリ装置にアクセスするプロセッサとを有し、
前記メモリ装置は、
ビットセルのアレイと、
ビットセルプログラミングのための第1電圧レベル及びビットセル読み出しのための第2電圧レベルへと前記アレイのゲートラインにバイアスをかける電力選択回路と
を有し、
各ビットセルは、ビットセル状態を記憶する単一のアンチヒューズ素子と、ビットセルプログラミング及びビットセル読み出しのために前記アンチヒューズ素子へのアクセスを提供する単一のアクセス素子とを含む2つの素子を有し、
前記ゲートラインは、前記アンチヒューズ素子の少なくとも1つに接続される、
システム。 - 前記アクセス素子は、MOSトランジスタであり、前記アンチヒューズ素子は、結合されたソース及びドレインを有するMOSトランジスタである、
請求項16に記載のシステム。 - 前記アクセス素子は厚膜ゲートPMOSトランジスタである、
請求項16に記載のシステム。 - 前記アンチヒューズ素子は、結合されたソース及びドレインと、ビットセルプログラミング後に抵抗が下がるゲート酸化物とを有する薄膜ゲートNMOSトランジスタである、
請求項16に記載のシステム。 - ブレイクダウン後の電流は、前記アンチヒューズ素子のドープされたウェルによって、意図しない漏れを抑えられる、
請求項16に記載のシステム。 - 前記アンチヒューズ素子は、結合されたソース及びドレインを有するNMOSトランジスタであり、前記ドープされたウェルは、+Nソース及びドレイン領域を囲むNウェルである、
請求項20に記載のシステム。 - 前記Nウェルは、前記アレイの行内の総てのビットセルにより共有される、
請求項21に記載のシステム。 - 前記アレイの列を選択する列選択回路、
前記アレイの行を選択する行選択回路、及び
読み出しの間ビットセル状態を検知する検知増幅器回路
の少なくとも1つを更に有する、請求項16に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/639,446 | 2009-12-16 | ||
US12/639,446 US8395923B2 (en) | 2008-12-30 | 2009-12-16 | Antifuse programmable memory array |
PCT/US2010/054919 WO2011084215A1 (en) | 2009-12-16 | 2010-11-01 | Antifuse programmable memory array |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012522328A true JP2012522328A (ja) | 2012-09-20 |
JP5265807B2 JP5265807B2 (ja) | 2013-08-14 |
Family
ID=44305681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012502328A Expired - Fee Related JP5265807B2 (ja) | 2009-12-16 | 2010-11-01 | アンチヒューズ型プログラマブルメモリアレイ |
Country Status (8)
Country | Link |
---|---|
US (1) | US8395923B2 (ja) |
EP (1) | EP2513909B1 (ja) |
JP (1) | JP5265807B2 (ja) |
KR (1) | KR101289213B1 (ja) |
CN (1) | CN102272854B (ja) |
HK (1) | HK1163924A1 (ja) |
TW (1) | TWI489470B (ja) |
WO (1) | WO2011084215A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015198253A (ja) * | 2014-04-02 | 2015-11-09 | 力旺電子股▲ふん▼有限公司 | 性能改善を有するアンチヒューズotpメモリセル、およびメモリの製造方法と操作方法 |
WO2023188716A1 (ja) * | 2022-03-28 | 2023-10-05 | ソニーセミコンダクタソリューションズ株式会社 | 不揮発性記憶装置、及び不揮発性記憶システム |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8395923B2 (en) | 2008-12-30 | 2013-03-12 | Intel Corporation | Antifuse programmable memory array |
KR101781482B1 (ko) * | 2010-12-20 | 2017-09-26 | 삼성전자 주식회사 | 안티퓨즈 소자, 이를 포함하는 반도체 장치 및 시스템 |
US8432751B2 (en) * | 2010-12-22 | 2013-04-30 | Intel Corporation | Memory cell using BTI effects in high-k metal gate MOS |
US8618613B2 (en) * | 2011-03-31 | 2013-12-31 | Intel Corporation | Methods of forming secured metal gate antifuse structures |
US8995161B2 (en) * | 2011-06-10 | 2015-03-31 | Micron Technology, Inc. | Apparatus and methods to perform read-while write (RWW) operations |
US8508971B2 (en) | 2011-11-08 | 2013-08-13 | Wafertech, Llc | Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate |
KR101975330B1 (ko) | 2012-04-06 | 2019-05-07 | 삼성전자주식회사 | 퓨즈 장치에 저장된 데이터를 리드하는 방법 및 이를 이용하는 장치들 |
WO2013179594A1 (ja) * | 2012-05-29 | 2013-12-05 | パナソニック株式会社 | 半導体記憶装置 |
KR102017724B1 (ko) | 2012-05-31 | 2019-09-03 | 삼성전자주식회사 | 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치 |
US9922720B2 (en) * | 2013-03-07 | 2018-03-20 | Intel Corporation | Random fuse sensing |
US9343147B2 (en) * | 2013-03-08 | 2016-05-17 | Microship Technology Incorporated | Resistive random access memory (ReRAM) and conductive bridging random access memory (CBRAM) cross coupled fuse and read method and system |
US10169278B2 (en) * | 2013-07-31 | 2019-01-01 | Infineon Technologies Ag | LIN bus module |
CN104425448B (zh) * | 2013-09-10 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构 |
WO2015147782A1 (en) * | 2014-03-24 | 2015-10-01 | Intel Corporation | Antifuse element using spacer breakdown |
CN105336375A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 存储器及编程、无冗余和冗余读取、操作方法 |
CN107667426B (zh) * | 2015-06-25 | 2021-06-18 | 英特尔公司 | 反熔丝编程电压的受控修改 |
US10032521B2 (en) | 2016-01-08 | 2018-07-24 | Synopsys, Inc. | PUF value generation using an anti-fuse memory array |
US9613714B1 (en) * | 2016-01-19 | 2017-04-04 | Ememory Technology Inc. | One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method |
US9922722B2 (en) * | 2016-04-07 | 2018-03-20 | Stmicroelectronics S.R.L. | Antifuse cell with capacitor and transistors |
US10109365B2 (en) * | 2016-11-28 | 2018-10-23 | Taiwan Semiconductor Manufacturing Company Limited | Word line driver |
CN109903802B (zh) * | 2017-12-11 | 2021-08-20 | 长鑫存储技术有限公司 | 一次性可编程非易失性熔丝存储单元 |
US10615166B2 (en) | 2017-12-19 | 2020-04-07 | International Business Machines Corporation | Programmable device compatible with vertical transistor flow |
US11239149B2 (en) * | 2018-04-02 | 2022-02-01 | Intel Corporation | Metal interconnect fuse memory arrays |
CN108766499B (zh) * | 2018-04-26 | 2021-05-21 | 上海华力微电子有限公司 | E-fuse存储阵列、e-fuse以及e-fuse操作方法 |
CN110400596A (zh) * | 2019-07-24 | 2019-11-01 | 上海华力微电子有限公司 | 一种efuse阵列 |
US11296096B2 (en) * | 2019-11-08 | 2022-04-05 | Zhuhai Chuangfeixin Technology Co., Ltd. | Antifuse OTP structure with hybrid junctions |
US11217595B2 (en) * | 2020-01-15 | 2022-01-04 | Zhuhai Chuangfeixin Technology Co., Ltd. | Antifuse OTP structure with hybrid device and hybrid junction for select transistor |
US11563015B2 (en) * | 2020-02-11 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company Limited | Memory devices and methods of manufacturing thereof |
US11158641B2 (en) * | 2020-02-12 | 2021-10-26 | Zhuhai Chuangfeixin Technology Co., Ltd. | Antifuse OTP structures with hybrid devices and hybrid junctions |
US11018143B1 (en) * | 2020-03-12 | 2021-05-25 | Zhuhai Chuangfeixin Technology Co., Ltd. | Antifuse OTP structures with hybrid low-voltage devices |
CN111489781A (zh) * | 2020-04-07 | 2020-08-04 | 上海华力微电子有限公司 | 一种一次性可编程存储器及其操作方法 |
CN113496986B (zh) * | 2020-04-07 | 2023-12-12 | 长鑫存储技术有限公司 | 反熔丝单元结构及反熔丝阵列 |
CN111798911B (zh) * | 2020-07-10 | 2022-07-05 | 中国电子科技集团公司第二十四研究所 | 一种反熔丝存储器阵列的电压控制方法及电路 |
CN114999555B (zh) * | 2021-03-01 | 2024-05-03 | 长鑫存储技术有限公司 | 熔丝故障修复电路 |
US11587641B2 (en) | 2021-03-01 | 2023-02-21 | Changxin Memory Technologies, Inc. | Fuse fault repair circuit |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0474396A (ja) * | 1990-07-17 | 1992-03-09 | Toshiba Corp | 半導体記憶装置 |
JPH07236180A (ja) * | 1993-10-08 | 1995-09-05 | Advanced Micro Devices Inc | 論理装置を活性化するための装置 |
JPH11283389A (ja) * | 1997-12-23 | 1999-10-15 | Hyundai Electronics Ind Co Ltd | フラッシュメモリのヒューズセルセンシング回路 |
JP2003123496A (ja) * | 2001-07-31 | 2003-04-25 | Hewlett Packard Co <Hp> | Worm記憶装置のための書き込みパルス制限 |
JP2004509404A (ja) * | 2000-09-14 | 2004-03-25 | サンディスク コーポレイション | 圧縮イベント計数手法およびフラッシュメモリシステムへの応用 |
JP2005302091A (ja) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | 半導体集積回路装置及びそのプログラム方法 |
JP2006172660A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006172659A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006236511A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置 |
JP2008091451A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 半導体装置 |
JP2008277809A (ja) * | 2008-04-14 | 2008-11-13 | Renesas Technology Corp | 半導体装置 |
WO2009045666A1 (en) * | 2007-10-02 | 2009-04-09 | Freescale Semiconductor, Inc. | Programmable rom using two bonded strata and method of operation |
JP2009277291A (ja) * | 2008-05-14 | 2009-11-26 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4872140A (en) * | 1987-05-19 | 1989-10-03 | Gazelle Microcircuits, Inc. | Laser programmable memory array |
US5724282A (en) * | 1996-09-06 | 1998-03-03 | Micron Technology, Inc. | System and method for an antifuse bank |
FR2770019B1 (fr) * | 1997-10-20 | 2000-01-28 | Sgs Thomson Microelectronics | Point memoire mos |
JP2000123592A (ja) | 1998-10-19 | 2000-04-28 | Mitsubishi Electric Corp | 半導体装置 |
US6243294B1 (en) * | 1999-03-05 | 2001-06-05 | Xilinx, Inc. | Memory architecture for non-volatile storage using gate breakdown structure in standard sub 0.35 micron process |
US6545898B1 (en) * | 2001-03-21 | 2003-04-08 | Silicon Valley Bank | Method and apparatus for writing memory arrays using external source of high programming voltage |
US6618311B1 (en) | 2002-02-12 | 2003-09-09 | Artisan Components, Inc. | Zero power fuse sensing circuit for redundancy applications in memories |
US6617914B1 (en) * | 2002-03-05 | 2003-09-09 | Infineon Technologies Ag | Electrical antifuse with external capacitance |
FR2843482A1 (fr) * | 2002-08-12 | 2004-02-13 | St Microelectronics Sa | Procede de programmation d'un anti-fusible, et circuit de programmation associe |
US6816427B2 (en) * | 2002-11-27 | 2004-11-09 | Novocell Semiconductor, Inc. | Method of utilizing a plurality of voltage pulses to program non-volatile memory elements and related embedded memories |
US20050254189A1 (en) * | 2004-05-07 | 2005-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit with low parasitic capacitance |
US7321502B2 (en) * | 2004-09-30 | 2008-01-22 | Intel Corporation | Non volatile data storage through dielectric breakdown |
US7102951B2 (en) | 2004-11-01 | 2006-09-05 | Intel Corporation | OTP antifuse cell and cell array |
US7167397B2 (en) * | 2005-06-21 | 2007-01-23 | Intel Corporation | Apparatus and method for programming a memory array |
US7277347B2 (en) * | 2005-06-28 | 2007-10-02 | Cypress Semiconductor Corporation | Antifuse capacitor for configuring integrated circuits |
JP4764115B2 (ja) | 2005-09-09 | 2011-08-31 | 株式会社東芝 | 半導体集積回路 |
US7280425B2 (en) | 2005-09-30 | 2007-10-09 | Intel Corporation | Dual gate oxide one time programmable (OTP) antifuse cell |
US7609539B2 (en) * | 2006-01-27 | 2009-10-27 | Kilopass Technology, Inc. | Electrically programmable fuse bit |
US7369452B2 (en) * | 2006-04-07 | 2008-05-06 | Freescale Semiconductor, Inc. | Programmable cell |
GB2437107A (en) * | 2006-04-13 | 2007-10-17 | Sharp Kk | Programmable read-only memory |
US20070247915A1 (en) | 2006-04-21 | 2007-10-25 | Intersil Americas Inc. | Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide |
JP4946260B2 (ja) * | 2006-08-16 | 2012-06-06 | 富士通セミコンダクター株式会社 | アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置 |
US7649798B2 (en) * | 2006-08-17 | 2010-01-19 | Broadcom Corporation | Memory device using antifuses |
US7532496B1 (en) * | 2007-02-21 | 2009-05-12 | National Semiconductor Corporation | System and method for providing a low voltage low power EPROM based on gate oxide breakdown |
US7924596B2 (en) | 2007-09-26 | 2011-04-12 | Intel Corporation | Area efficient programmable read only memory (PROM) array |
US7643357B2 (en) | 2008-02-18 | 2010-01-05 | International Business Machines Corporation | System and method for integrating dynamic leakage reduction with write-assisted SRAM architecture |
US7715247B2 (en) * | 2008-09-06 | 2010-05-11 | Juhan Kim | One-time programmable read-only memory with a time-domain sensing scheme |
US8395923B2 (en) | 2008-12-30 | 2013-03-12 | Intel Corporation | Antifuse programmable memory array |
US8027207B2 (en) * | 2009-12-16 | 2011-09-27 | International Business Machines Corporation | Leakage compensated reference voltage generation system |
-
2009
- 2009-12-16 US US12/639,446 patent/US8395923B2/en not_active Expired - Fee Related
-
2010
- 2010-11-01 EP EP10842403.7A patent/EP2513909B1/en active Active
- 2010-11-01 KR KR1020117016437A patent/KR101289213B1/ko active IP Right Grant
- 2010-11-01 WO PCT/US2010/054919 patent/WO2011084215A1/en active Application Filing
- 2010-11-01 JP JP2012502328A patent/JP5265807B2/ja not_active Expired - Fee Related
- 2010-11-01 CN CN201080003997.6A patent/CN102272854B/zh not_active Expired - Fee Related
- 2010-11-03 TW TW099137776A patent/TWI489470B/zh active
-
2012
- 2012-04-25 HK HK12104090.7A patent/HK1163924A1/xx not_active IP Right Cessation
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0474396A (ja) * | 1990-07-17 | 1992-03-09 | Toshiba Corp | 半導体記憶装置 |
JPH07236180A (ja) * | 1993-10-08 | 1995-09-05 | Advanced Micro Devices Inc | 論理装置を活性化するための装置 |
JPH11283389A (ja) * | 1997-12-23 | 1999-10-15 | Hyundai Electronics Ind Co Ltd | フラッシュメモリのヒューズセルセンシング回路 |
JP2004509404A (ja) * | 2000-09-14 | 2004-03-25 | サンディスク コーポレイション | 圧縮イベント計数手法およびフラッシュメモリシステムへの応用 |
JP2003123496A (ja) * | 2001-07-31 | 2003-04-25 | Hewlett Packard Co <Hp> | Worm記憶装置のための書き込みパルス制限 |
JP2005302091A (ja) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | 半導体集積回路装置及びそのプログラム方法 |
JP2006172660A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006172659A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006236511A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置 |
JP2008091451A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 半導体装置 |
WO2009045666A1 (en) * | 2007-10-02 | 2009-04-09 | Freescale Semiconductor, Inc. | Programmable rom using two bonded strata and method of operation |
JP2008277809A (ja) * | 2008-04-14 | 2008-11-13 | Renesas Technology Corp | 半導体装置 |
JP2009277291A (ja) * | 2008-05-14 | 2009-11-26 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015198253A (ja) * | 2014-04-02 | 2015-11-09 | 力旺電子股▲ふん▼有限公司 | 性能改善を有するアンチヒューズotpメモリセル、およびメモリの製造方法と操作方法 |
WO2023188716A1 (ja) * | 2022-03-28 | 2023-10-05 | ソニーセミコンダクタソリューションズ株式会社 | 不揮発性記憶装置、及び不揮発性記憶システム |
Also Published As
Publication number | Publication date |
---|---|
EP2513909A4 (en) | 2014-03-26 |
EP2513909A1 (en) | 2012-10-24 |
KR20110106881A (ko) | 2011-09-29 |
HK1163924A1 (en) | 2012-09-14 |
CN102272854A (zh) | 2011-12-07 |
TWI489470B (zh) | 2015-06-21 |
KR101289213B1 (ko) | 2013-07-29 |
WO2011084215A1 (en) | 2011-07-14 |
JP5265807B2 (ja) | 2013-08-14 |
CN102272854B (zh) | 2014-09-03 |
EP2513909B1 (en) | 2018-07-11 |
US20100165699A1 (en) | 2010-07-01 |
US8395923B2 (en) | 2013-03-12 |
TW201140602A (en) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5265807B2 (ja) | アンチヒューズ型プログラマブルメモリアレイ | |
KR100500579B1 (ko) | 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터한번 프로그램 가능한 롬 | |
JP5738380B2 (ja) | マスクプログラム可能なアンチヒューズ構造 | |
CA2690237C (en) | High reliability otp memory | |
US7613062B2 (en) | Semiconductor memory device in which data is stored in nonvolatile state, by using semiconductor elements of metal oxide semiconductor (MOS) structure | |
JP5657521B2 (ja) | 未プログラムotpメモリアレイ用のテスト回路 | |
US9595529B2 (en) | Fuse cell circuit, fuse cell array and memory device including the same | |
US20180137914A1 (en) | 1t-1r architecture for resistive random access memory | |
US10964399B2 (en) | One-time programmable (OTP) memory devices and methods of testing OTP memory devices | |
US6693481B1 (en) | Fuse circuit utilizing high voltage transistors | |
US20070109852A1 (en) | One time programming memory cell using MOS device | |
US6686791B2 (en) | Oxide anti-fuse structure utilizing high voltage transistors | |
WO2013170387A1 (en) | Circuit and method for reducing write disturb in a non-volatile memory device | |
US9007802B2 (en) | E-fuse array circuit | |
US20230260557A1 (en) | Memory device and method of operating the same | |
TWI781823B (zh) | 防止漏電流及程式化干擾的反熔絲記憶體裝置、記憶體陣列以及反熔絲記憶體裝置的程式化方法 | |
JP2004259320A (ja) | オプションフューズ回路 | |
TW202201420A (zh) | 電子熔絲單元陣列結構 | |
CN117238349A (zh) | 具有熔丝型存储器单元阵列的非易失性存储器装置 | |
Jin et al. | Design of 1 kbit antifuse one time programmable memory IP using dual program voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5265807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |