CN109903802B - 一次性可编程非易失性熔丝存储单元 - Google Patents

Abstract

本发明提供一种OTP非易失性熔丝存储单元包括累积型MOS管变容器，其栅极连接于编程电压，其源极和漏极连接在一起，以形成第一连接点；以及选择晶体管，其栅极连接于控制信号，源极连接于第一连接点，漏极接地；其中，当所述选择晶体管在所述控制信号的控制下被打开时，将大于阈值电压的编程电压施加到累积型MOS管变容器的栅极，并保持预定时间段，以改变累积型MOS管变容器的至少一个物理特性，从而使第一连接点输出的逻辑电平被改变。本发明的OTP非易失性熔丝存储单元可通过熔丝原理实现OTP，并且不需要额外的掩膜，可以满足CMOS工艺不同制程的需求，提供多样化的OTP解决方案。

Description

一次性可编程非易失性熔丝存储单元

技术领域

本发明涉及半导体技术领域，尤其涉及一种一次性可编程非易失性熔丝存储单元。

背景技术

OTP(One Time Programmable)一次性可编程存储器只能够进行一次编程，不可以通过电擦除，可应用于程序代码存储器、串行配置存储器、芯片上系统(System-on-Chip，简称SOC)等，用于ID识别、修正等。

现有技术中多是基于反熔丝(antifuse)的逻辑架构来实现OTP，例如采用ONO(氧化层-硅化物-氧化物)或MOM(金属-氧化物-金属)来实现反熔丝。反熔丝在编程前具有非常高的电阻，约在几百兆欧，编程时被高电压击穿，电阻减小到千欧级别甚至更低，以此来实现OTP功能。但ONO和MOM结构都需要额外的掩膜工艺，不适合用标准CMOS(ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体)逻辑工艺来实现。

发明内容

本发明实施例提供一次性可编程非易失性熔丝存储单元，以解决或缓解现有技术中的一项或更多项技术问题。

作为本发明实施例的一个方面，本发明实施例提供一种一次性可编程非易失性熔丝存储单元，包括：

累积型MOS管变容器，所述累积型MOS管变容器的栅极连接于编程电压，所述累积型MOS管变容器的源极和漏极连接在一起，以形成第一连接点；以及

选择晶体管，所述选择晶体管的栅极连接于控制信号，所述选择晶体管的源极连接于所述第一连接点，所述选择晶体管的漏极接地，

其中，当所述选择晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述累积型MOS管变容器的栅极，并保持预定时间段，以改变所述累积型MOS管变容器的至少一个物理特性，使所述第一连接点输出的逻辑电平被改变。

在一些实施例中，所述熔丝存储单元形成于CMOS工艺。

在一些实施例中，所述累积型MOS管变容器包括形成于P阱中的PMOS晶体管。

在一些实施例中，所述选择晶体管包括NMOS晶体管，所述选择晶体管的P阱与所述累积型MOS管变容器的P阱之间以绝缘层相隔离。

在一些实施例中，所述累积型MOS管变容器包括形成于N阱中的NMOS晶体管。

在一些实施例中，所述选择晶体管包括NMOS晶体管。

在一些实施例中，所述选择晶体管包括PMOS晶体管。

在一些实施例中，所述熔丝存储单元还包括至少一个高压保护晶体管，所述选择晶体管的源极通过所述高压保护晶体管连接于所述第一连接点。

在一些实施例中，所述高压保护晶体管的栅极连接于电源电压，源极连接于所述第一连接点，漏极连接于所述选择晶体管的源极。

在一些实施例中，所述选择晶体管的漏极和阱连接在一起，以形成第二连接点，所述第二连接点接地。

在一些实施例中，通过击穿所述累积型MOS管变容器的栅氧化物，以改变所述累积型MOS管变容器的至少一个物理特性。

在一些实施例中，所述阈值电压为使所述累积型MOS管变容器的栅氧化物被击穿的击穿电压。

作为本发明实施例的另一个方面，本发明实施例提供一种一次性可编程非易失性熔丝存储单元，包括：

累积型MOS管变容器，所述累积型MOS管变容器的栅极连接于编程电压，所述累积型MOS管变容器的源极和漏极连接在一起，以形成第一连接点；

选择晶体管，所述选择晶体管的栅极连接于控制信号，所述选择晶体管的漏极连接于第一连接点，所述选择晶体管的源极接地；

其中，当所述选择晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述累积型MOS管变容器的栅极，并保持预定时间段，以改变所述累积型MOS管变容器的至少一个物理特性，使所述第一连接点输出的逻辑电平被改变。

本发明实施例采用上述技术方案，可通过熔丝原理实现OTP，并且不需要额外的掩膜，可以满足CMOS工艺不同制程的需求。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。

图1为实施例一的存储单元的第一电路图。

图2为实施例一的存储单元的CMOS工艺结构图。

图3为实施例一的存储单元的第二电路图。

图4为实施例二的存储单元的CMOS工艺结构图。

附图标记说明：

100：存储单元：

110：累积型MOS管变容器；G1：栅极；G11：栅氧化物；

S1：源极；D1：漏极；111：P阱；

120：选择晶体管；G2：栅极；S2：源极；D2：漏极；

121：P阱；122：P阱连接极；

130：绝缘层；A：第一连接点；C：第二连接点；L1：电流流向；

140：高压保护晶体管；G4：栅极；S4：源极；D4：漏极；

200：存储单元：

210：累积型MOS管变容器；G3：栅极；G31：栅氧化物；

S3：源极；D3：漏极；211：N阱；

B：第一连接点；L2：电流流向。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

MOS(Metal-Oxide-Semiconductor)管变容器(Varactor)是在CMOS工艺上实现可变电容的器件，包括反型(Invertion)MOS管变容器和累积型(Accumulation)MOS管变容器。其中，反型MOS管变容器是通过改变一般MOS管的接法来实现可变电容，其电容值随电压变化太陡；累积型MOS管变容器是将NMOS管做在N阱内，将PMOS管做在P阱内，抑制了少数载流子在沟道中形成，从而防止MOS进入强反型区，在电压的某一段范围内，电容随电压变化的线性较好。本发明实施例是将累积型MOS管变容器应用于OTP非易失性熔丝存储单元中，以满足CMOS工艺不同制程的需求。

实施例一

如图1所示，本发明实施例的OTP非易失性熔丝存储单元100包括累积型MOS管变容器110和选择晶体管120。

本实施例中，累积型MOS管变容器110为形成于P阱(pwell)中的PMOS晶体管(PMOSin pwell)，其栅极G1连接于编程电压VPP，其源极S1和漏极D1连接在一起，并形成了第一连接点A，第一连接点A即为存储单元100的输出端口OUTPUT，用于检测经过累积型MOS管变容器110的电流来输出逻辑电平值“0”或“1”，例如，没有电流经过累积型MOS管变容器110时，OUTPUT输出逻辑电平值为“0”。

当施加于累积型MOS管变容器110的栅极G1的编程电压VPP高于阈值电压，并保持一段时间后，累积型MOS管变容器110的栅氧化物G11被击穿，其物理特性发生了变化，导致有电流从累积型MOS管变容器110流过，OUTPUT输出的逻辑电平值因此发生改变，例如从“0”变成“1”，从而实现对存储单元100的编程。其中，阈值电压应高于电源电压VDD，进一步地，阈值电压应为能够实现将累积型MOS管变容器110的栅氧化物G11击穿的击穿电压。使编程电压VPP高于阈值电压的保持时间可以为50微妙，具体时间设定与累积型MOS管变容器110的工艺和特性有关。

通过改变编程电压VPP的电压值可实现存储单元100的不同状态，当VPP≥阈值电压时，存储单元100进入编程模式；当VPP＝VDD时，存储单元进入数据(OUTPUT输出的逻辑电平值)读取模式。

本实施例中，选择晶体管120为NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)晶体管，其栅极G2连接于控制信号PGM，其漏极D2和其P阱121连接在一起，以形成第二连接点C，第二连接点C接地，选择晶体管120的源极S2连接于第一连接点A。因为P阱121不能直接外接，因此需要在P阱121上形成P阱连接极122，以实现选择晶体管120的漏极D2和P阱121连接。需要说明的是，也可以将选择晶体管120的源极S2和P阱121连接在一起，以形成第二连接点C，漏极D2连接于第一连接点A。

控制信号PGM连接于VDD时，NMOS晶体管导通，即选择晶体管120被打开，以对累积型MOS管变容器110进行操作(编程或读取)。因此，选择晶体管120用于获得要进行操作的累积型MOS管变容器110的位置。

通常一个OTP存储器包括多个存储单元100，每个存储单元存储1位数据，例如，一个16位OTP存储器包括16个存储单元100，通过选址管脚可以查找得到需要编程的存储单元100的选择晶体管120的位置，并通过控制信号PGM施加VDD于选择晶体管120的栅极G1，使选择晶体管120打开，然后使VPP≥阈值电压，并保持一段时间，实现对该存储单元100的编程。

如图2所示，本发明实施例的存储单元100可通过CMOS工艺实现。本发明实施例的累积型MOS管变容器110为形成于P阱111中的PMOS晶体管，选择晶体120为NMOS晶体管，选择晶体管120的P阱121与累积型MOS管变容器110的P阱111之间以绝缘层130相隔离。L1示出了累积型MOS管变容器110被编程时，存储单元100的电流流向。需要说明的是，本实施例的选择晶体管120也可以采用PMOS晶体管。

优选地，如图3所示，本发明实施例的存储单元100还可以包括至少一个高压保护晶体管140，选择晶体管120的源极S2通过高压保护晶体管140连接于第一连接点A。高压保护晶体管140可以为NMOS晶体管，其源极S4连接于第一连接点A，其漏极D4连接于选择晶体管120的源极S2。高压保护晶体管140可在累积型MOS管变容器110的编程期间为选择晶体管120提供级联保护(Cascade Protection)，防止选择晶体管120被损伤。

实施例二

如图4所示，本发明实施例提供一种OTP非易失性熔丝存储单元200包括累积型MOS管变容器210和选择晶体管120。本发明实施例的存储单元200可通过CMOS工艺实现。

本发明实施例的累积型MOS管变容器210为形成于N阱(NWELL)211中的NMOS晶体管(NMOS in nwell)，其栅极G3连接于编程电压VPP，其源极S3和漏极S3连接在一起，并形成了第一连接点B，第一连接点B即为存储单元200的输出端口OUTPUT，用于检测经过累积型MOS管变容器210的电流来输出逻辑电平值“0”或“1”。

当施加于累积型MOS管变容器210的栅极G3的编程电压VPP高于阈值电压，并保持一段时间后，累积型MOS管变容器210的栅氧化物G31被击穿，其物理特性发生了变化，导致OUTPUT输出的逻辑电平值因此发生改变，从而实现对存储单元200的编程。L2示出了累积型MOS管变容器110被编程时，存储单元200的电流流向。

本实施例中，选择晶体管120的源极S2连接于第一连接点B。控制信号PGM连接于VDD时，选择晶体管120被打开，以对累积型MOS管变容器210进行操作(编程或读取)。因此，选择晶体管120用于获得要进行操作的累积型MOS管变容器210的位置。

需要说明的是，选择晶体管120也可以为PMOS晶体管，当选择晶体管120为PMOS晶体管时，采用CMOS工艺实现本发明实施例的存储单元200时，需要将选择晶体管120的N阱与累积型MOS管变容器210的N阱之间用绝缘层隔离。

以上实施例提供的OTP非易失性熔丝存储单元100和OTP非易失性熔丝存储单元200,可通过熔丝原理实现OTP，并且不需要额外的掩膜，可以满足CMOS工艺不同制程的需求，提供多样化的OTP解决方案。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种一次性可编程非易失性熔丝存储单元，其特征在于，包括：

累积型MOS管变容器，所述累积型MOS管变容器的栅极连接于编程电压，所述累积型MOS管变容器的源极和漏极连接在一起，以形成第一连接点，所述累积型MOS管变容器包括形成于第一P阱中的PMOS晶体管；以及

选择晶体管，形成于第二P阱中，所述选择晶体管的栅极连接于控制信号，所述选择晶体管的源极连接于所述第一连接点，所述选择晶体管包括P阱连接极，所述选择晶体管的漏极和所述P阱连接极连接在一起，以形成第二连接点，所述第二连接点接地；

其中，所述第一P阱和所述第二P阱通过绝缘层而电绝缘，当所述选择晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述累积型MOS管变容器的栅极，并保持预定时间段，以改变所述累积型MOS管变容器的至少一个物理特性，使所述第一连接点输出的逻辑电平被改变。

2.根据权利要求1所述的熔丝存储单元，其特征在于，所述熔丝存储单元形成于CMOS工艺。

3.根据权利要求1所述的熔丝存储单元，其特征在于，所述选择晶体管包括NMOS晶体管。

4.根据权利要求1所述的熔丝存储单元，其特征在于，所述选择晶体管包括PMOS晶体管。

5.根据权利要求1至4任一项所述的熔丝存储单元，其特征在于，所述熔丝存储单元还包括至少一个高压保护晶体管，所述选择晶体管的源极通过所述高压保护晶体管连接于所述第一连接点。

6.根据权利要求5所述的熔丝存储单元，其特征在于，所述高压保护晶体管的栅极连接于电源电压，源极连接于所述第一连接点，漏极连接于所述选择晶体管的源极。

7.根据权利要求1至4任一项所述的熔丝存储单元，其特征在于，通过击穿所述累积型MOS管变容器的栅氧化物，以改变所述累积型MOS管变容器的至少一个物理特性。

8.根据权利要求7所述的熔丝存储单元，其特征在于，所述阈值电压为使所述累积型MOS管变容器的栅氧化物被击穿的击穿电压。

9.一种一次性可编程非易失性熔丝存储单元，其特征在于，包括：

累积型MOS管变容器，所述累积型MOS管变容器的栅极连接于编程电压，所述累积型MOS管变容器的源极和漏极连接在一起，以形成第一连接点，所述累积型MOS管变容器包括形成于第一P阱中的PMOS晶体管；

选择晶体管，形成于第二P阱中，所述选择晶体管的栅极连接于控制信号，所述选择晶体管的漏极连接于第一连接点，所述选择晶体管包括P阱连接极，所述选择晶体管的漏极和所述P阱连接极连接在一起，以形成第二连接点，所述第二连接点接地；

其中，所述第一P阱和所述第二P阱通过绝缘层而电绝缘，当所述选择晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述累积型MOS管变容器的栅极，并保持预定时间段，以改变所述累积型MOS管变容器的至少一个物理特性，使所述第一连接点输出的逻辑电平被改变。

Images