JP2012516555A5 - - Google Patents

Download PDF

Info

Publication number
JP2012516555A5
JP2012516555A5 JP2011546705A JP2011546705A JP2012516555A5 JP 2012516555 A5 JP2012516555 A5 JP 2012516555A5 JP 2011546705 A JP2011546705 A JP 2011546705A JP 2011546705 A JP2011546705 A JP 2011546705A JP 2012516555 A5 JP2012516555 A5 JP 2012516555A5
Authority
JP
Japan
Prior art keywords
silicon
semiconductor region
forming
mask layer
containing crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011546705A
Other languages
English (en)
Japanese (ja)
Other versions
JP5781944B2 (ja
JP2012516555A (ja
Filing date
Publication date
Priority claimed from DE102009006886A external-priority patent/DE102009006886B4/de
Application filed filed Critical
Priority claimed from PCT/EP2010/000490 external-priority patent/WO2010086152A1/en
Publication of JP2012516555A publication Critical patent/JP2012516555A/ja
Publication of JP2012516555A5 publication Critical patent/JP2012516555A5/ja
Application granted granted Critical
Publication of JP5781944B2 publication Critical patent/JP5781944B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2011546705A 2009-01-30 2010-01-27 スレッショルド調節半導体合金を堆積させるのに先立ちパターニング不均一性を低減することによる前記半導体合金の厚みばらつきの低減 Active JP5781944B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102009006886.4 2009-01-30
DE102009006886A DE102009006886B4 (de) 2009-01-30 2009-01-30 Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
US12/693,227 US8361858B2 (en) 2009-01-30 2010-01-25 Reduction of thickness variations of a threshold semiconductor alloy by reducing patterning non-uniformities prior to depositing the semiconductor alloy
US12/693,227 2010-01-25
PCT/EP2010/000490 WO2010086152A1 (en) 2009-01-30 2010-01-27 Reduction of thickness variations of a threshold adjusting semiconductor alloy by reducing patterning non-uniformities prior to depositing the semiconductor alloy

Publications (3)

Publication Number Publication Date
JP2012516555A JP2012516555A (ja) 2012-07-19
JP2012516555A5 true JP2012516555A5 (enExample) 2013-03-07
JP5781944B2 JP5781944B2 (ja) 2015-09-24

Family

ID=42338499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011546705A Active JP5781944B2 (ja) 2009-01-30 2010-01-27 スレッショルド調節半導体合金を堆積させるのに先立ちパターニング不均一性を低減することによる前記半導体合金の厚みばらつきの低減

Country Status (5)

Country Link
US (2) US8361858B2 (enExample)
JP (1) JP5781944B2 (enExample)
KR (1) KR101587200B1 (enExample)
CN (1) CN102388451B (enExample)
DE (1) DE102009006886B4 (enExample)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009021489B4 (de) * 2009-05-15 2012-01-12 Globalfoundries Dresden Module One Llc & Co. Kg Erhöhen der Abscheidegleichmäßigkeit für eine zur Schwellwerteinstellung in einem aktiven Gebiet vorgesehene Halbleiterlegierung
DE102009021484B4 (de) * 2009-05-15 2014-01-30 Globalfoundries Dresden Module One Llc & Co. Kg Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102009046877B4 (de) 2009-06-30 2012-06-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Erhöhung der Selektivität während der Herstellung einer Kanalhalbleiterlegierung durch einen nassen Oxidationsprozess
DE102009055394B4 (de) * 2009-12-30 2012-06-14 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation
DE102010028459B4 (de) * 2010-04-30 2018-01-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102010040064B4 (de) * 2010-08-31 2012-04-05 Globalfoundries Inc. Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
DE102010063296B4 (de) * 2010-12-16 2012-08-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102011005639B4 (de) 2011-03-16 2016-05-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Reduzieren der Defektrate während des Abscheidens einer Kanalhalbleiterlegierung in ein in-situ-abgesenktes aktives Gebiet
DE102011076695B4 (de) * 2011-05-30 2013-05-08 Globalfoundries Inc. Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
US8508001B2 (en) 2011-08-25 2013-08-13 Globalfoundries Inc. Semiconductor device with work function adjusting layer having varied thickness in a gate width direction and methods of making same
US8377773B1 (en) 2011-10-31 2013-02-19 Globalfoundries Inc. Transistors having a channel semiconductor alloy formed in an early process stage based on a hard mask
KR102277398B1 (ko) * 2014-09-17 2021-07-16 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102707542B1 (ko) * 2016-12-02 2024-09-20 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US10141430B1 (en) * 2017-07-27 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structures with uniform threshold voltage distribution and method of making the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5595526A (en) * 1994-11-30 1997-01-21 Intel Corporation Method and apparatus for endpoint detection in a chemical/mechanical process for polishing a substrate
US6180978B1 (en) 1997-12-30 2001-01-30 Texas Instruments Incorporated Disposable gate/replacement gate MOSFETs for sub-0.1 micron gate length and ultra-shallow junctions
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
KR100398041B1 (ko) * 2000-06-30 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 에피 채널 형성 방법
US6762469B2 (en) * 2002-04-19 2004-07-13 International Business Machines Corporation High performance CMOS device structure with mid-gap metal gate
JP2004266064A (ja) * 2003-02-28 2004-09-24 Seiko Epson Corp 半導体装置及びその製造方法
US7381690B1 (en) * 2003-09-25 2008-06-03 Ppt Research Inc Stable aqueous slurry suspensions
US6995456B2 (en) * 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
JP4836416B2 (ja) * 2004-07-05 2011-12-14 富士通セミコンダクター株式会社 半導体装置の製造方法
US7439139B2 (en) * 2004-09-13 2008-10-21 Seliskar John J Fully-depleted castellated gate MOSFET device and method of manufacture thereof
US20060105533A1 (en) * 2004-11-16 2006-05-18 Chong Yung F Method for engineering hybrid orientation/material semiconductor substrate
US7816236B2 (en) 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
EP1911086A2 (en) * 2005-07-26 2008-04-16 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US7696574B2 (en) * 2005-10-26 2010-04-13 International Business Machines Corporation Semiconductor substrate with multiple crystallographic orientations
AU2006340825A1 (en) * 2005-11-09 2007-10-04 Advanced Technology Materials, Inc. Composition and method for recycling semiconductor wafers having low-k dielectric materials thereon
DE102006035669B4 (de) * 2006-07-31 2014-07-10 Globalfoundries Inc. Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
KR100809327B1 (ko) * 2006-08-10 2008-03-05 삼성전자주식회사 반도체 소자 및 그 제조방법
DE102006051492B4 (de) * 2006-10-31 2011-05-19 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
KR101378987B1 (ko) * 2006-10-31 2014-03-28 어드밴스드 마이크로 디바이시즈, 인코포레이티드 인장성 스트레인 및 압축성 스트레인을 생성시키기 위한 임베드된 Ｓｉ/Ｇｅ 물질을 갖는 ＮＭＯＳ 및 ＰＭＯＳ 트랜지스터를 포함하는 반도체 디바이스
US20080237634A1 (en) * 2007-03-30 2008-10-02 International Business Machines Corporation Crystallographic recess etch for embedded semiconductor region
US7687862B2 (en) * 2008-05-13 2010-03-30 Infineon Technologies Ag Semiconductor devices with active regions of different heights
DE102008063402B4 (de) * 2008-12-31 2013-10-17 Advanced Micro Devices, Inc. Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten

Similar Documents

Publication Publication Date Title
JP2012516555A5 (enExample)
US8575009B2 (en) Two-step hydrogen annealing process for creating uniform non-planar semiconductor devices at aggressive pitch
JP2012504345A5 (enExample)
CN104752214B (zh) 鳍式场效应管的形成方法
JP2009105122A (ja) 半導体装置及びその製造方法
CN104900521B (zh) 鳍式场效应晶体管及其形成方法
JP2008527692A5 (enExample)
JP2012514318A5 (enExample)
JP2012504326A5 (enExample)
CN109872953B (zh) 半导体器件及其形成方法
US9331159B1 (en) Fabricating transistor(s) with raised active regions having angled upper surfaces
CN103594342B (zh) 形成鳍部的方法和形成鳍式场效应晶体管的方法
WO2014040213A1 (zh) 半导体器件制造方法
CN105826187A (zh) 鳍式场效应晶体管及其形成方法
CN106960789B (zh) 半导体器件以及改善半导体器件性能的方法
CN105336616B (zh) 半导体结构的形成方法
WO2013033986A1 (zh) 小尺寸鳍形结构的制造方法
CN103123899B (zh) FinFET器件制造方法
CN110634742B (zh) 半导体器件及其形成方法
CN105990235A (zh) 半导体器件的形成方法
CN104795333A (zh) 一种鳍式场效应晶体管的制备方法
CN106856191B (zh) 半导体结构及其形成方法
CN103730421A (zh) Cmos的形成方法
CN106898553A (zh) 一种鳍式场效应晶体管及其制备方法
CN108807175B (zh) 半导体结构及其形成方法