JP2012142548A - 埋め込みビットラインを備えた半導体装置の製造方法 - Google Patents

埋め込みビットラインを備えた半導体装置の製造方法 Download PDF

Info

Publication number
JP2012142548A
JP2012142548A JP2011155705A JP2011155705A JP2012142548A JP 2012142548 A JP2012142548 A JP 2012142548A JP 2011155705 A JP2011155705 A JP 2011155705A JP 2011155705 A JP2011155705 A JP 2011155705A JP 2012142548 A JP2012142548 A JP 2012142548A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
forming
silicon film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011155705A
Other languages
English (en)
Other versions
JP5828695B2 (ja
Inventor
Eui-Seong Hwang
義 晟 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2012142548A publication Critical patent/JP2012142548A/ja
Application granted granted Critical
Publication of JP5828695B2 publication Critical patent/JP5828695B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】埋め込みビットラインの抵抗を減少させることができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板２０１に活性領域２０３を分離するトレンチ２０２をエッチングにより形成するステップと、活性領域２０３の何れか１つの側壁の一部を露出させた開口部２０７を有する絶縁膜２０５を形成するステップと、絶縁膜２０５上にトレンチ２０２を部分的に埋め込み、開口部２０７を埋め込むようにシリコン膜パターン２０８Ａを形成するステップと、シリコン膜パターン２０８Ａ上に金属膜２０９を形成するステップと、金属膜２０９及びシリコン膜パターン２０８Ａを反応させて、埋め込みビットラインとなる金属シリサイド膜２１１を形成するステップとを含む。
【選択図】図１Ｅ

Description

本発明は、半導体装置の製造方法に関するものであり、特に、埋め込みビットラインを備えた半導体装置の製造方法に関するものである。
ＤＲＡＭの集積度が増加するのにともない２次元（２ Ｄｉｍｅｎｓｉｏｎ；２Ｄ）構造が限界に達しつつある。その解決方法として垂直ゲート（Ｖｅｒｔｉｃａｌ ｇａｔｅ；ＶＧ）構造を有する３次元ＤＲＡＭ（以下「ＶＧ ＤＲＡＭ」と略称する）が研究開発されている。
垂直ゲート構造の３次元ＤＲＡＭは、ボディ及びボディ上に形成されたピラー（Ｐｉｌｌａｒ）からなる活性領域、埋め込みビットライン（Ｂｕｒｉｅｄ Ｂｉｔｌｉｎｅ；ＢＢＬ）及び垂直ゲート（Ｖｅｒｔｉｃａｌ ｇａｔｅ；ＶＧ）を含む。隣接する活性領域の各ボディはトレンチ（Ｔｒｅｎｃｈ）によって互いに分離される。埋め込みビットライン（ＢＢＬ）は、トレンチ内部に形成され、ボディの何れか１つの側壁と電気的に接続される。埋め込みビットライン上に形成される垂直ゲート（ＶＧ）はピラーの側壁に形成され、ピラーの内部にはソース（Ｓｏｕｒｃｅ）とドレーン（Ｄｒａｉｎ）が形成される。垂直ゲート（ＶＧ）によってソース及びドレーン間に垂直方向のチャネル（Ｃｈａｎｎｅｌ）が形成される。
埋め込みビットラインの１つのセルを駆動するためにはＯＳＣ（Ｏｎｅ−Ｓｉｄｅ−Ｃｏｎｔａｃｔ）工程が必要である。ＯＳＣ工程はＳＳＣ（Ｓｉｎｇｌｅ−Ｓｉｄｅ−ｃｏｎｔａｃｔ）工程ともいわれる。以下、ＯＳＣ工程を「側壁コンタクト工程」と略称することにする。側壁コンタクト工程は、隣接するボディからは絶縁し、ボディにコンタクトを形成する工程である。
上記のような垂直ゲート構造の３次元ＤＲＡＭはビットラインが埋め込み構造を有するため、埋め込みビットラインの面積は制約される。したがって、低いビットライン抵抗を実現するためには、埋め込みビットラインとして金属膜（Ｍｅｔａｌ）を使用しなければならない。また、深いトレンチ内部にボイド（Ｖｏｉｄ）なく、金属膜を埋め込むためにはＣＶＤ（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）またはＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）蒸着方法を適用しなければならない。
一般的に埋め込みビットラインはチタニウム窒化膜（ＴｉＮ）とタングステン膜（Ｗ）からなる。チタニウム窒化膜（ＴｉＮ）とタングステン膜（Ｗ）は、化学気相蒸着法ＣＶＤを利用して蒸着する。
しかし、埋め込みビットラインの線幅が減少すると、埋め込みビットラインにおいて、タングステン（Ｗ）が占める部分は減少し、チタニウム窒化膜（ＴｉＮ）の必要厚さは一定に維持されるため、埋め込みビットラインの抵抗が急激に増加するという問題がある。
また、化学気相蒸着法ＣＶＤによるタングステン膜は非常に粗いため、ボイドとシーム（ｓｅａｍ）が生じる。
また、一定のビットライン高さを得るために後続のエッチバック工程を行うと、埋め込みビットラインが切断し、または下部基板まで穴があいてしまい、製品の不良を招く。
本発明は、上記した従来技術の問題を解決するために提案されたものであって、埋め込みビットラインの抵抗を低下させることができる半導体装置の製造方法を提供することにその目的がある。
上記目的を達成するための本発明に係る半導体装の置製造方法（１）は、基板に活性領域を分離するトレンチをエッチングにより形成するステップと、前記活性領域の何れか１つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、前記絶縁膜上に前記トレンチを部分的に埋め込み、前記開口部を埋め込むように、シリコン膜パターンを形成するステップと、前記シリコン膜パターン上に金属膜を形成するステップと、前記金属膜及び前記シリコン膜パターンを反応させて、埋め込みビットラインとして金属シリサイド膜を形成するステップとを含むことを特徴とする。
また、本発明に係る半導体装置の製造方法（２）は、基板に活性領域を分離するトレンチをエッチングにより形成するステップと、前記活性領域の何れか１つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、前記絶縁膜上に前記トレンチを部分的に埋め込むシリコン膜を形成するステップと、前記シリコン膜が埋め込まれていない部分の前記絶縁膜の側壁にスペーサを形成するステップと、前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップと、残留する前記シリコン膜上に金属膜を形成するステップと、前記金属膜及び前記シリコン膜を反応させて、埋め込みビットラインとなる金属シリサイド膜を形成するステップとを含むことを特徴とする。
上記した本発明は、金属シリサイド膜を利用して埋め込みビットラインを形成することによって、埋め込みビットライン抵抗を低くすることができ、かつ、ボディ（活性領域）の直接的なシリサイド反応に起因する接合漏洩が、ポリシリコンのバッファ効果によって緩和されるという効果がある。これにより、接合漏洩及びビットライン抵抗が低下するため、装置の動作速度が速くなり信頼性が向上するという効果がある。
本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 上記各実施形態に係る開口部の形成方法の一例を説明するための図である。 本発明の方法によって得られた半導体装置を用いたコンピュータシステムの一例を説明するための図である。
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように、本発明の実施形態を、添付図面を参照して詳細に説明する。
（第1の実施形態）
図１Ａ〜図１Ｆは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。
図１Ａに示されているように、基板２０１上に複数のトレンチ２０２によって分離された複数のボディ２０３を形成する。基板２０１の一例はシリコン基板である。基板２０１を一定の深さまでエッチングして複数のトレンチ２０２を形成する。トレンチ２０２によってボディ２０３が形成される。基板２０１がシリコン基板の場合、ボディ２０３はシリコンボディ（Ｓｉｌｉｃｏｎ ｂｏｄｙ）となる。ボディ２０３は、基板２０１の表面から垂直方向に延伸する。ボディ２０３は活性領域（Ａｃｔｉｖｅ ｒｅｇｉｏｎ）として使用される。周知のように、活性領域はトランジスタのチャネル、ソース及びドレーンが形成される領域である。ボディ２０３の側壁（Ｓｉｄｅｗａｌｌ）は、対向する側壁に少なくとも２つの材質の異なる部分を有するライン型ボディ（Ｌｉｎｅ ｔｙｐｅ ｂｏｄｙ）である。ボディ２０３は、「活性ボディ（Ａｃｔｉｖｅ ｂｏｄｙ）」とも称する。
ボディ２０３の上にはハードマスク膜２０４が形成されている。ハードマスク膜２０４は、トレンチ２０２を形成するための基板２０１のエッチング時に、エッチング障壁（Ｅｔｃｈ ｂａｒｒｉｅｒ）の役割をする。ハードマスク膜２０４は酸化膜、窒化膜等のような絶縁物質であることが好ましい。第１実施形態においては、窒化膜がハードマスク膜２０４として使用される。その場合、ハードマスク膜２０４は、シリコン窒化膜（Ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）であることが好ましい。
ボディ２０３の両側の側壁、ボディ２０３間のトレンチ２０２の表面及びハードマスク膜２０４の側壁上に絶縁膜が形成されている。絶縁膜は、例えば、ライナー酸化膜２０５（Ｌｉｎｅｒ ｏｘｉｄｅ）とライナー窒化膜２０６（Ｌｉｎｅｒ ｎｉｔｒｉｄｅ）である。ライナー酸化膜２０５は、ボディ２０３の両側の側壁及び基板２０１の表面に形成される。ライナー窒化膜２０６はライナー酸化膜２０５の一部表面に形成される。
絶縁膜の一部が除去され開口部２０７が形成される。開口部２０７は、ボディ２０３の何れか１つの側壁の一部を選択的に露出させるＯＳＣ（Ｏｎｅ−Ｓｉｄｅ−ｃｏｎｔａｃｔ）構造の形成部である。開口部２０７には、ライン形態のコンタクト（Ｌｉｎｅ ｔｙｐｅ ｃｏｎｔａｃｔ）が形成される。すなわち、開口部２０７は、ボディ２０３の延伸方向に沿ってライン形態でボディ２０３の側壁の一部に形成する。
上述のように、絶縁膜によって、ボディ２０３の側壁の一部を露出させた開口部２０７が提供される。
図示されていないが、開口部２０７の形成後に、ボディ２０３の側壁の一部に接合（Ｊｕｎｃｔｉｏｎ）を形成することができる。接合を形成する方法には、チルトイオン注入法（Ｔｉｌｔ ｉｍｐｌａｎｔ）、プラズマドーピング法（Ｐｌａｓｍａ ｄｏｐｉｎｇ）、またはドープド膜を利用した熱拡散法（Ｔｈｅｒｍａｌ ｄｉｆｆｕｓｉｏｎ）を適用することができる。一実施例では、接合は少なくとも１×１０２０ａｔｏｍｓ／ｃｍ３以上のドーピング濃度（Ｄｏｐｉｎｇ ｃｏｎｃｅｎｔｒａｔｉｏｎ）を有する。リン（Ｐｈ）またはヒ素（Ａｓ）がドーピングされると、Ｎ型接合（Ｎ ｔｙｐｅ ｊｕｎｃｔｉｏｎ）になる。プラズマドーピング法または熱拡散法を適用すれば接合の深さを浅く制御することができ、また、ドーパントの濃度調節が容易である。接合は、垂直チャネルトランジスタのソースまたはドレーンとなる。
図１Ｂに示されているように、トレンチ２０２を埋め込むポリシリコン膜２０８を形成する。ポリシリコン膜２０８は、原子層蒸着（ＡＬＤ）法または化学気相蒸着（ＣＶＤ）法を利用して形成すると、トレンチ２０２をボイドなしに埋め込むことができる。
図１Ｃに示されているように、ポリシリコン膜２０８を選択的に除去してトレンチ２０２を部分埋め込みにする。これにともない、ポリシリコン膜パターン２０８Ａがトレンチ２０２内の下部に形成される。ポリシリコン膜パターン２０８Ａは、開口部２０７を埋め込むように形成する。このとき、ポリシリコン膜パターン２０８Ａは、開口部２０７を露出させない高さ、すなわち、開口部２０７を十分にカバーできる高さを有するように形成する。
ポリシリコン膜パターン２０８Ａを形成するためには、エッチバック工程、または化学的機械的研磨（ＣＭＰ）を利用して平坦化した後にエッチバック工程を行うのがよい。
図１Ｄに示されているように、金属膜２０９を形成する。金属膜２０９は、シリサイド反応が可能な金属で形成する。例えば、金属膜２０９は、コバルト（Ｃｏ）、チタニウム（Ｔｉ）、タンタリウム（Ｔａ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）またはパラジウム（Ｐｄ）のうちから選択された何れか１つである。第１実施形態においては、金属膜２０９はコバルト膜が使用される。
金属膜２０９は、化学気相蒸着法または原子層蒸着法を利用して形成する。使用されるプレカーサーによって、金属膜２０９を形成するための温度、圧力、流量等は適宜選択可能であり、蒸着厚さは５０〜５００Åである。
図１Ｅに示されているように、アニール２１０を実施する。これにより、ポリシリコン膜パターン２０８Ａと金属膜２０９が反応して金属シリサイド膜２１１が形成される。例えば、金属シリサイド膜２１１は、コバルトシリサイド、チタニウムシリサイド、タンタリウムシリサイド、ニッケルシリサイド、タングステンシリサイド、白金シリサイドまたはパラジウムシリサイドのうちから選択された何れか１つである。アニール２１０は、急速アニール（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を含む。金属シリサイド膜２１１形成後には、未反応金属膜２０９Ａが残留する。
図１Ｆに示されているように、未反応金属膜２０９Ａを除去する。この時、未反応金属膜２０９Ａは湿式エッチングを利用して除去する。
金属膜がコバルト膜の場合、コバルトシリサイド膜を形成するために少なくとも２回のアニールを実施するのがよい。例えば、１次アニールと２次アニールを実施する。１次アニールは、４００〜６００℃の温度で行い、２次アニールは６００〜８００℃の温度で行う。１次アニールによって「ＣｏＳｉｘ（ｘ＝０．１〜１．５）」相を有するコバルトシリサイドが形成される。２次アニールによって「ＣｏＳｉ２相」のコバルトシリサイドに変換される。コバルトシリサイドのうち、「ＣｏＳｉ２」相を有するコバルトシリサイドの比抵抗が最も低い。１次アニールと２次アニールとの間に未反応コバルト膜を除去する。未反応コバルト膜は、硫酸（Ｈ２ＳＯ４）及び過酸化水素（Ｈ２Ｏ２）の混合液を利用して除去する。
上述した第１実施形態における金属シリサイド膜２１１は、開口部２０７によってボディ２０３と電気的に接続した埋め込みビットライン（ＢＢＬ）となる。金属シリサイド膜２１１を埋め込みビットラインとして使用することによって埋め込みビットラインの抵抗を低くすることができる。また、ボディ２０３でシリサイド反応が起きないため接合漏洩が減少する。これはポリシリコン膜パターン２０８Ａがバッファの役割をするためである。埋め込みビットラインの抵抗が減少するため、装置の動作速度が速くなる。
（第２の実施形態）
図２Ａ〜図２Ｆは、本発明の第２実施形態に係る半導体装置の製造方法を説明するための図である。
図２Ａに示されているように、基板３０１上にトレンチ３０２によって分離された複数のボディ３０３を形成する。基板３０１は、例えば、シリコン基板である。基板３０１を一定の深さまでエッチングしてトレンチ３０２を形成する。トレンチ３０２によってボディ３０３が形成される。基板３０１がシリコン基板の場合、ボディ３０３はシリコンボディとなる。ボディ３０３は、基板３０１の表面から垂直方向に延伸する。ボディ３０３は活性領域として使用される。周知のように、活性領域はトランジスタのチャネル、ソース及びドレーンが形成される領域である。ボディ３０３の両側の側壁は、対向する側壁に少なくとも２つの材質の異なる部分を有するライン型ボディである。ボディ３０３は「活性ボディ」とも称する。
ボディ３０３の上にはハードマスク膜３０４が形成されている。ハードマスク膜３０４は、トレンチ３０２を形成するための基板３０１のエッチング時に、エッチング障壁の役割をする。ハードマスク膜３０４は、酸化膜、窒化膜等のような絶縁物質で形成する。第２実施形態においては、窒化膜がハードマスク膜３０４として使用される。その場合、ハードマスク膜３０４は、例えば、シリコン窒化膜である。
ボディ３０３の両側の側壁、ボディ３０３間のトレンチ３０２の表面及びハードマスク膜３０４の側壁上に絶縁膜が形成されている。絶縁膜は、例えば、ライナー酸化膜３０５とライナー窒化膜３０６である。ライナー酸化膜３０５は、ボディ３０３の両側の側壁及び基板３０１の表面に形成される。ライナー窒化膜３０６はライナー酸化膜３０５の一部表面に形成される。
絶縁膜の一部が除去され開口部３０７が形成される。開口部３０７はボディ３０３の何れか１つの側壁の一部を選択的に露出させるＯＳＣ構造の形成部である。開口部３０７には、ライン形態のコンタクトが形成される。すなわち、開口部３０７はボディ３０３の延伸方向に沿ってライン形態でボディ３０３の側壁の一部に形成する。
上述した絶縁膜によって、ボディ３０３の側壁の一部を露出させた開口部３０７が提供される。
図示されていないが、開口部３０７の形成後に、ボディ３０３の側壁の一部に接合を形成することができる。接合を形成する方法には、チルトイオン注入法、プラズマドーピング法、またはドープド膜を利用した熱拡散法を適用することができる。一実施例では、接合は少なくとも１×１０２０ａｔｏｍｓ／ｃｍ３以上のドーピング濃度を有する。リン（Ｐｈ）またはヒ素（Ａｓ）がドーピングされると、Ｎ型接合となる。プラズマドーピング法または熱拡散法を適用すると、接合の深さを浅く制御することができ、また、ドーパントの濃度調節が容易である。接合は垂直チャネルトランジスタのソースまたはドレーンとなる。
図２Ｂに示されているように、トレンチ３０２を埋め込むポリシリコン膜３０８を形成する。ポリシリコン膜３０８は、原子層蒸着法または化学気相蒸着法を利用して蒸着する。ポリシリコン膜３０８の形成時、シーム（空孔）Ｓ（３０９）が発生するように制御する。シーム３０９が発生するようにするためにポリシリコン膜３０８が、蒸着時、非晶質ではなく、多結晶で成長するように蒸着条件を制御する。これにより、ポリシリコン膜３０８の段差被覆性を低下させる。例えば、約６００〜９００℃の温度でポリシリコン膜３０８を蒸着するとシーム３０９を誘発することができる。
図２Ｃに示されているように、ポリシリコン膜３０８を選択的に除去し、トレンチ３０２を部分埋め込みにする。これにより、ポリシリコン膜パターン３０８Ａがトレンチ３０２内の下部に形成される。ポリシリコン膜パターン３０８Ａは開口部３０７を埋め込むように形成する。このとき、ポリシリコン膜パターン３０８Ａは、開口部３０７を露出させない高さ、すなわち、開口部２０７を十分にカバーできる高さを有するように形成する。
ポリシリコン膜パターン３０８Ａを形成するためには、エッチバック工程、または化学的機械的研磨（ＣＭＰ）を利用して平坦化した後にエッチバック工程を行うのがよい。
ポリシリコン膜３０８内部にシーム３０９が発生しているため、エッチバック工程を行うと、シーム３０９が露出する。したがって、ポリシリコン膜パターン３０８ＡはＵ字型の凹部を有し、これによってポリシリコン膜パターン３０８Ａの表面積が増加する。
上記のように、ポリシリコン膜の形成時にシームを誘発させ、（たとえば、図２Ｃに示されているように、シーム３０９の上部をエッチングするように）後続のエッチバック工程を行うと、後続のシリサイド形成時に過度なシリサイド反応によってボディ３０３における、シリサイドの形成を防止することができる。
図２Ｄに示されているように、金属膜３１０を形成する。金属膜３１０は、シリサイド反応が可能な金属で形成する。例えば、金属膜３１０は、コバルト（Ｃｏ）、チタニウム（Ｔｉ）、タンタリウム（Ｔａ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）またはパラジウム（Ｐｄ）のうちから選択された何れか１つである。第２実施形態においては、金属膜３１０はコバルト膜が使用される。
金属膜３１０は、化学気相蒸着法または原子層蒸着法を利用して形成する。使用されるプレカーサーによって、金属膜３１０を形成するための温度、圧力、流量等は適宜選択可能であり、金属膜３１０の蒸着厚さは１０〜３００Åである。
図２Ｅに示されているように，アニール３１１を実施する。これにより、ポリシリコン膜パターン３０８Ａと金属膜３１０が反応して金属シリサイド膜３１２が形成される。例えば、金属シリサイド膜３１２は、コバルトシリサイド、チタニウムシリサイド、タンタリウムシリサイド、ニッケルシリサイド、タングステンシリサイド、白金シリサイドまたはパラジウムシリサイドのうちから選択された何れか１つである。アニール３１１は、急速アニールを含む。金属シリサイド膜３１２形成後には未反応金属膜３１０Ａが残留する。
図２Ｆに示されているように、未反応金属膜３１０Ａを除去する。この時、未反応金属膜３１０Ａは湿式エッチングを利用して除去する。
金属膜３１０がコバルト膜の場合、コバルトシリサイド膜を形成するために少なくとも２回のアニールを実施するのがよい。例えば、１次アニールと２次アニールを実施する。１次アニールは４００〜６００℃の温度で行い、２次アニールは６００〜８００℃の温度で行う。１次アニールによって「ＣｏＳｉｘ（ｘ＝０．１〜１．５）」相を有するコバルトシリサイドが形成される。２次アニールによって「ＣｏＳｉ２相」のコバルトシリサイドに変換される。コバルトシリサイドのうち、「ＣｏＳｉ２」相を有するコバルトシリサイドの比抵抗が最も低い。１次アニールと２次アニールとの間に未反応コバルト膜を除去する。未反応コバルト膜は硫酸（Ｈ２ＳＯ４）と過酸化水素（Ｈ２Ｏ２）の混合液を利用して除去する。
上述した第２実施形態における金属シリサイド膜３１２は、開口部３０７によって、ボディ３０３と電気的に接続した埋め込みビットラインとなる。金属シリサイド膜３１２を埋め込みビットラインとして使用することによって埋め込みビットラインの抵抗を低くすることができる。また、ボディ３０３でシリサイド反応が起きないため接合漏洩が減少する。これはポリシリコン膜パターン３０８Ａがバッファの役割をするためである。埋め込みビットラインの抵抗が減少するため、装置の動作速度が速くなる。
第２実施形態を適用すれば、より薄い厚さの金属シリサイド膜３１２を形成することができ、ポリシリコン膜３０８の底部または側面での界面ボイドが発生せず、ボディ３０３のシリサイド反応を防止することができる。
（第３の実施の形態）
図３Ａ〜図３Ｈは、本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。
図３Ａに示されているように、基板４０１上にトレンチ４０２によって分離された複数のボディ４０３を形成する。基板４０１の一例はシリコン基板である。基板４０１を一定の深さまでエッチングしてトレンチ４０２を形成する。トレンチ４０２によってボディ４０３が形成される。基板４０１がシリコン基板の場合、ボディ４０３はシリコンボディとなる。ボディ４０３は、基板４０１の表面から垂直方向に延伸する。ボディ４０３は、活性領域として使用される。周知のように、活性領域はトランジスタのチャネル、ソース及びドレーンが形成される領域である。ボディ４０３の側壁は、対向する側壁に少なくとも２つの材質の異なる部分を有するライン型ボディである。ボディ４０３は「活性ボディ」とも称する。
ボディ４０３の上にはハードマスク膜４０４が形成されている。ハードマスク膜４０４は、トレンチ４０２を形成するための基板４０１のエッチング時、エッチング障壁の役割をする。ハードマスク膜４０４は、酸化膜、窒化膜等のような絶縁物質であることが好ましい。第３実施形態においては、窒化膜がハードマスク膜４０４として使用される。この場合、ハードマスク膜４０４は、シリコン窒化膜（Ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）であることが好ましい。
ボディ４０３の両側の側壁、ボディ４０３間のトレンチ４０２の表面及びハードマスク膜４０４の側壁上に絶縁膜が形成されている。絶縁膜は、例えば、ライナー酸化膜４０５とライナー窒化膜４０６である。ライナー酸化膜４０５は、ボディ４０３の両側の側壁及び基板４０１表面に形成される。ライナー窒化膜４０６は、ライナー酸化膜４０５の一部表面に形成される。
絶縁膜の一部が除去され開口部４０７が形成される。開口部４０７は、ボディ４０３の何れか１つの側壁の一部を選択的に露出させるＯＳＣ構造の形成部である。開口部４０７はライン形態のコンタクトである。すなわち、開口部４０７は、ボディ４０３の延伸方向に沿ってライン形態でボディ４０３の側壁の一部に形成する。
上述した絶縁膜によって、ボディ４０３の側壁の一部を露出させた開口部４０７が提供される。
図示されていないが、開口部４０７形成後に、ボディ４０３の側壁の一部に接合を形成することができる。接合を形成する方法には、チルトイオン注入法、プラズマドーピング法またはドープド膜を利用した熱拡散法を適用することができる。接合は少なくとも１×１０２０ａｔｏｍｓ／ｃｍ３以上のドーピング濃度を有する。リン（Ｐｈ）またはヒ素（Ａｓ）がドーピングされると、Ｎ型接合となる。プラズマドーピング法または熱拡散法を適用すると、接合の深さを浅く制御することができ、また、ドーパントの濃度調節が容易である。接合は垂直チャネルトランジスタのソースまたはドレーンとなる。
図３Ｂに示されているように、トレンチ４０２を埋め込むポリシリコン膜４０８を形成する。ポリシリコン膜４０８は、原子層蒸着法または化学気相蒸着法を利用して形成すると、トレンチ４０２をボイドなしに埋め込むことができる。
図３Ｃに示されているように、ポリシリコン膜４０８を選択的に除去して、トレンチ４０２を部分埋め込みにする。これにより、ポリシリコン膜パターン４０８Ａがトレンチ４０２内の下部に形成される。ポリシリコン膜パターン４０８Ａは、開口部４０７を埋め込むように形成する。このとき、ポリシリコン膜パターン４０８Ａは、開口部４０７を露出させない高さ、すなわち、開口部４０７を十分にカバーできる高さを有するように形成する。
ポリシリコン膜パターン４０８Ａを形成するためには、エッチバック工程、または化学的機械的研磨（ＣＭＰ）を利用して平坦化した後にエッチバック工程を行うのがよい。
図３Ｄに示されているように、ポリシリコン膜パターン４０８Ａの上方の露出したライナー窒化膜４０６の上面にスペーサ４０９を形成する。スペーサ４０９は、後続の金属シリサイド膜形成後に除去が可能な物質または絶縁物質で形成し、かつ、後続の高温工程で金属膜と反応しない性質を有する物質で形成する。例えば、スペーサ４０９は、スペーサ膜を蒸着した後、エッチバックして形成する。例えば、スペーサ４０９は、シリコン膜、シリコン酸化膜、シリコン窒化膜、ＴｉＮ、ＴｉＡｌＮ、ＴｉＷ、ＴｉＯ２、ＷＳｉ２、ＷＮ、ＴａＮ、ＴａＷまたはＴａ２Ｏ５のうちから選択された何れか１つである。導電膜がスペーサ４０９として使用される場合、導電膜は後続の金属シリサイド膜形成後に除去される。
次に、スペーサ４０９をエッチング障壁として、ポリシリコン膜パターン４０８Ａを部分的に除去する。したがって、ポリシリコン膜パターン４０８ＢはＵ字型の凹部を有し、これにより、ポリシリコン膜パターン４０８Ｂの表面積が増加する。ここで、Ｕ字型のポリシリコン膜パターン４０８Ｂは、開口部４０７を埋め込み、トレンチ４０２の底面及び下部の側壁に残留する。他の実施形態においては、ポリシリコン膜パターン４０８Ｂは、開口部４０７を埋め込み、トレンチ４０２の下部の側壁にだけ残留するようにしてもよい。
上記のように、スペーサ４０９を利用してポリシリコン膜パターン４０８Ｂを形成すると、後続のシリサイド工程時に過度なシリサイド反応によってボディ４０３においてシリサイドが形成されることを防止することができる。
図３Ｅに示されているように，金属膜４１０を形成する。金属膜４１０はシリサイド化反応が可能な金属で形成する。例えば、金属膜４１０は、コバルト（Ｃｏ）、チタニウム（Ｔｉ）、タンタリウム（Ｔａ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）またはパラジウム（Ｐｄ）のうちから選択された何れか１つである。第３実施形態においては、金属膜４１０はコバルト膜が使用される。
金属膜４１０は、化学気相蒸着法または原子層蒸着法を利用して形成する。金属膜４１０を形成するために、使用されるプレカーサーによって、温度、圧力、流量等は適宜選択可能である。また、金属膜４１０の蒸着厚さは１０〜３００Åとすることができる。
図３Ｆに示されているように、アニール４１１を実施する。これにより、ポリシリコン膜パターン４０８Ｂと金属膜４１０が反応して金属シリサイド膜４１２が形成される。例えば、金属シリサイド膜４１２は、コバルトシリサイド、チタニウムシリサイド、タンタリウムシリサイド、ニッケルシリサイド、タングステンシリサイド、白金シリサイドまたはパラジウムシリサイドのうちから選択された何れか１つである。アニール４１１は急速アニールを含む。金属シリサイド膜４１２形成後には未反応金属膜４１０Ａが残留する。
図３Ｇに示されているように、未反応金属膜４１０Ａを除去する。この時、未反応金属膜４１０Ａは湿式エッチングを利用して除去する。
金属膜４１０がコバルト膜の場合、コバルトシリサイド膜を形成するために少なくとも２回のアニールを実施するのがよい。例えば、１次アニールと２次アニールを実施する。１次アニールは４００〜６００℃の温度で行い、２次アニールは６００〜８００℃の温度で行う。１次アニールによって「ＣｏＳｉｘ（ｘ＝０．１〜１．５）」相を有するコバルトシリサイドが形成される。２次アニールによって「ＣｏＳｉ２相」のコバルトシリサイドに変換される。コバルトシリサイドのうち、「ＣｏＳｉ２」相を有するコバルトシリサイドの比抵抗が最も低い。１次アニールと２次アニールとの間に未反応コバルト膜を除去する。未反応コバルト膜は硫酸（Ｈ２ＳＯ４）と過酸化水素（Ｈ２Ｏ２）の混合液を利用して除去する。
図３Ｈに示されているように、スペーサ４０９を除去する。この時、スペーサ４０９は湿式エッチングを利用して除去する。スペーサ４０９がＴｉＮの場合、１次アニールと２次アニールとの間に硫酸（Ｈ２ＳＯ４）及び過酸化水素（Ｈ２Ｏ２）の混合液によって除去することができる。他の実施形態においては、スペーサ４０９が絶縁物質の場合に、スペーサ４０９を除去しなくても良い。
上述した第３実施形態における金属シリサイド膜４１２は、開口部４０７によって、ボディ４０３と電気的に接続した埋め込みビットラインとなる。金属シリサイド膜４１２を埋め込みビットラインとして使用することによって埋め込みビットラインの抵抗を低くすることができる。また、ボディ４０３でシリサイド反応が起きないため接合漏洩が減少する。これはポリシリコン膜パターン４０８Ｂがバッファの役割をするためである。埋め込みビットラインの抵抗が減少するため、装置の動作速度が速くなる。
上述した第３実施形態を適用すれば、ポリシリコン膜パターンの幅及び深さに対する調節が容易である。
（第４の実施の形態）
図４Ａ〜図４Ｊは、本発明の第４実施形態に係る半導体装置の製造方法における開口部の形成方法を説明するための図である。
図４Ａに示されているように、基板２１上にハードマスク膜２４を形成する。基板２１の一例はシリコン基板である。ハードマスク膜２４は、例えば窒化膜である。また、ハードマスク膜２４は酸化膜及び窒化膜を含む多層構造でもよい。例えば、ハードマスク膜２４は、ハードマスク窒化膜（ＨＭ Ｎｉｔｒｉｄｅ）及びハードマスク酸化膜（ＨＭ Ｏｘｉｄｅ）の順序で積層して形成することができる。また、ハードマスク膜２４は、ハードマスク窒化膜、ハードマスク酸化膜、ハードマスクシリコン酸化窒化膜（ＨＭ ＳｉＯＮ）及びハードマスクカーボン膜（ＨＭ Ｃａｒｂｏｎ）の順序で積層して形成することもできる。ハードマスク窒化膜を含む場合には、基板２１及びハードマスク膜２４の間にパッド酸化膜（Ｐａｄ ｏｉｘｄｅ）をさらに形成する。ハードマスク膜２４は図に示されていない感光膜パターンを利用して形成される。
次に、ハードマスク膜２４をエッチング障壁としてトレンチエッチング工程（Ｔｒｅｎｃｈ ｅｔｃｈ ｐｒｏｃｅｓｓ）を行う。例えば、ハードマスク膜２４をエッチング障壁として基板２１を一定の深さまでエッチングしてボディ２２を形成する。ボディ２２はトレンチ２３によって互いに分離される。ボディ２２はトランジスタを形成するのに使用される。ボディ２２は、２つの側壁を有する。トレンチエッチング工程は、非等方性エッチング（Ａｎｉｓｏｔｒｏｐｉｃ ｅｔｃｈ）であることが好ましい。基板２１がシリコン基板の場合、非等方性エッチングは、Ｃｌ２またはＨＢｒガスを単独で使用し、またはこれらのガスを混合して使用するプラズマ乾式エッチング（Ｐｌａｓｍａ ｄｒｙ ｅｔｃｈ）が好適である。上述したトレンチ２３によって複数のボディ２２が基板２１上に形成される。ボディ２２はライン型ピラーを含み、ライン型の活性ピラーを含む。活性ピラーはピラー型ボディを意味する。言い換えれば、ボディ２２はライン型ピラーを形成する。ライン型ピラーは、ライン型の活性ピラーとも称される。それは、ライン型ピラーが活性領域であり、かつライン型ピラーを形成しているためである。
絶縁膜として第１ライナー膜２５を形成する。第１ライナー膜２５は、例えばシリコン酸化膜などの酸化膜である。
第１ライナー膜２５上にボディ２２間のトレンチ２３を埋め込む犠牲膜２６を形成する。犠牲膜２６は、例えば、アンドープドポリシリコン（Ｕｎｄｏｐｅｄ ｐｏｌｙｓｉｌｉｃｏｎ）または非晶質シリコン（Ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）である。
図４Ｂに示されているように、ハードマスク膜２４の表面が現れるまで犠牲膜２６及び第１ライナー膜２５を平坦化する。犠牲膜２６の平坦化は、化学的機械的研磨（Ｃｈｍｉｅｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）法が好適である。続けてエッチバック工程を行う。このようなエッチバック工程後に第１リセス（Ｒ１）を提供する犠牲膜パターン２６Ａが形成される。これにより、ハードマスク膜２４及び第１リセス（R1）を含むトレンチ２３の両側側壁を覆う第１ライナー膜パターン２５Ａが形成される。第１ライナー膜パターン２５Ａはトレンチ２３の底面も覆う。
次に、湿式エッチングを利用して第１ライナー膜パターン２５Ａをスリミング（ｓｌｉｍｍｉｎｇ）する。この時、湿式エッチング時間を調節することによってボディ２２の側壁上面に第１ライナー膜パターン２５Ａが一定の厚さを有し残留するようにする。
図４Ｃに示されているように、犠牲膜パターン２６Ａを含む基板全面に絶縁膜として第２ライナー膜２７を形成する。第２ライナー膜２７は、例えば、シリコン窒化膜などの窒化膜である。第２ライナー膜２７は第１ライナー膜パターン２５Ａのスリミングされた厚さと同一の厚さに形成される。
図４Ｄに示されているように、第２ライナー膜２７を選択的にエッチングする。これにより、第１ライナー膜パターン２５Ａのスリミング領域に第２ライナー膜パターン２７Ａが形成される。第２ライナー膜パターン２７Ａを形成するためにエッチバック工程を適用することができ、これによって、第２ライナー膜パターン２７Ａはスペーサの形態となる。
続いて、第２ライナー膜パターン２７Ａをエッチング障壁として、犠牲膜パターン２６Ａを一定の深さまで除去する。これにより、第１ライナー膜パターン２５Ａの一部表面を露出させた第２リセスＲ２が形成される。第２リセスＲ２を形成する犠牲膜パターン２６Ａは、図面符号「２６Ｂ」となる。犠牲膜パターン２６Ｂがポリシリコンの場合、エッチバック工程を利用して除去する。
図４Ｅに示されているように、第２リセスＲ２を含む基板全面にコンフォーマルに金属窒化膜を形成する。その後、スペーサエッチングを実施し、犠牲スペーサ２８を形成する。犠牲スペーサ２８は、ボディ２２の両側側壁に形成される。犠牲スペーサ２８は、例えば、チタニウム窒化膜（ＴｉＮ）である。
図４Ｆに示されているように、犠牲スペーサ２８が形成された第２リセスＲ２を埋め込む埋め込み膜を形成する。埋め込み膜は、例えば、酸化膜である。埋め込み膜はスピンオン絶縁膜ＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）でもよい。
次に、埋め込み膜を平坦化した後エッチバックする。これにより、リセスされた埋め込み膜２９が形成される。
リセスされた埋め込み膜２９を含む基板全面に第３ライナー膜３０を形成する。第３ライナー膜３０は、例えば、アンドープドポリシリコンである。
図４Ｇに示されているように、チルトイオン注入３１を行う。チルトイオン注入３１では、一定角度でドーパント（Ｄｏｐｎａｔ）をイオン注入する。第３ライナー膜３０のうち、一部にドーパントが注入される。
チルトイオン注入３１工程は所定角度を有して行われる。一定角度は約５〜３０°である。イオンビームはハードマスク膜２４によって一部が遮蔽（Ｓｈａｄｏｗ）される。したがって、第３ライナー膜３０の一部はドーピングされるが、残りはアンドープドのままである。例えば、イオン注入されるドーパントはＰ型ドーパント、好ましくはボロン（Ｂｏｒｏｎ）であり、ボロンをイオン注入するためにドーパントソースはＢＦ２を使用する。その結果、第３ライナー膜３０の一部はアンドープドで残留するが、図４Ｇの例では、この部分はハードマスク膜２４の右側に隣接する部分である。
このようなドーパントのチルトイオン注入３１によって第３ライナー膜３０のうち、ハードマスク膜２４の上面に形成された部分及びハードマスク膜２４の左側に隣接する一部はドーパントがドーピングされたドープド第３ライナー膜３０Ａとなる。ドーパントが注入されなかった第３ライナー膜はアンドープド第３ライナー膜３０Ｂとなる。
図４Ｈに示されているように、アンドープド第３ライナー膜３０Ｂを除去する。ここで、第３ライナー膜として使用されたポリシリコンは、ドーパントのドーピング有無に応じてエッチング速度の差異が発生する。特に、ドーパントが注入されなかったアンドープドポリシリコンは湿式エッチングの速度が速い。したがって、アンドープドポリシリコンのみを湿式エッチングすることができる選択比が高いエッチング液を利用してアンドープドポリシリコンを選択的に除去する。アンドープド第３ライナー膜３０Ｂは、湿式エッチングまたは湿式洗浄（Ｗｅｔ ｃｌｅａｎｉｎｇ）を利用して除去する。
上記のように、アンドープド第３ライナー膜３０Ｂを除去すると、ドープド第３ライナー膜３０Ａのみ残留する。
次に、ドープド第３ライナー膜３０Ａを利用して、トレンチ２３の両側壁上にある犠牲スペーサ２８のうちの１つを除去する。これにより、埋め込み膜２９と第２ライナー膜パターン２７Ａとの間にギャップ（図面符号省略）が形成される。犠牲スペーサ２８は、湿式エッチングを利用して除去する。これにより、１つの犠牲スペーサ２８Ａが残留する。
図４Ｉに示されているように、側壁の一部を露出させるために洗浄工程（Ｃｌｅａｎｉｎｇ ｐｒｏｃｅｓｓ）を行う。洗浄工程は湿式洗浄（Ｗｅｔ ｃｌｅａｎｉｎｇ）が好適である。湿式洗浄には、フッ酸（ＨＦ）、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）等を利用する。湿式洗浄を利用すると、犠牲膜２６Ｂ、犠牲スペーサ２８Ａ、及び第２ライナー膜パターン２７Ａを損傷させずに第１ライナー膜パターン２５Ａを選択的に除去することができる。
上述したように、ハードマスク膜２４、第１ライナー膜パターン２５Ａ、第２ライナー膜パターン２７Ａ、犠牲膜２６Ｂ及び犠牲スペーサ２８Ａを総称して「絶縁膜」と略称する。したがって、絶縁膜はボディ２２の何れか１つの側壁の一部を露出させる開口部３２を提供する。
開口部３２は、前記の各実施形態における開口部に対応する。
図４Ｊに示されているように、ドープド第３ライナー膜３０Ａを除去する。この時、ドープド第３ライナー膜３０Ａと犠牲膜２６Ｂが同じポリシリコンであるため、同時に除去される。
次に、犠牲スペーサ２８Ａを除去する。
図５は、本発明の方法の実施によって得られた半導体装置を適用したコンピュータシステムの一例を説明するための図である。
図５を参照すれば、コンピュータシステム５００は、出力装置５０１（例えばモニタ）、入力装置５０２（例えば、キーボード）、及びマザーボード５０４を含む。
マザーボード５０４は、データ処理部５０６（例えば、マイクロプロセッサ）及び少なくとも１つのメモリ装置５０８を含む。メモリ装置５０８は、上記で既に言及したように本発明の多様な側面の実施形態を含むことができる。メモリ装置５０８は、メモリセルアレイを含むことができる。プロセッサ５０６を含むコンピュータシステム５００の多様な構成要素は、本発明に詳述された少なくとも１つのメモリ構成を含むことができる。プロセッサ５０６は、本発明において詳述されたモジュールを利用するメモリ及びプロセッサモジュールに対応する。
メモリ装置５０８は、メモリモジュールに対応することも可能である。
本発明の技術的思想は、上記の複数の実施形態によって具体的に記述されたが、上記した実施形態は、その説明のためのものであり、その制限のためのものではないことに注意されたい。また、本発明の属する技術分野における通常の知識を有する者ならば、本発明の技術的思想の範囲内で多様な実施形態が可能であることを理解するであろう。
２１、２０１、３０１、４０１：基板
２３、２０２、３０２、４０２：トレンチ
２２、２０３、３０３、４０３：ボディ
２４、２０４、３０４、４０４：ハードマスク膜
２５：第１ライナー膜
２５Ａ：第１ライナー膜パターン
２６：犠牲膜
２６Ａ：犠牲膜パターン
２７：第２ライナー膜
２７Ａ：第２ライナー膜パターン：
２８：犠牲スペーサ
２９：リセスされた埋め込み膜
３０：第３ライナー膜
３０Ａ：ドーピングされたドープド第３ライナー膜
３０Ｂ：アンドープド第３ライナー膜
３１：チルトイオン注入
３２：開口部
２０５、３０５、４０５：ライナー酸化膜
２０６、３０６、４０６：ライナー窒化膜
２０７、３０７、４０７：開口部
２０８、３０８、４０８：ポリシリコン膜
２０８Ａ、３０８Ａ、４０８Ａ：ポリシリコン膜パターン
２０９、３１０、４１０：金属膜
２０９Ａ、３１０Ａ、４１０Ａ：未反応金属膜
２１０、３１１、４１１：アニール
２１１、３１２、４１２：金属シリサイド膜
３０９：シーム、ボイド
４０８Ｂ：Ｕ字型のポリシリコン膜パターン
４０９：スペーサ
５００：コンピュータシステム
５０１：出力装置
５０２：入力装置
５０４：マザーボード５０４
５０６：データ処理部５０６
５０８：メモリ装置５０８

Claims (26)

  1. 基板に活性領域を分離するトレンチをエッチングにより形成するステップと、
    前記活性領域の何れか１つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、
    前記絶縁膜上に前記トレンチを部分的に埋め込み、前記開口部を埋め込むように、シリコン膜パターンを形成するステップと、
    前記シリコン膜パターン上に金属膜を形成するステップと、
    前記金属膜及び前記シリコン膜パターンを反応させて、埋め込みビットラインとして金属シリサイド膜を形成するステップと
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記シリコン膜パターンを形成するステップが、
    前記開口部を有する前記絶縁膜上に前記トレンチを埋め込むシリコン膜を形成するステップと、
    前記開口部が埋め込まれた高さまで前記シリコン膜をエッチングするステップと、
    を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記シリコン膜パターンを形成するステップが、
    前記開口部を有する前記絶縁膜上に前記トレンチを埋め込み、内部に空孔を有するシリコン膜を形成するステップと、
    前記開口部が埋め込まれた高さまで、前記シリコン膜をエッチングするステップと、
    を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記シリコン膜が、６００〜９００℃の温度で蒸着されることを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
  5. 前記シリコン膜パターンを形成するステップが、
    前記開口部を有する前記絶縁膜上に前記トレンチを埋め込むシリコン膜を形成するステップと、
    前記シリコン膜を１次エッチングするステップと、
    前記１次エッチング後に露出された前記絶縁膜の側壁にスペーサを形成するステップと、
    前記スペーサをエッチング障壁として前記シリコン膜を２次エッチングするステップと、
    を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記２次エッチングにより、前記シリコン膜にＵ字型の凹部を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記シリコン膜パターンを形成するステップが、
    原子層蒸着法または化学気相蒸着法を利用してシリコン膜を蒸着するステップと、
    前記シリコン膜をエッチングするステップと、
    を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記シリコン膜パターンのシリコン膜が、
    ポリシリコン膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 前記金属膜を形成する前記ステップにおいて、
    前記金属膜を、コバルト（Ｃｏ）、チタニウム（Ｔｉ）、タンタリウム（Ｔａ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）及びパラジウム（Ｐｄ）からなるグループより選択された何れか１つで形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記金属シリサイド膜を形成するステップが、
    急速アニールを利用することを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 前記金属シリサイド膜を形成するステップの後に、前記シリコン膜パターンと未反応の前記金属膜の残り部分を除去するステップをさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 基板に活性領域を分離するトレンチをエッチングにより形成するステップと、
    前記活性領域の何れか１つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、
    前記絶縁膜上に前記トレンチを部分的に埋め込むシリコン膜を形成するステップと、
    前記シリコン膜が埋め込まれていない部分の前記絶縁膜の側壁にスペーサを形成するステップと、
    前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップと、
    残留する前記シリコン膜上に金属膜を形成するステップと、
    前記金属膜及び前記シリコン膜を反応させて、埋め込みビットラインとなる金属シリサイド膜を形成するステップと、
    を含むことを特徴とする半導体装置の製造方法。
  13. 前記スペーサを形成するステップが、
    前記スペーサとして使用されるスペーサ膜を基板全面に形成するステップと、
    前記スペーサ膜をエッチバックするステップと、
    を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記スペーサが、
    絶縁膜、金属膜または金属窒化膜のうちから選択された何れか１つであることを特徴とする請求項１２に記載の半導体装置の製造方法。
  15. 前記スペーサを、
    シリコン膜、シリコン酸化膜、シリコン窒化膜、ＴｉＮ、ＴｉＡｌＮ、ＴｉＷ、ＴｉＯ２、ＷＳｉ２、ＷＮ、ＴａＮ、ＴａＷ及びＴａ２Ｏ５からなるグループより選択された何れか１つで形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
  16. 前記シリコン膜を形成するステップにおける前記シリコン膜が、ポリシリコン膜であることを特徴とする請求項１２に記載の半導体装置の製造方法。
  17. 前記シリコン膜が、原子層蒸着法または化学気相蒸着法を利用して蒸着されことを特徴とする請求項１２に記載の半導体装置の製造方法。
  18. 前記金属膜を形成するステップにおいて、
    前記金属膜を、コバルト（Ｃｏ）、チタニウム（Ｔｉ）、タンタリウム（Ｔａ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）及びパラジウム（Ｐｄ）からなるグループより選択された何れか１つで形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
  19. 前記金属シリサイド膜を形成するステップが、
    １次アニールを行い前記金属膜及び前記シリコン膜を反応させるステップと、
    前記金属膜のうち、前記シリコン膜と未反応の金属膜を除去するステップと、
    ２次アニールを行うステップと、
    を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
  20. 前記金属シリサイド膜が、コバルトシリサイド膜であることを特徴とする請求項１９に記載の半導体装置の製造方法。
  21. 前記金属シリサイド膜を形成するステップが、急速アニールを利用することを特徴とする請求項１２に記載の半導体装置の製造方法。
  22. 前記金属シリサイド膜を形成するステップが、
    アニールを行い、前記金属膜及び前記シリコン膜を反応させるステップと、
    前記金属膜のうち、未反応の金属膜を除去するステップと、
    を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
  23. 前記金属シリサイド膜を形成するステップの後に、前記スペーサを除去するステップをさらに含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
  24. 前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップにおいて、
    前記開口部を埋め込み、かつ前記トレンチの底面及び側壁に前記シリコン膜を残留させることを特徴とする請求項１２に記載の半導体装置の製造方法。
  25. 前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップにおいて、
    前記開口部を埋め込み、かつ前記トレンチの側壁に前記シリコン膜を残留させることを特徴とする請求項１２に記載の半導体装置の製造方法。
  26. 前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップにおいて、前記シリコン膜に凹部を形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
JP2011155705A 2010-12-30 2011-07-14 埋め込みビットラインを備えた半導体装置の製造方法 Expired - Fee Related JP5828695B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100139486A KR101172272B1 (ko) 2010-12-30 2010-12-30 매립비트라인을 구비한 반도체장치 제조 방법
KR10-2010-0139486 2010-12-30

Publications (2)

Publication Number Publication Date
JP2012142548A true JP2012142548A (ja) 2012-07-26
JP5828695B2 JP5828695B2 (ja) 2015-12-09

Family

ID=46381115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011155705A Expired - Fee Related JP5828695B2 (ja) 2010-12-30 2011-07-14 埋め込みビットラインを備えた半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8609491B2 (ja)
JP (1) JP5828695B2 (ja)
KR (1) KR101172272B1 (ja)
CN (1) CN102569201B (ja)
TW (1) TWI518848B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716128B2 (en) 2014-07-31 2017-07-25 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices
US12114485B2 (en) 2021-07-16 2024-10-08 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same
JP7575601B2 (ja) 2021-07-01 2024-10-29 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製作方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077185A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置の製造方法、半導体装置及びデータ処理システム
KR20120097663A (ko) * 2011-02-25 2012-09-05 에스케이하이닉스 주식회사 반도체 장치의 매립 비트라인 제조 방법
KR20130106159A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
KR20140003206A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
KR101932229B1 (ko) * 2012-08-28 2019-03-21 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
CN103972149B (zh) * 2013-01-30 2016-08-10 中芯国际集成电路制造(上海)有限公司 金属填充沟槽的方法
KR101994309B1 (ko) * 2013-03-27 2019-09-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102008402B1 (ko) * 2013-03-28 2019-08-08 에스케이하이닉스 주식회사 반도체 장치, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102110464B1 (ko) * 2013-11-25 2020-05-13 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR102174336B1 (ko) 2014-07-08 2020-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9449921B1 (en) * 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures
JP6623943B2 (ja) * 2016-06-14 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法、熱処理装置及び記憶媒体。
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
TWI684565B (zh) 2016-08-26 2020-02-11 聯華電子股份有限公司 半導體感測器及其製造方法
US10832908B2 (en) * 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
TWI719316B (zh) 2017-06-12 2021-02-21 美商應用材料股份有限公司 利用鎢氧化還原之無縫鎢填充
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
KR102388313B1 (ko) 2017-11-27 2022-04-19 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
CN112005343A (zh) 2018-03-02 2020-11-27 朗姆研究公司 使用水解的选择性沉积
CN108428691B (zh) * 2018-03-14 2020-01-24 上海华虹宏力半导体制造有限公司 接触插塞及半导体器件的形成方法
US10643846B2 (en) 2018-06-28 2020-05-05 Lam Research Corporation Selective growth of metal-containing hardmask thin films
US10546863B1 (en) * 2018-08-02 2020-01-28 Micron Technology, Inc. Method for fabricating bit line contact
CN113517230B (zh) * 2020-04-09 2023-12-08 长鑫存储技术有限公司 半导体结构及其形成方法
CN113517289B (zh) * 2020-04-10 2024-02-09 长鑫存储技术有限公司 半导体结构及其形成方法
CN114914243A (zh) * 2020-05-08 2022-08-16 福建省晋华集成电路有限公司 存储器
US20220165852A1 (en) * 2020-11-23 2022-05-26 Applied Materials, Inc. Methods and apparatus for metal fill in metal gate stack

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104420A (ja) * 1992-09-22 1994-04-15 Toshiba Corp 半導体装置およびその製造方法
JPH07273214A (ja) * 1994-03-17 1995-10-20 Samsung Electron Co Ltd 半導体装置およびその製造方法
JP2005514768A (ja) * 2001-12-20 2005-05-19 スパンション エルエルシー 埋め込み金属シリサイド・ビットラインを備えたｍｏｎｏｓデバイス
US20100276741A1 (en) * 2005-01-14 2010-11-04 Micron Technology, Inc. Integrated circuit with buried digit line

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19911149C1 (de) * 1999-03-12 2000-05-18 Siemens Ag Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung
CN101179079B (zh) * 2000-08-14 2010-11-03 矩阵半导体公司 密集阵列和电荷存储器件及其制造方法
US7355230B2 (en) * 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
KR20080002480A (ko) 2006-06-30 2008-01-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4690438B2 (ja) * 2007-05-31 2011-06-01 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法、並びに、データ処理システム
KR100950552B1 (ko) 2008-03-18 2010-03-30 주식회사 하이닉스반도체 매립형 비트라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법
US7838925B2 (en) * 2008-07-15 2010-11-23 Qimonda Ag Integrated circuit including a vertical transistor and method
KR101060694B1 (ko) 2008-12-19 2011-08-31 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR101077445B1 (ko) * 2009-05-28 2011-10-26 주식회사 하이닉스반도체 수직 채널 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
KR101164955B1 (ko) * 2009-09-30 2012-07-12 에스케이하이닉스 주식회사 단일 측벽 콘택을 갖는 반도체장치 및 제조 방법
KR101149043B1 (ko) * 2009-10-30 2012-05-24 에스케이하이닉스 주식회사 매립형 비트라인을 구비하는 반도체 장치 및 그 제조방법
KR101577411B1 (ko) * 2009-12-16 2015-12-15 삼성전자주식회사 수직 채널 트랜지스터의 제조방법
CN101777571A (zh) * 2009-12-30 2010-07-14 复旦大学 一种相变存储器的阵列结构及其制备方法
JP2011205030A (ja) * 2010-03-26 2011-10-13 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR101152402B1 (ko) * 2010-05-20 2012-06-05 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104420A (ja) * 1992-09-22 1994-04-15 Toshiba Corp 半導体装置およびその製造方法
JPH07273214A (ja) * 1994-03-17 1995-10-20 Samsung Electron Co Ltd 半導体装置およびその製造方法
JP2005514768A (ja) * 2001-12-20 2005-05-19 スパンション エルエルシー 埋め込み金属シリサイド・ビットラインを備えたｍｏｎｏｓデバイス
US20100276741A1 (en) * 2005-01-14 2010-11-04 Micron Technology, Inc. Integrated circuit with buried digit line

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716128B2 (en) 2014-07-31 2017-07-25 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices
JP7575601B2 (ja) 2021-07-01 2024-10-29 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製作方法
US12114485B2 (en) 2021-07-16 2024-10-08 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same

Also Published As

Publication number Publication date
US20120171846A1 (en) 2012-07-05
KR101172272B1 (ko) 2012-08-09
CN102569201B (zh) 2016-03-02
US8609491B2 (en) 2013-12-17
KR20120077511A (ko) 2012-07-10
JP5828695B2 (ja) 2015-12-09
TWI518848B (zh) 2016-01-21
TW201250932A (en) 2012-12-16
CN102569201A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
JP5828695B2 (ja) 埋め込みビットラインを備えた半導体装置の製造方法
US9728638B2 (en) Semiconductor device with one-side-contact and method for fabricating the same
TWI493657B (zh) 具有與單側接點相互連接之埋入式位元線的半導體裝置以及其製造方法
KR101986145B1 (ko) 매립비트라인을 구비한 반도체장치 및 그 제조 방법
US9287169B2 (en) Method for fabricating a semiconductor device having buried bit lines
KR20190037845A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US9153654B2 (en) Semiconductor device with buried bit line and method for fabricating the same
KR101932230B1 (ko) 매립비트라인을 구비한 반도체 장치 및 그 제조방법
JP2011097001A (ja) 半導体装置およびその製造方法
KR20130065264A (ko) 매립비트라인 형성 방법, 매립비트라인를 구비한 반도체장치 및 제조 방법
KR20130106159A (ko) 매립비트라인을 구비한 반도체장치 및 제조 방법
JP2011096999A (ja) 半導体装置の製造方法。
KR101116335B1 (ko) 매립비트라인을 구비한 반도체 장치 및 그 제조 방법
KR20130006899A (ko) 상변화 메모리 장치 및 이의 제조 방법
KR20120121103A (ko) 상변화 메모리 장치 및 이의 제조 방법
KR101060767B1 (ko) 반도체장치의 접합 형성 방법
KR20120045407A (ko) 측벽접합을 구비한 반도체장치 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151020

R150 Certificate of patent or registration of utility model

Ref document number: 5828695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees