JP2011501338A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011501338A5 JP2011501338A5 JP2010530010A JP2010530010A JP2011501338A5 JP 2011501338 A5 JP2011501338 A5 JP 2011501338A5 JP 2010530010 A JP2010530010 A JP 2010530010A JP 2010530010 A JP2010530010 A JP 2010530010A JP 2011501338 A5 JP2011501338 A5 JP 2011501338A5
- Authority
- JP
- Japan
- Prior art keywords
- value
- addressable
- sense amplifier
- amplifier differential
- addressable units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (4)
- 集積回路において、動作中に、複数のアドレス指定可能ユニットを含むメモリのセンスアンプ差動マージンを動的に制御するための方法であって、
前記複数のアドレス指定可能ユニットに対応する前記センスアンプ差動マージンを第１の値に設定する段階と、
前記複数のアドレス指定可能ユニットの一組からデータを読み出す際に読み出しデータ誤りが発生した場合、前記複数のアドレス指定可能ユニットに対応する前記センスアンプ差動マージンを第２の値に設定する段階であって、前記第２の値が前記第１の値より大きい、前記段階と、
を備える方法。 - 集積回路において、複数のアドレス指定可能ユニットを含むメモリのセンスアンプ差動マージンを動的に制御するための方法において、前記複数のアドレス指定可能ユニットは、少なくとも一つの故障予知アドレス指定可能ユニットを備え、前記故障予知アドレス指定可能ユニットは、残りの複数のアドレス指定可能ユニットよりも前に故障するように構成された、前記方法であって、
前記複数のアドレス指定可能ユニット及び前記少なくとも一つの故障予知アドレス指定可能ユニットに対応する前記センスアンプ差動マージンを第１の値に設定する段階と、
前記故障予知アドレス指定可能ユニットからデータを読み出す際に読み出しデータ誤りが発生した場合、前記複数のアドレス指定可能ユニットに対応する前記センスアンプ差動マージンを第２の値に設定する段階であって、前記第２の値が前記第１の値より大きい、前記段階と、
を備える方法。 - 集積回路において、複数のアドレス指定可能ユニット及び少なくとも一つの冗長アドレス指定可能ユニットを含むメモリのセンスアンプ差動マージンを動的に制御するための方法であって、
前記複数のアドレス指定可能ユニット及び前記少なくとも一つの冗長アドレス指定可能ユニットに対応する前記センスアンプ差動マージンを第１の値に設定する段階と、
前記複数のアドレス指定可能ユニットの内のいずれか一つからデータを読み出す際に読み出しデータ誤りが発生した場合、前記複数のアドレス指定可能ユニット及び前記少なくとも一つの冗長アドレス指定可能ユニットに対応する前記センスアンプ差動マージンを第２の値に設定する段階であって、前記第２の値が前記第１の値より大きい、前記段階と、
前記複数のアドレス指定可能ユニットの内のいずれか一つについて読み出しデータ誤りが継続して起こる場合、前記センスアンプ差動マージンを最大値まで漸増させる段階と、
不良アドレス指定可能ユニットを前記冗長アドレス指定可能ユニットで置き換える段階であって、前記不良アドレス指定可能ユニットは、前記センスアンプ差動マージンが前記最大値に設定された場合でも読み出しデータ誤りを発生させる前記複数のアドレス指定可能ユニットの内の一つである、前記段階と、
を備える方法。 - メモリを含む集積回路であって、前記メモリは、複数のアドレス指定可能ユニットを備え、更に、前記メモリは、
複数のセンスアンプに接続されたメモリアレイと、
フィードバック経路であって、
前記複数のセンスアンプのセンスアンプ差動マージンを第１の値に設定する段階と、
前記複数のアドレス指定可能ユニットの内の少なくとも一つからデータを読み出す際の読み出しデータ誤りを検出する段階と、
前記複数のアドレス指定可能ユニットの前記センスアンプ差動マージンを第２の値に設定する段階であって、前記第２の値は、前記第１の値より大きい前記段階と、
のために構成された前記フィードバック経路と、
を備える集積回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/875,997 US7688656B2 (en) | 2007-10-22 | 2007-10-22 | Integrated circuit memory having dynamically adjustable read margin and method therefor |
| US11/875,997 | 2007-10-22 | ||
| PCT/US2008/076512 WO2009055163A1 (en) | 2007-10-22 | 2008-09-16 | Integrated circuit memory having dynamically adjustable read margin and method therefor |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011501338A JP2011501338A (ja) | 2011-01-06 |
| JP2011501338A5 true JP2011501338A5 (ja) | 2011-10-13 |
| JP5334138B2 JP5334138B2 (ja) | 2013-11-06 |
Family
ID=40563343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010530010A Active JP5334138B2 (ja) | 2007-10-22 | 2008-09-16 | 動的に調整可能な読み出しマージンを有する集積回路メモリ及びその方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7688656B2 (ja) |
| JP (1) | JP5334138B2 (ja) |
| CN (1) | CN101836260B (ja) |
| TW (1) | TWI482170B (ja) |
| WO (1) | WO2009055163A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8634263B2 (en) * | 2009-04-30 | 2014-01-21 | Freescale Semiconductor, Inc. | Integrated circuit having memory repair information storage and method therefor |
| CN101957397A (zh) * | 2009-07-14 | 2011-01-26 | 鸿富锦精密工业（深圳）有限公司 | 电压自动量测系统及量测方法 |
| US8806245B2 (en) | 2010-11-04 | 2014-08-12 | Apple Inc. | Memory read timing margin adjustment for a plurality of memory arrays according to predefined delay tables |
| US20130117636A1 (en) * | 2011-11-07 | 2013-05-09 | Su-a Kim | Semiconductor memory device and system having redundancy cells |
| KR20130096493A (ko) * | 2012-02-22 | 2013-08-30 | 삼성전자주식회사 | 반도체 장치의 안티퓨즈 회로 및 그 안티퓨즈 회로의 내부 회로블록 테스팅 방법 |
| US11024352B2 (en) | 2012-04-10 | 2021-06-01 | Samsung Electronics Co., Ltd. | Memory system for access concentration decrease management and access concentration decrease method |
| US8996951B2 (en) * | 2012-11-15 | 2015-03-31 | Elwha, Llc | Error correction with non-volatile memory on an integrated circuit |
| US9442854B2 (en) | 2012-11-15 | 2016-09-13 | Elwha Llc | Memory circuitry including computational circuitry for performing supplemental functions |
| US9026719B2 (en) | 2012-11-15 | 2015-05-05 | Elwha, Llc | Intelligent monitoring for computation in memory |
| US9323499B2 (en) | 2012-11-15 | 2016-04-26 | Elwha Llc | Random number generator functions in memory |
| US8966310B2 (en) | 2012-11-15 | 2015-02-24 | Elwha Llc | Redundancy for loss-tolerant data in non-volatile memory |
| US9146807B2 (en) * | 2012-12-04 | 2015-09-29 | Sandisk Technologies Inc. | Bad column handling in flash memory |
| US9933828B2 (en) | 2014-08-19 | 2018-04-03 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Controlling power consumption of a voltage regulator in a computer system |
| JP6333477B2 (ja) | 2014-10-23 | 2018-05-30 | ヒューレット パッカード エンタープライズ デベロップメント エル ピーＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ Ｅｎｔｅｒｐｒｉｓｅ Ｄｅｖｅｌｏｐｍｅｎｔ ＬＰ | ドット積を求めるためのメムリスティブクロスバーアレイ |
| KR102440362B1 (ko) * | 2015-09-25 | 2022-09-05 | 삼성전자주식회사 | 이미지 센서, 적층형 이미지 센서, 이미지 처리 장치 및 이미지 센서 칩 패키지의 제조 방법 |
| US20170110194A1 (en) * | 2015-10-19 | 2017-04-20 | Silicon Storage Technology, Inc. | Power Driven Optimization For Flash Memory |
| US9792175B2 (en) | 2015-10-21 | 2017-10-17 | Sandisk Technologies Llc | Bad column management in nonvolatile memory |
| US9959912B2 (en) | 2016-02-02 | 2018-05-01 | Qualcomm Incorporated | Timed sense amplifier circuits and methods in a semiconductor memory |
| CN109637574B (zh) * | 2018-12-21 | 2020-12-01 | 成都海光集成电路设计有限公司 | Sram读写跟踪电路及方法、字线电压调制装置、系统及方法 |
| CN112820344B (zh) * | 2019-11-18 | 2023-04-18 | 华为技术有限公司 | 数据信号的裕量检测方法、装置及存储设备 |
| US11928355B2 (en) | 2021-03-25 | 2024-03-12 | Changxin Memory Technologies, Inc. | Method and apparatus for determining mismatch of sense amplifier, storage medium, and electronic equipment |
| CN112885401B (zh) * | 2021-03-25 | 2022-05-27 | 长鑫存储技术有限公司 | 存储单元信号裕度确定方法及装置、存储介质及电子设备 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436513A (en) | 1992-12-09 | 1995-07-25 | Texas Instruments Incorporated | Method and apparatus for providing energy to an information handling system |
| US5420798A (en) | 1993-09-30 | 1995-05-30 | Macronix International Co., Ltd. | Supply voltage detection circuit |
| US5801985A (en) | 1995-07-28 | 1998-09-01 | Micron Technology, Inc. | Memory system having programmable control parameters |
| US5875135A (en) * | 1995-12-28 | 1999-02-23 | Intel Corporation | Characterization of self time circuit |
| US6628552B1 (en) | 1997-04-11 | 2003-09-30 | Intel Corporation | Self-configuring input buffer on flash memories |
| US6370057B1 (en) | 1999-02-24 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device having plate lines and precharge circuits |
| US6128236A (en) * | 1998-12-17 | 2000-10-03 | Nippon Steel Semiconductor Corp. | Current sensing differential amplifier with high rejection of power supply variations and method for an integrated circuit memory device |
| US6275058B1 (en) | 1999-01-26 | 2001-08-14 | Micron Technology, Inc. | Method and apparatus for properly disabling high current parts in a parallel test environment |
| CN1691331A (zh) * | 1999-02-01 | 2005-11-02 | 株式会社日立制作所 | 半导体集成电路器件 |
| JP3221428B2 (ja) * | 1999-02-12 | 2001-10-22 | 日本電気株式会社 | ラッチ型センスアンプ回路 |
| US6462998B1 (en) * | 1999-02-13 | 2002-10-08 | Integrated Device Technology, Inc. | Programmable and electrically configurable latch timing circuit |
| AU2000224587A1 (en) | 2000-02-04 | 2001-08-14 | Hitachi Ltd. | Semiconductor device |
| JP2002368135A (ja) | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 半導体記憶装置 |
| JP3818873B2 (ja) | 2001-06-26 | 2006-09-06 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US6597620B1 (en) | 2001-07-18 | 2003-07-22 | Advanced Micro Devices, Inc. | Storage circuit with data retention during power down |
| US6809538B1 (en) | 2001-10-31 | 2004-10-26 | Intel Corporation | Active cooling to reduce leakage power |
| JP2003257192A (ja) | 2002-03-06 | 2003-09-12 | Mitsubishi Electric Corp | 半導体記憶装置および不揮発性半導体記憶装置 |
| US6724648B2 (en) | 2002-04-05 | 2004-04-20 | Intel Corporation | SRAM array with dynamic voltage for reducing active leakage power |
| KR100423894B1 (ko) | 2002-05-09 | 2004-03-22 | 삼성전자주식회사 | 저전압 반도체 메모리 장치 |
| US7073080B2 (en) | 2002-07-31 | 2006-07-04 | Broadcom Corporation | System and method for dynamically regulating voltage in a wireless interface device while maintaining an acceptable bit error rate |
| US7010438B2 (en) | 2002-12-23 | 2006-03-07 | Power Measurement Ltd. | Integrated circuit with power monitoring/control and device incorporating same |
| US6791864B2 (en) | 2003-01-06 | 2004-09-14 | Texas Instruments Incorporated | Column voltage control for write |
| KR100550638B1 (ko) | 2003-04-30 | 2006-02-10 | 주식회사 하이닉스반도체 | 비트라인 센싱마진시간의 조절을 위한 테스트모드를 갖는메모리장치 |
| JP2005129151A (ja) * | 2003-10-23 | 2005-05-19 | Fujitsu Ltd | 半導体記憶装置 |
| US7770034B2 (en) | 2003-12-16 | 2010-08-03 | Intel Corporation | Performance monitoring based dynamic voltage and frequency scaling |
| JP2005196022A (ja) * | 2004-01-09 | 2005-07-21 | Fuji Photo Film Co Ltd | 磁気カートリッジ用のセキュリティーシール |
| US7042776B2 (en) | 2004-02-18 | 2006-05-09 | International Business Machines Corporation | Method and circuit for dynamic read margin control of a memory array |
| KR100634169B1 (ko) * | 2004-03-10 | 2006-10-16 | 삼성전자주식회사 | 가변형 기준레벨 발생 기능을 가진 센스 앰프 및 그 방법 |
| JP4237109B2 (ja) * | 2004-06-18 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体記憶装置及びリフレッシュ周期制御方法 |
| US7280334B2 (en) | 2004-06-29 | 2007-10-09 | Intel Corporation | Integrated processor/motherboard short detect and safeguard mechanism |
| US7110298B2 (en) | 2004-07-20 | 2006-09-19 | Sandisk Corporation | Non-volatile system with program time control |
| JP4008906B2 (ja) | 2004-08-20 | 2007-11-14 | 株式会社半導体理工学研究センター | 半導体記憶装置 |
| JP4553185B2 (ja) | 2004-09-15 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US7242618B2 (en) * | 2004-12-09 | 2007-07-10 | Saifun Semiconductors Ltd. | Method for reading non-volatile memory cells |
| KR100622892B1 (ko) | 2004-12-09 | 2006-09-19 | 엘지전자 주식회사 | 저 전력소비형 이동통신 단말기 |
| US20060128340A1 (en) * | 2004-12-11 | 2006-06-15 | Yong-Hsiang Hsieh | Radio frequency mixer with notch filter |
| KR100712528B1 (ko) * | 2005-08-26 | 2007-04-27 | 삼성전자주식회사 | 센싱마진 가변회로 및 이를 구비하는 반도체 메모리 장치 |
| US7158432B1 (en) * | 2005-09-01 | 2007-01-02 | Freescale Semiconductor, Inc. | Memory with robust data sensing and method for sensing data |
| US7292495B1 (en) | 2006-06-29 | 2007-11-06 | Freescale Semiconductor, Inc. | Integrated circuit having a memory with low voltage read/write operation |
| US7793172B2 (en) | 2006-09-28 | 2010-09-07 | Freescale Semiconductor, Inc. | Controlled reliability in an integrated circuit |
-
2007
- 2007-10-22 US US11/875,997 patent/US7688656B2/en active Active
-
2008
- 2008-09-16 WO PCT/US2008/076512 patent/WO2009055163A1/en active Application Filing
- 2008-09-16 CN CN2008801126527A patent/CN101836260B/zh active Active
- 2008-09-16 JP JP2010530010A patent/JP5334138B2/ja active Active
- 2008-09-26 TW TW097137387A patent/TWI482170B/zh active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011501338A5 (ja) | ||
| JP7146920B2 (ja) | メモリ・コントローラを動作させる方法、デュアル・チャネル・モードからシングル・チャネル・モードに切り替える方法、およびメモリ・コントローラ | |
| TWI690933B (zh) | 可變電阻隨機存取記憶體 | |
| KR102204390B1 (ko) | 빠른 불량 셀 구제 동작의 메모리 장치 | |
| US9570197B2 (en) | Information processing device, computer-readable recording medium, and method | |
| JP5016841B2 (ja) | 不揮発性半導体記憶装置 | |
| KR20100115970A (ko) | 배드 셀 관리 방법과 그 장치 | |
| JP5490062B2 (ja) | 不揮発性半導体記憶装置 | |
| JP5720210B2 (ja) | アクセス制御装置、誤り訂正制御方法およびストレージ装置 | |
| CN102592677A (zh) | 存储装置和存储控制方法 | |
| US9917601B2 (en) | Adaptive error correction in a memory system | |
| JP2006338854A (ja) | テスト制御回路を有する半導体メモリ装置 | |
| KR102182419B1 (ko) | 비휘발성 메모리 및 이를 포함하는 반도체 장치 | |
| JP2010049780A (ja) | Ｅｃｃ回路、半導体記憶装置、メモリシステム | |
| JP2008262325A (ja) | メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 | |
| JP4234766B1 (ja) | 電子機器およびその制御方法 | |
| JP5450109B2 (ja) | 半導体記憶装置および半導体記憶装置の試験方法 | |
| US8995217B2 (en) | Hybrid latch and fuse scheme for memory repair | |
| JP2004348953A5 (ja) | ||
| KR20200076846A (ko) | 메모리 장치에 저장된 데이터의 에러를 검출하는 장치 및 그 동작 방법 | |
| JP2007305105A (ja) | メモリコントローラ | |
| US10747611B2 (en) | Safety enhancement for memory controllers | |
| US8897091B1 (en) | High speed digital signal termination circuit | |
| KR20090016789A (ko) | 워드 라인 구동 회로 및 이를 이용한 워드 라인 테스트방법 | |
| US9489147B2 (en) | Semiconductor device, memory device, and system including the same |