KR20090016789A - 워드 라인 구동 회로 및 이를 이용한 워드 라인 테스트방법 - Google Patents

워드 라인 구동 회로 및 이를 이용한 워드 라인 테스트방법 Download PDF

Info

Publication number
KR20090016789A
KR20090016789A KR1020070081027A KR20070081027A KR20090016789A KR 20090016789 A KR20090016789 A KR 20090016789A KR 1020070081027 A KR1020070081027 A KR 1020070081027A KR 20070081027 A KR20070081027 A KR 20070081027A KR 20090016789 A KR20090016789 A KR 20090016789A
Authority
KR
South Korea
Prior art keywords
word line
data
logic value
test mode
memory cell
Prior art date
Application number
KR1020070081027A
Other languages
English (en)
Other versions
KR100902052B1 (ko
Inventor
이정우
문형욱
최원준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070081027A priority Critical patent/KR100902052B1/ko
Priority to US12/181,896 priority patent/US7715259B2/en
Publication of KR20090016789A publication Critical patent/KR20090016789A/ko
Application granted granted Critical
Publication of KR100902052B1 publication Critical patent/KR100902052B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명에 따른 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법은 워드 라인 구동 신호를 활성화시켜 상기 워드 라인을 활성화시키는 단계; 상기 워드 라인 활성화 이후 상기 테스트 모드 신호를 활성화시켜 상기 워드 라인을 플로팅시키는 단계; 상기 워드 라인이 플로팅된 상태에서 라이트 명령을 입력하여 메모리 셀에 소정 논리값을 갖는 데이터를 기록하는 단계; 및 상기 데이터 기록 후 리드 명령을 입력하여 상기 메모리 셀로부터 데이터를 읽어내는 단계를 구비한다.
Figure P1020070081027
워드 라인, 비트 라인, 누설 전류

Description

워드 라인 구동 회로 및 이를 이용한 워드 라인 테스트 방법{WORD LINE DRIVING CIRCUIT AND WORD LINE TEST METHOD USING THE SAME}
본 발명은 반도체 메모리 장치에 구성된 워드 라인 구동 회로에 관한 것으로서, 특히 워드 라인 테스트 기능을 갖는 워드 라인 구동 회로 및 이를 이용한 워드 라인 테스트 방법에 관한 것이다.
반도체 메모리 장치는 공정 기술이 발전함에 따라 인접한 워드 라인(Word Line)과 워드 라인 또는 워드 라인과 비트 라인(Bit Line) 사이의 간격이 점점 좁아지고 있다.
간격이 좁아지므로 인접한 워드 라인(Word Line)과 워드 라인 또는 워드 라인과 비트 라인(Bit Line) 사이에 브릿지(Bridge) 즉, 비정상적인 전류 패스가 형성되고, 상기 브릿지를 통해 누설전류가 발생하는 경우가 크게 증가하고 있다.
종래의 기술에 따른 반도체 메모리 장치는 테스트 모드를 통해 브릿지가 형성된 비트 라인을 검출하여 컬럼 리페어(Column Repair)로 대체할 수 있으며, 테스트 모드는 다음과 같이 진행된다.
비트 라인의 차지 쉐어링(Charge Sharing)이 이루어지도록 한다.
상기 차지 쉐어링 상태를 장시간 유지시킨 후 상기 비트 라인에 실린 데이터를 감지 증폭한다.
상기 비트 라인과 인접한 워드 라인 사이에 브릿지가 형성된 경우, 차지 쉐어링에 따른 전위 손실이 발생할 것이다.
상기 차지 쉐어링에 따라 전위가 손실된 비트 라인을 통해 감지 증폭한 데이터는 오류 데이터가 될 확률이 매우 높다.
상술한 방식에 의해 데이터 오류가 발생된 비트 라인은 비정상적인 누설 전류를 발생시키므로, 컬럼 리페어로 대체하여 정상적인 동작이 가능하도록 한다.
상기 비정상적인 누설 전류 발생은 꼭 비트 라인만의 문제라고 볼 수 없다. 브릿지가 형성된 비트 라인과 워드 라인 양측에서 누설 전류가 발생되며, 워드 라인에 의한 누설 전류가 비트 라인에 의한 누설 전류에 비해 더 많을 수도 있다.
그러나 종래의 기술에 따른 반도체 메모리 장치는 브릿지가 형성된 비트 라인만을 검출하여 컬럼 리페어로 대체하고, 워드 라인은 그대로 사용하므로 워드 라인의 비정상적인 동작에 의한 반도체 메모리 장치의 동작 오류를 해결할 수 없는 문제가 있다.
본 발명은 워드 라인 이상을 검출할 수 있도록 한 워드 라인 구동 회로 및 이를 이용한 워드 라인 테스트 방법을 제공함에 그 목적이 있다.
본 발명에 따른 워드 라인 구동 회로는 워드 라인 구동 신호에 응답하여 워드 라인을 활성화시키기 위한 구동부; 및 테스트 모드 신호에 따라 상기 구동부를 제어하여 상기 워드 라인을 플로팅시키기 위한 테스트 제어부를 구비함을 특징으로 한다.
본 발명에 따른 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법은 워드 라인 구동 신호를 활성화시켜 상기 워드 라인을 활성화시키는 단계; 상기 워드 라인 활성화 이후 상기 테스트 모드 신호를 활성화시켜 상기 워드 라인을 플로팅시키는 단계; 상기 워드 라인이 플로팅된 상태에서 라이트 명령을 입력하여 메모리 셀에 소정 논리값을 갖는 데이터를 기록하는 단계; 및 상기 데이터 기록 후 리드 명령을 입력하여 상기 메모리 셀로부터 데이터를 읽어내는 단계를 구비함을 특징으로 한다.
본 발명에 따른 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법은 워드 라인 구동 신호를 활성화시켜 상기 워드 라인을 활성화시키고 메모리 셀에 기록된 제 1 논리값을 읽어내는 단계; 상기 제 1 논리값을 갖는 데이터를 읽어낸 후 상기 테스트 모드 신호를 활성화시켜 상기 워드 라인을 플로팅시키는 단계; 상기 워 드 라인이 플로팅된 상태에서 상기 메모리 셀에 제 2 논리값을 갖는 데이터를 기록하는 단계; 및 상기 제 2 논리값을 갖는 데이터 기록 후 상기 메모리 셀에 기록된 데이터를 읽어내는 단계를 구비함을 다른 특징으로 한다.
본 발명에 따른 워드 라인 구동 회로 및 이를 이용한 워드 라인 테스트 방법은 간단한 테스트 모드를 통해 이상이 발생한 워드 라인을 정확하게 검출하여 동작 오류를 미연에 방지할 수 있으므로 반도체 메모리 장치의 불량율을 최소화하여 반도체 메모리 장치의 수율을 향상시킬 수 있다.
이하, 본 발명에 따른 워드 라인 구동 회로 및 이를 이용한 워드 라인 테스트 방법의 바람직한 실시예를 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 본 발명에 따른 워드 라인 구동 회로는 구동부(100) 및 테스트 제어부(200)를 구비한다.
상기 구동부(100)는 서브 워드 라인 구동신호(FXB)와 메인 워드 라인 구동신호(MWLB)에 따라 서브 워드 라인(SWL)을 구동하도록 구성된다. 상기 구동부(100)는 제 1 내지 제 5 트랜지스터(M1 ~ M5)를 구비한다.
상기 제 1 트랜지스터(M1)는 게이트에 상기 서브 워드 라인 구동신호(FXB)를 입력받는다. 상기 제 2 트랜지스터(M2)는 게이트에 상기 서브 워드 라인 구동신호(FXB)를 입력받고 소오스가 접지되며 드레인이 상기 제 1 트랜지스터(M1)의 드레인과 연결된다. 상기 제 3 및 제 4 트랜지스터(M3, M4)는 게이트에 상기 메인 워드 라인 구동신호(MWLB)를 입력받는다. 상기 제 3 트랜지스터(M3)는 소오스가 상기 제 1 트랜지스터(M1)의 드레인과 제 2 트랜지스터(M2)의 드레인이 연결된 노드에 연결되고, 드레인이 서브 워드 라인(SWL)에 연결된다. 상기 제 4 트랜지스터(M4)는 드레인이 상기 서브 워드 라인(SWL)에 연결된다. 상기 제 5 트랜지스터(M5)는 게이트에 상기 서브 워드 라인 구동신호(FXB)를 입력받고 소오스가 상기 제 4 트랜지스터(M4)의 소오스와 연결되고 드레인이 상기 서브 워드 라인(SWL)에 연결된다.
상기 테스트 제어부(200)는 테스트 모드 신호(TM)에 따라 상기 구동부(100)의 전류 패스를 차단하여 상기 서브 워드 라인(SWL)을 플로팅 시키도록 구성된다. 상기 테스트 제어부(200)는 게이트에 상기 테스트 모드 신호(TM)를 입력받고 소오스가 전원단(VPP)에 연결되며 드레인이 상기 구동부(100)의 제 1 트랜지스터(M1)의 소오스와 연결된 제 6 트랜지스터(M6)를 구비한다.
메모리 셀 블록의 셀 트랜지스터(M0)가 상기 서브 워드 라인(SWL)과 비트 라인 쌍(BL, BLb)에 연결된다. 상기 비트 라인 쌍(BL, BLb)에는 상기 셀 트랜지스터(M0)의 데이터를 감지/증폭하기 위한 센스 앰프(S/A)가 연결된다.
이와 같이 구성된 본 발명에 따른 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법을 도 2를 참조하여 설명하면 다음과 같다.
반도체 메모리 장치를 테스트 모드 진입(TEST MODE ENTRY)로 진입시킨다.
'A' 구간 경과 후 액티브 명령에 따라 메인 워드 라인 구동신호(MWLB)와 서브 워드 라인 구동신호(FXB)를 활성화시키고, 비트 라인 쌍(BL, BLb)을 통해 셀 트랜지스터(M0)에 기록된 데이터를 읽어낸다.
상기 메인 워드 라인 구동신호(MWLB)와 서브 워드 라인 구동신호(FXB)가 활성화됨에 따라 제 1 및 제 3 트랜지스터(M1, M3)가 턴 온 된다.
상기 제 1 및 제 3 트랜지스터(M1, M3)가 턴 온 됨에 따라 'B' 구간에서 서브 워드 라인(SWL)이 활성화되고, 상기 비트 라인 쌍(BL, BLb)의 차지 쉐어링이 이루어진다.
상기 비트 라인 쌍(BL, BLb)의 차지 쉐어링 후에 센스 앰프(S/A)가 비트 라인 쌍(BL, BLb)에 대한 감지/증폭 동작을 진행한다.
상기 센스 앰프(S/A)가 비트 라인 쌍(BL, BLb)에 대한 감지/증폭 동작을 진행함에 따라 셀 트랜지스터(M0)의 스토리지 노드(SN)는 하이 레벨 또는 로우 레벨이 된다.
상기 테스트 모드 신호(TM)가 활성화됨에 따라 상기 테스트 제어부(200)가 전원단(VPP)과 상기 구동부(100)의 전류 패스를 차단한다. 즉, 테스트 제어부(200)의 제 6 트랜지스터(M6)가 턴 오프 되므로 상기 전원단(VPP)과 상기 구동부(100)의 전류 패스가 차단된다.
상기 전원단(VPP)과 구동부(100)의 전류 패스가 차단되므로 상기 서브 워드 라인(SWL)은 플로팅 상태가 된다.
상기 서브 워드 라인(SWL)과 인접한 비트 라인 쌍(BL, BLb) 사이에 브릿지가 형성되어 있지 않다면 상기 'C' 구간 동안 상기 서브 워드 라인(SWL)의 전위 레벨 강하는 발생하지 않고, 원래의 레벨을 유지할 것이다.
한편, 상기 서브 워드 라인(SWL)과 인접한 다른 서브 워드 라인 또는 비트 라인 쌍(BL, BLb) 사이에 브릿지가 형성되어 누설 전류가 흐른다면 'C' 구간과 같이, 상기 서브 워드 라인(SWL)의 전위 레벨은 점점 낮아지게 된다.
상기 서브 워드 라인(SWL)의 전위 레벨이 낮아지면 셀 트랜지스터(M0)가 턴 오프 상태에 가까워진다. 상기 셀 트랜지스터(M0)의 턴 온 정도는 상기 서브 워드 라인(SWL)의 전위 레벨에 따라 결정된다. 상기 서브 워드 라인(SWL)의 전위 레벨 손실 량이 클수록 셀 트랜지스터(M0)의 턴 온 정도가 약해져 결국 턴 오프 상태에 가까워 지게 된다.
상기 서브 워드 라인(SWL)을 플로팅 상태로 만들고 일정시간 후 즉, 'D' 구간에 상기 비트 라인 쌍(BL, BLb)을 통해 상기 셀 트랜지스터(M0)에 기록된 데이터와 반대되는 레벨 예를 들어, 하이 레벨의 데이터를 상기 셀 트랜지스터(M0)에 기록한다.
상기 서브 워드 라인(SWL)의 전위 레벨이 낮아져 상기 셀 트랜지스터(M0)가 턴 오프 된 상태이므로 상기 하이 레벨의 데이터가 상기 셀 트랜지스터(M0)에 기록되지 못한다. 'D' 구간 동안 셀 트랜지스터(M0)의 스토리지 노드(SN)의 레벨이 원하는 레벨 즉, 하이 레벨로 상승하지 못함을 알 수 있다.
상기 반대되는 레벨의 데이터 기록을 수행한 후, 즉, 'E' 구간 동안 상기 비트 라인 쌍(BL, BLb)을 프리차지 시키고 상기 테스트 모드 신호(TM)를 비활성화시켜 테스트 모드를 종료시킨다.
상기 테스트 모드 종료 후 'F' 구간 동안 다시 액티브 명령을 입력시켜 서브 워드 라인(SWL)을 활성화시키고 센스 앰프(S/A)를 통해 상기 셀 트랜지스터(M0)에 기록된 데이터를 읽어낸다. 상기 테스트 모드가 종료되어 상기 테스트 모드 신호(TM)가 비활성화된 상태이므로 상기 서브 워드 라인(SWL)은 정상적인 레벨을 유지한다.
도 2의 'D ~ F' 구간의 셀 트랜지스터(M0)의 스토리지 노드(SN)의 레벨이 하이 레벨로 상승하지 못하였고 그에 따라 셀 트랜지스터(M0)에 기록된 데이터는 로우 레벨을 유지하고 있다.
이와 같이 셀 트랜지스터(M0)에 하이/로우 레벨의 데이터를 기록하였지만 정상적으로 기록되지 못하고 원래의 로우/하이 레벨을 유지하면 그에 해당하는 서브 워드 라인(SWL)이 브릿지로 인하여 누설전류를 발생시킴을 검출할 수 있다.
상기 이상이 발생된 서브 워드 라인(SWL)은 로우 리페어로 대체하여 반도체 메모리가 정상적으로 동작하도록 할 수 있다.
상술한 본 발명의 실시예는 서브 워드 라인(SWL)의 이상을 검출하는 것에 관한 것이나, 서브 워드 라인(SWL)을 사용하지 않고 메인 워드 라인(MWL)만을 사용하는 경우에도 동일하게 적용할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해 석되어야 한다.
도 1은 본 발명에 따른 워드 라인 구동 회로의 블록도,
도 2는 본 발명에 따른 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법을 설명하기 위한 타이밍도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 구동부 200: 테스트 제어부
S/A: 센스 앰프

Claims (19)

  1. 워드 라인 구동 신호에 응답하여 워드 라인을 활성화시키기 위한 구동부; 및
    테스트 모드 신호에 따라 상기 구동부를 제어하여 상기 워드 라인을 플로팅시키기 위한 테스트 제어부를 구비하는 워드 라인 구동 회로.
  2. 제 1 항에 있어서,
    상기 워드 라인 구동 신호는 메인 워드 라인 구동 신호와 서브 워드 라인 구동 신호 중 적어도 하나 인 것을 특징으로 하는 워드 라인 구동 회로.
  3. 제 1 항에 있어서,
    상기 구동부는
    상기 워드 라인 구동 신호에 따라 상기 워드 라인을 전원 레벨로 구동하는 드라이버를 구비하는 것을 특징으로 하는 워드 라인 구동 회로.
  4. 제 1 항에 있어서,
    상기 구동부는
    상기 서브 워드 라인 구동 신호에 따라 출력단 레벨을 상기 전원 레벨로 구동하는 제 1 드라이버, 및
    상기 메인 워드 라인 구동 신호에 따라 상기 서브 워드 라인을 상기 제 1 드 라이버의 출력단 레벨로 구동하는 제 2 드라이버를 구비하는 것을 특징으로 하는 워드 라인 구동 회로.
  5. 제 1 항에 있어서,
    상기 테스트 제어부는
    상기 테스트 모드 신호에 응답하여 상기 구동부의 전류 패스를 차단하도록 구성됨을 특징으로 하는 워드 라인 구동 회로.
  6. 제 3 항에 있어서,
    상기 테스트 제어부는
    전원단과 상기 드라이버 사이에 연결되어 상기 테스트 모드 신호에 따라 동작하는 스위칭 소자를 구비하는 것을 특징으로 하는 워드 라인 구동 회로.
  7. 제 4 항에 있어서,
    상기 테스트 제어부는
    전원단과 상기 제 1 드라이버 사이에 연결되어 상기 테스트 모드 신호에 따라 동작하는 스위칭 소자를 구비하는 것을 특징으로 하는 워드 라인 구동 회로.
  8. 워드 라인 구동 신호에 응답하여 워드 라인을 활성화시키거나, 테스트 모드 신호에 응답하여 상기 워드 라인을 플로팅(Floating)시킬 수 있는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법으로서,
    상기 워드 라인 구동 신호를 활성화시켜 상기 워드 라인을 활성화시키는 단계;
    상기 워드 라인 활성화 이후 상기 테스트 모드 신호를 활성화시켜 상기 워드 라인을 플로팅시키는 단계;
    상기 워드 라인이 플로팅된 상태에서 라이트 명령을 입력하여 메모리 셀에 소정 논리값을 갖는 데이터를 기록하는 단계; 및
    상기 데이터 기록 후 리드 명령을 입력하여 상기 메모리 셀로부터 데이터를 읽어내는 단계를 구비하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  9. 제 8 항에 있어서,
    상기 메모리 셀로부터 읽어낸 데이터 값에 따라 상기 워드 라인의 이상여부를 판단하는 단계를 더 구비하는 것을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  10. 제 9 항에 있어서,
    상기 메모리 셀로부터 읽어낸 데이터 값에 따라 상기 워드 라인의 이상여부를 판단하는 단계는
    상기 메모리 셀로부터 읽어낸 데이터 값이 상기 소정 논리값과 다른 경우 상기 워드 라인에 이상이 발생한 것으로 판단하는 단계인 것을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  11. 제 8 항에 있어서,
    상기 워드 라인을 플로팅시키는 단계는
    상기 테스트 모드 신호에 따라 상기 워드 라인의 전류 패스를 차단하여 이루어짐을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  12. 제 8 항에 있어서,
    상기 소정 논리값을 갖는 데이터를 기록하는 단계는
    상기 워드 라인 플로팅 이전에 메모리 셀에 기록된 데이터와 반대의 논리값을 갖는 데이터를 기록하는 단계인 것을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  13. 제 8 항에 있어서,
    상기 리드 명령을 입력하는 단계는
    상기 데이터 기록 후 상기 테스트 모드 신호를 비활성화시킨 후 이루어짐을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  14. 워드 라인 구동 신호에 응답하여 워드 라인을 활성화시키거나, 테스트 모드 신호에 응답하여 상기 워드 라인을 플로팅(Floating)시킬 수 있는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법으로서,
    상기 워드 라인 구동 신호를 활성화시켜 상기 워드 라인을 활성화시키고 메모리 셀에 기록된 제 1 논리값을 읽어내는 단계;
    상기 제 1 논리값을 갖는 데이터를 읽어낸 후 상기 테스트 모드 신호를 활성화시켜 상기 워드 라인을 플로팅시키는 단계;
    상기 워드 라인이 플로팅된 상태에서 상기 메모리 셀에 제 2 논리값을 갖는 데이터를 기록하는 단계; 및
    상기 제 2 논리값을 갖는 데이터 기록 후 상기 메모리 셀에 기록된 데이터를 읽어내는 단계를 구비하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  15. 제 14 항에 있어서,
    상기 제 2 논리값을 갖는 데이터 기록 후 상기 메모리 셀에서 읽어낸 데이터 값에 따라 상기 워드 라인의 이상여부를 판단하는 단계를 더 구비하는 것을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  16. 제 15 항에 있어서,
    상기 워드 라인의 이상여부를 판단하는 단계는
    상기 제 2 논리값을 갖는 데이터 기록 후 상기 메모리 셀로부터 읽어낸 데이터 값이 상기 제 2 논리값이 아닌 경우 상기 워드 라인에 이상이 발생한 것으로 판단하는 단계인 것을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스 트 방법.
  17. 제 14 항에 있어서,
    상기 워드 라인을 플로팅시키는 단계는
    상기 테스트 모드 신호에 따라 상기 워드 라인의 전류 패스를 차단하여 이루어짐을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  18. 제 14 항에 있어서,
    상기 제 1 논리값과 제 2 논리값은 서로 반대의 논리값을 갖는 것을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
  19. 제 14 항에 있어서,
    상기 제 2 논리값을 갖는 데이터 기록 후 상기 메모리 셀로부터 데이터를 읽어내는 단계에서
    상기 제 2 논리값을 갖는 데이터 기록 후 테스트 모드 신호를 비활성화시키는 단계가 더 포함되는 것을 특징으로 하는 워드 라인 구동 회로를 이용한 워드 라인 테스트 방법.
KR1020070081027A 2007-08-13 2007-08-13 워드 라인 테스트 방법 KR100902052B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070081027A KR100902052B1 (ko) 2007-08-13 2007-08-13 워드 라인 테스트 방법
US12/181,896 US7715259B2 (en) 2007-08-13 2008-07-29 Word line driving circuit and method of testing a word line using the word line driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070081027A KR100902052B1 (ko) 2007-08-13 2007-08-13 워드 라인 테스트 방법

Publications (2)

Publication Number Publication Date
KR20090016789A true KR20090016789A (ko) 2009-02-18
KR100902052B1 KR100902052B1 (ko) 2009-06-15

Family

ID=40362831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070081027A KR100902052B1 (ko) 2007-08-13 2007-08-13 워드 라인 테스트 방법

Country Status (2)

Country Link
US (1) US7715259B2 (ko)
KR (1) KR100902052B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011123951A (ja) * 2009-12-10 2011-06-23 Toshiba Corp 半導体記憶装置、及びその検査方法
KR101847183B1 (ko) 2012-02-21 2018-04-09 에스케이하이닉스 주식회사 워드라인 구동 회로
KR20210079436A (ko) 2019-12-19 2021-06-30 삼성전자주식회사 메모리 장치
US11886733B2 (en) 2020-09-28 2024-01-30 Changxin Memory Technologies, Inc. Circuit for testing a memory and test method thereof
CN114283874B (zh) * 2020-09-28 2024-02-06 长鑫存储技术有限公司 记忆体测试电路及其测试方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647546B2 (ja) * 1990-10-11 1997-08-27 シャープ株式会社 半導体記憶装置のテスト方法
JP3344926B2 (ja) * 1997-05-30 2002-11-18 富士通株式会社 ワード線多重選択可能な半導体記憶装置
JP3938229B2 (ja) 1997-10-13 2007-06-27 沖電気工業株式会社 半導体記憶装置
US6236617B1 (en) * 1999-12-10 2001-05-22 International Business Machines Corporation High performance CMOS word-line driver
US6243308B1 (en) * 2000-02-22 2001-06-05 United Microelectronics Corp. Method for testing dynamic random access memory under wafer-level-burn-in
US6396751B1 (en) * 2001-01-05 2002-05-28 Taiwan Semiconductor Manufacturing Corporation, Ltd Semiconductor device comprising a test structure
US6731551B2 (en) * 2002-07-10 2004-05-04 Micron Technology, Inc. Testing memory using a stress signal
WO2004095468A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体装置
KR100518579B1 (ko) * 2003-06-05 2005-10-04 삼성전자주식회사 반도체 장치 및 그 테스트 방법
KR100996091B1 (ko) * 2004-12-24 2010-11-22 주식회사 하이닉스반도체 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치

Also Published As

Publication number Publication date
KR100902052B1 (ko) 2009-06-15
US7715259B2 (en) 2010-05-11
US20090046526A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
US8976572B2 (en) DRAM security erase
JP2006127728A (ja) 低電圧用半導体メモリ装置
KR100902052B1 (ko) 워드 라인 테스트 방법
JP4088143B2 (ja) 不揮発性半導体記憶装置及び行線短絡不良検出方法
KR20110106108A (ko) 반도체 장치 및 그 테스트 방법
JP5166175B2 (ja) ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、及びＳＲＡＭのテスト方法
KR100854908B1 (ko) 반도체 메모리 소자의 셀 어레이 및 이의 동작 방법
WO2017147310A1 (en) Memory circuit with leakage compensation
KR100649834B1 (ko) 반도체 메모리 소자의 누설 전류 제어 장치
KR100813628B1 (ko) 타이밍에 따라서 래치 타입이 변하는 데이터 버스 감지증폭기를 포함하는 반도체 메모리 장치 및 그것의 데이터감지 방법
KR101150599B1 (ko) 반도체 메모리 장치
KR20220064404A (ko) 메모리 셀에서의 읽기 교란의 감소를 위한 전압 프로파일
US6775795B2 (en) Method and apparatus for testing an SDRAM memory used as the main memory in a personal computer
JP5564829B2 (ja) 半導体記憶装置及びその制御方法
KR100921827B1 (ko) 반도체 메모리장치 및 이의 동작 방법
JP2006323938A (ja) 半導体装置及びそのテスト方法
KR100734326B1 (ko) 이븐 또는 오드 비트라인들을 선택적으로 플로팅시키는비트라인 브릿지 검출 방법
JPH05128858A (ja) 半導体記憶装置
JP4031206B2 (ja) 半導体記憶装置
JP2011227969A (ja) 半導体集積回路及び不良ビットセル検出方法
US20230207034A1 (en) Semiconductor device and testing method for memory circuit
JP2007035171A (ja) 半導体記憶装置およびその試験方法
KR20080000842A (ko) 반도체 메모리 장치의 불량 검출 회로
KR20000022612A (ko) 컬럼 게이트를 갖는 반도체 메모리 및 컬럼 게이트의 제어 방법
KR20070024782A (ko) 반도체메모리소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee