JP2011258940A5 - - Google Patents

Claims (4)

1. 第１のトランジスタと、第２のトランジスタとを有し、
   前記第１のトランジスタは、
   第１のチャネル形成領域を有する半導体と、
   前記第１のチャネル形成領域と重なるように設けられた第１のゲート電極と、
   前記半導体と電気的に接続される第１の電極及び第２の電極と、を有し、
   前記第２のトランジスタは、
   第２のチャネル形成領域と、前記第２のチャネル形成領域と接するオフセット領域と、を有する酸化物半導体層と、
   前記酸化物半導体層と電気的に接続される第３の電極及び第４の電極と、
   前記第２のチャネル形成領域と重なるように設けられた第２のゲート電極と、を有し、
   前記第１のゲート電極と、前記第３の電極とは電気的に接続され
   前記オフセット領域は、前記第２のゲート電極、前記第３の電極及び前記第４の電極のいずれとも重ならない領域を有することを特徴とする半導体装置。
2. 請求項１において、
   前記第１のトランジスタと、前記第２のトランジスタとは重なる領域を有することを特徴とする半導体装置。
3. 請求項１または２において、
   前記第１のチャネル形成領域を有する半導体は、シリコンを有することを特徴とする半導体装置。
4. 請求項１乃至３のいずれか一において、
   前記第２のトランジスタとして、マルチゲート構造のトランジスタを有することを特徴とする半導体装置。