JP2011243670A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011243670A
JP2011243670A JP2010112829A JP2010112829A JP2011243670A JP 2011243670 A JP2011243670 A JP 2011243670A JP 2010112829 A JP2010112829 A JP 2010112829A JP 2010112829 A JP2010112829 A JP 2010112829A JP 2011243670 A JP2011243670 A JP 2011243670A
Authority
JP
Japan
Prior art keywords
forming
ion implantation
groove
mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010112829A
Other languages
English (en)
Other versions
JP5195816B2 (ja
Inventor
Masaaki Ogino
正明 荻野
Hiroki Wakimoto
博樹 脇本
Masayuki Miyazaki
正行 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010112829A priority Critical patent/JP5195816B2/ja
Priority to DE102011101457.1A priority patent/DE102011101457B4/de
Priority to CN201110136870.8A priority patent/CN102254820B/zh
Priority to US13/109,660 priority patent/US8399309B2/en
Publication of JP2011243670A publication Critical patent/JP2011243670A/ja
Application granted granted Critical
Publication of JP5195816B2 publication Critical patent/JP5195816B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

【課題】ウェハの強度が確保され、素子性能が向上できる半導体装置の製造方法を提供する。
【解決手段】ウェハ1の表面2から熱拡散層7を形成し、裏面3からアルカリ溶液による異方性エッチングで熱拡散層7に達するテーパー状の溝12を形成し、この溝12の側壁面13に溝内拡散層21を形成する。逆阻止IGBTの分離層3はこの熱拡散層7と溝内拡散層21からなり、溝内拡散層21を形成することで熱拡散層7を浅く形成できて、熱拡散時間を大幅に短縮することができる。また、溝内拡散層21を形成するイオン注入とコレクタ層22を形成するイオン注入を分けて行うことで、逆阻止IGBTの逆耐圧を確保しながらオン電圧とスイッチング損失のトレードオフ上の最適値を選択することができる。
【選択図】図4

Description

この発明は、逆阻止IGBT(IGBT:絶縁ゲート型バイポーラトランジスタ)などの半導体装置の製造方法に関する。特に、逆阻止IGBTの分離層を形成する製造方法に関する。
図18は、従来の逆阻止IGBTの製造方法であり、同図(a)〜同図(c)は工程順に示す要部製造工程断面図である。ここでは1200V耐圧の逆阻止IGBTを例に挙げる。
図18(a)において、400μm程度の厚さのシリコンウェハ91a(以下、単にウェハと称す)の表面92に開口部96を有するマスク95を被覆す。続いて、その上に不純物源(例えば、ボロンソース)を塗布し、例えば、1300℃の高温で300時間程度の長時間拡散を行う。この長時間拡散により、開口部96から不純物がウェハ91aに導入されて200μmを超える熱拡散層97が形成される。
つぎに、図18(b)において、ウェハ91aの表面92にプレーナゲート型の逆阻止IGBTの表面構造98を作りこむ。この表面構造98は、図19に示すように、pウェル層101、nエミッタ層102、ゲート絶縁膜103、ゲート電極104、層間絶縁膜105、エミッタ電極106およびポリイミドなどの表面保護膜107で構成される。尚、図19は図18(b)のE部の詳細図である。また、図18(b)では表面保護膜107は図示されていない。
つぎに、図18(c)において、表面構造98を保護するために表面構造98上をレジスト99で被覆する。続いて、ウェハ91aの裏面93aを熱拡散層97に達するように200μm程度削って薄ウェハ化されたウェハ91にする。これで、表から裏まで熱拡散層97が繋がり、逆阻止IGBTの分離層100が形成される。
また、特許文献1には、表面にp拡散層を形成し裏面にpコレクタ層を形成した後、裏面から表面のp拡散層に接するように機械的加工と化学的処理によって溝を形成し、この溝の側壁にp拡散層を形成して分離層としていることが記載されている。この場合はpコレクタ層と溝の側壁に形成されるp拡散層はそれぞれ分けて形成される。
また、特許文献2および特許文献5には、表面の拡散層に接するように裏面から分離溝を形成した後、この溝に形成されるp拡散層と裏面に形成されるpコレクタ層は同時に形成されることが記載されている。
また、特許文献3には、pコレクタ層を形成した後、このpコレクタ層に接するように溝を形成する。この溝の側壁にp拡散層を形成して分離層としていることが記載されている。この場合はコレクタ層となる薄いp層と深い溝の側壁に形成されるp層がそれぞれ分けて形成される。
また、特許文献4には、pコレクタ層を形成した後で溝を形成し、この溝から不純物を拡散して、この拡散層をpコレクタ層に繋げて分離層としていることが記載されている。この分離層はダイシングラインよりチップの内側に形成されるている。
また、特許文献6では、裏面にイオン注入を行いpコレクタ層を形成し、続いてウェハをダイシングしてチップにする。このチップを重ねてまとめその側面にイオン注入をして分離層を形成していることが記載されている。
特開2001−185727号公報(図27) 特開2006−303410号公報(図1) 特開2005−93972号公報(図2) 特開2004−336008号公報(図1) WO2009−139417(図1) 特開2009−177039号公報(図7)
図18に示す従来の製造方法では、表面92からの不純物拡散を熱拡散のみで分離層100を形成しているため、厚い分離層を形成することが難しく、素子の高耐圧化が困難である。前記したように、1200V耐圧クラスでは、ウェハ91の厚さが200μm程度になり、この厚い分離層100を形成するためには、1300℃程度の高温で、300時間程度の長時間の熱拡散が必要である。このような高温で長時間の熱拡散を行うと、高耐圧化で必要とされる高抵抗のウェハに酸素が入り込む。この酸素がドナーとなって抵抗を下げ逆阻止IGBTの耐圧を低下させるなどの不都合を生じる。
また、1回の熱処理に300時間(約2週間)程度という長時間を必要とするためスループットが非常に悪く、生産性の低下を招く。つぎに、前記の特許文献についてその課題を説明する。
特許文献1では、溝の加工は機械的加工と化学的処理で行なわれており、結晶方位を利用した異方性エッチングについては記載されていない。
特許文献2および特許文献5では、溝部のp拡散層とpコレクタ層を同時に形成するため、溝部の拡散層の不純物濃度とpコレクタ層の不純物濃度を共に最適化することはできない。例えば、溝部の拡散層の不純物濃度を最適にするとオン電圧とスイッチング損失のトレードオフが悪化する。また、pコレクタ層の不純物濃度を最適にすると耐圧の確保が困難になる。また、溝部が裏側から表面近くまで形成されているので、ウェハの機械的強度が弱く、ハンドリングで割れる場合が生じる。
特許文献3では、表面側から裏面側のpコレクタ層に達する深い溝を形成しているので、ウェハの機械的強度が弱く、ハンドリングで割れる場合が生じる。
特許文献4では、分離層の外側にダイシングラインがあるためチップが大きくなりチップコストが増大する。
特許文献6では、チップにした後、重ねてその側面にイオン注入するため、チップの表面にキズがついて素子性能の低下を招く場合がある。
さらに、特許文献1〜特許文献6には、「表面側から形成した熱拡散層に接するように裏面側からアルカリ溶液の異方性エッチングで溝を形成する。続いて、その溝の内壁に拡散層を形成し、この熱拡散層と溝内拡散層で分離層を形成する。さらに、この溝内拡散層を形成するためのイオン注入と裏面のコレクタ層を形成するためのイオン注入をそれぞれ分けて行う」ということについては記載されていない。
この発明の目的は、前記の課題を解決して、ウェハの強度が確保され、素子性能が向上でき、分離層を構成する熱拡散層を形成するときの熱拡散時間を短縮できる半導体装置の製造方法を提供することである。
前記の目的を達成するために、特許請求の範囲の請求項1に記載の発明によれば、表面の面方位が(100)面である第1導電型のシリコンウェハで<110>方向のダイシングラインとなる箇所の第1中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、前記シリコンウェハを第2主面側から減厚する工程と、減厚された前記シリコンウェハの第2主面に前記第1中心線の投影線である第2中心線を挟んで両側に均等な幅となるように開口された第2マスクを前記第2主面に形成する工程と、該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第1イオン注入を行う工程と、前記第2マスクを除去し、前記第2主面と前記溝の側壁面に亘って第2導電型の不純物で第2イオン注入を行う工程と、前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、を含む半導体装置の製造方法とする。
また、特許請求の範囲の請求項2記載の発明によれば、表面の面方位が(100)面である第1導電型のシリコンウェハで<110>方向のダイシングラインとなる箇所の第1中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、前記シリコンウェハを第2主面側から減厚する工程と、減厚された前記シリコンウェハの第2主面に第2導電型の不純物で第1イオン注入を行う工程と、前記第2主面に前記第1中心線の投影線である第2中心線を挟んで両側に均等な幅となるように開口された第2マスクを前記第2主面に形成する工程と、該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第2イオン注入を行う工程と、前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、を含む半導体装置の製造方法とする。
また、特許請求の範囲の請求項3記載の発明によれば、表面の面方位が(100)面である第1導電型のシリコンウェハで<100>方向のダイシングラインとなる箇所の中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、前記シリコンウェハを第2主面側から減厚する工程と、減厚された前記シリコンウェハの第2主面に前記第1中心線を投影し、投影された第2中心線を挟んで両側に均等な幅でとなるように開口された第2マスクを前記第2主面に形成する工程と、該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第1イオン注入を行う工程と、前記第2マスクを除去し、前記第2主面と前記溝の側壁面に亘って第2導電型の不純物で第2イオン注入を行う工程と、前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、を含むことを特徴とする半導体装置の製造方法とする。
また、特許請求の範囲の請求項4に記載の発明によれば、表面の面方位が(100)面である第1導電型のシリコンウェハで<100>方向のダイシングラインとなる箇所の第1中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、前記シリコンウェハを第2主面側から減厚する工程と、減厚された前記シリコンウェハの第2主面に第2導電型の不純物で第1イオン注入を行う工程と、前記第2主面に前記第1中心線の投影線である第2中心線を挟んで両側に均等な幅となるように開口された第2マスクを前記第2主面に形成する工程と、該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第2イオン注入を行う工程と、前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、を含むことを特徴とする半導体装置の製造方法とする。
また、特許請求の範囲の請求項5に記載の発明によれば、請求項1または2に記載の発明において、前記熱拡散層を形成した後に前記ダイシングラインとなる箇所に囲まれ前記シリコンウェハの一部である第1導電型のシリコン基板の表側の表面層に第2導電型のウェル層を形成する工程と、前記ウェル層の表面層に第1導電型のエミッタ層を形成する工程と、前記シリコン基板と前記エミッタ層に挟まれた前記ウェル層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極上と前記エミッタ電極上に渡って層間絶縁膜を形成する工程と、前記層間絶縁膜上に前記エミッタ層と前記ウェル層に電気的に接続するエミッタ電極を形成する工程と、前記エミッタ電極上に表面保護膜を形成する工程とを含む工程により表面構造を形成した後に、前記シリコン基板の裏面に前記溝拡散層と前記コレクタ層を形成する工程と、前記溝拡散層上とコレクタ層上に渡ってコレクタ電極を形成する工程と、前記ダイシングラインとなる箇所に沿って前記熱拡散層を切断してチップ化する工程と、を含む半導体装置の製造方法とする。
また、特許請求の範囲の請求項6に記載の発明によれば、請求項3または4に記載の発明において、前記熱拡散層を形成した後に前記ダイシングラインとなる箇所に囲まれ前記シリコンウェハの一部である第1導電型のシリコン基板の表側の表面層に第2導電型のウェル層を形成する工程と、前記シリコン基板の表側から前記ウェル層を貫通し前記ダイシングラインとなる箇所の方向と長手方向が平行なる開口部を有するトレンチを形成する工程と、前記ウェル層の表面層に前記トレンチの側壁に接する第1導電型のエミッタ層を形成する工程と、前記トレンチの内壁にゲート絶縁膜を形成し、続いて前記トレンチ内を充填するようにゲート電極を形成する工程と、前記ゲート電極上と前記エミッタ電極上に渡って層間絶縁膜を形成する工程と、前記層間絶縁膜上に前記エミッタ層と前記ウェル層に電気的に接続するエミッタ電極を形成する工程と、前記エミッタ電極上に表面保護膜を形成する工程とを含む工程により表面構造を形成した後に、前記シリコン基板の裏面に前記溝拡散層と前記コレクタ層を形成する工程と、前記溝拡散層上とコレクタ層上に渡ってコレクタ電極を形成する工程と、前記ダイシングラインになる箇所に沿って前記熱拡散層を切断してチップ化する工程と、を含む半導体装置の製造方法とする。
また、特許請求の範囲の請求項7に記載の発明によれば、請求項1または3に記載の発明において、前記第1イオン注入の加速電圧およびドーズ量が前記第2イオン注入の加速電圧およびドーズ量よりそれぞれ大きいとよい。
また、特許請求の範囲の請求項8に記載の発明によれば、請求項2または4に記載の発明において、前記第2イオン注入の加速電圧およびドーズ量が前記第1イオン注入の加速電圧およびドーズ量よりそれぞれ大きいとよい。
また、特許請求の範囲の請求項9に記載の発明によれば、請求項1に記載の発明において、前記第1イオン注入が、加速電圧が60keV〜180keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第2イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われるとよい。
また、特許請求の範囲の請求項10に記載の発明によれば、請求項2に記載の発明において、前記第2イオン注入が、加速電圧が60keV〜180keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第1イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われるとよい。
また、特許請求の範囲の請求項11に記載の発明によれば、請求項3に記載の発明において、前記第1イオン注入が、加速電圧が80keV〜200keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第2イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われるとよい。
また、特許請求の範囲の請求項12に記載の発明によれば、請求項4に記載の発明において、前記第2イオン注入が、加速電圧が80keV〜200keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第1イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われるとよい。
また、特許請求の範囲の請求項13に記載の発明によれば、請求項1〜4に記載の発明において、前記アニール処理が、レーザーアニールもしくは加熱炉アニールであるとよい。
また、特許請求の範囲の請求項14に記載の発明によれば、請求項1または3に記載の発明において、前記の第1イオン注入が斜めイオン注入であるとよい。
また、特許請求の範囲の請求項15に記載の発明によれば、請求項2または4に記載の発明において、前記の第2イオン注入が斜めイオン注入であるとよい。
また、特許請求の範囲の請求項16に記載の発明によれば、請求項1〜4のいずれか一項に記載の発明において、分離層が、前記熱拡散層と前記溝内拡散層からなるとよい。
また、特許請求の範囲の請求項17に記載の発明によれば、請求項1,3,7,9,11のいずれか一項に記載の発明において、前記溝をアルカリ溶液による異方性エッチングで形成する工程では、前記第2マスクの開口幅よりも前記溝の開口幅が広くなるようにエッチングされる。
この発明によれば、表面から形成される熱拡散層と裏面から形成される溝内拡散層を接続して分離層を形成することで、熱拡散層を浅く形成できて、熱拡散時間を大幅に短縮することができる。
また、溝内拡散層を形成するイオン注入とコレクタ層を形成するイオン注入を分けて行うことで、逆耐圧を確保しながらオン電圧とスイッチング損失のトレードオフ上の最適値を選択することができる。
また、ダイシングラインを<100>方向に選定して、チップ外周端が<100>方向になるようにすることで、トレンチゲートとなるトレンチ側壁面を界面準位の少ない(100)面にすることができる。この(100)面にチャネルを形成することで、電子移動度を高めることができる。その結果、IGBTの性能を高めることができる。
また、ウェハの裏面から形成する溝の方向を<100>方向にすることで、へき開方向と45°で交わる。そのため、へき開が起こり難くなり、ウェハの機械的強度を高めることができる。その結果、工程中のハンドリング時のウェハ割れやカケを減少させることができて、良品率を向上させることができる。
この発明の第1実施例の半導体装置の要部製造工程断面図である。 図1に続く、第1実施例の半導体装置の要部製造工程断面図である。 図2に続く、第1実施例の半導体装置の要部製造工程断面図である。 図3に続く、第1実施例の半導体装置の要部製造工程断面図である。 第1実施例のウェハについて説明した図であり、(a)は図1(a)のウェハの平面図、(b)は(a)の断面図、(c)は(b)のA部拡大図である。 表面構造8と耐圧構造38の説明図であり、(a)は表面構造の断面図、(b)は耐圧構造の断面図である。図1(c)のB部の詳細図である。 テーパー状の溝12が形成されたウェハ1の要部斜視図である。 イオン注入したボロンをレーザーアニールで活性化した後のプロファイル図である。 この発明の第2実施例の半導体装置の製造方法であり、(a)〜(c)は工程順に示した要部製造工程断面図である。 この発明の第3実施例の半導体装置の要部製造工程断面図である。 図10に続く、第3実施例の半導体装置の要部製造工程断面図である。 図11に続く、第3実施例の半導体装置の要部製造工程断面図である。 図12に続く、第3実施例の半導体装置の要部製造工程断面図である。 第3実施例のウェハについて説明した図であり、(a)は図10(a)のウェハの平面図、(b)は(a)の断面図、(c)は図(b)のC部拡大図である。 表面構造58と耐圧構造90およびトレンチ88の説明図であり、(a)表面構造の断面図、(b)は耐圧構造の断面図、(c)はトレンチの斜視図である。 テーパー状の溝62が形成されたウェハ51の要部斜視図である。 この発明の第4実施例の半導体装置の製造工程であり、(a)〜(c)は工程順に示した要部製造工程断面図である。 従来の逆阻止IGBTの製造方法であり、(a)〜(c)は工程順に示す要部製造工程断面図である。 図18(b)のE部の詳細図である。
実施の形態を以下の実施例で説明する。
図1〜図4は、この発明の第1実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。これはプレーナゲート構造を有する逆阻止IGBTの例である。
まず、図1(a)において、図5に示すように、(100)面でOF(Orientation Flat)25の方向が<110>方向であり、例えば400μm程度の厚さのウェハ1aを用意する。このOF25の方向はウェハ1aからチップを取り出すときのダイシングライン26の方向と一致しているため、ダイシングライン26の方向も<110>方向となる。
尚、図5(a)は図1(a)のウェハの平面図、図5(b)は図5(a)の断面図、図5(c)は図5(b)のA部拡大図である。また、一連の工程断面図は図5(c)に相当した断面図である。
つぎに、図1(b)において、ダイシングライン26となる箇所に開口部6を有するパターンを形成したマスク5を用いて、このマスク5の開口部6からボロンをイオン注入する。その後で、例えば、85μm程度の深さにボロンを熱拡散して分離層30の一部となる熱拡散層7を形成する。この熱拡散層7の深さは1200V耐圧の場合の例であるが、素子耐圧で変化する。ダイシングライン26の中心線4が開口部6の中心線4になるようにして開口部6を形成する。そうすると開口部6は中心線4を挟んで両側に均等な幅で形成される。このボロンの拡散深さは、後工程のアルカリエッチングで溝を形成したときの残膜のシリコンの厚さ(ウェハの厚さ)以上とする。ハンドリングできる残膜の厚さは6インチ以上の大きさのウェハでは50μm以上である。そのため、ボロンの拡散深さは50μm以上とする。
また、イオン注入する際のマスク5としては、例えば、熱酸化膜あるいはCVD(Chemical Vapor Deposition)法で形成した酸化膜あるいはレジストである。
また、イオン注入する際のマスク5としては、例えば、熱酸化膜あるいはCVD(Chemical Vapor Deposition)法で形成した酸化膜あるいはレジストである。
つぎに、図1(c)において、マスク5を除去し、ウェハ1aの表面2にプレーナゲート型の逆阻止IGBTの表面構造8を形成した後でこの表面構造8上にレジスト9(例えば、ネガレジスト)を塗布する。この表面構造8は図6に示すように、pウェル層31、nエミッタ層32、ゲート絶縁膜33、ゲート電極34、層間絶縁膜35、エミッタ電極36およびポリイミドなどの表面保護膜37で構成される。また拡散層38は耐圧構造8aの一部を構成する。尚、図6(a)は図1(c)のB部の詳細図、図6(b)はC部の詳細図である。また、図1(c)では表面保護膜37と拡散層38は図示していない。
つぎに、図2(d)において、ウェハ1aの裏面3aをバックグラインドし混酸によりエッチングして減厚(薄ウェハ化)し平坦な裏面3のウェハ1に仕上げる。バックグラインド後に混酸でエッチングすることでバックグラインドで生じた裏面3の加工歪が除去される。また、逆阻止IGBTはNPT(Non−Punch Through)型のIGBTであるため,ウェハ1の厚さは例えば1200V耐圧に対応できる約200μmである。素子耐圧が異なればこの厚さが変ることは当然である。
つぎに、図2(e)において、ウェハ1の裏面3を上にしてレジストを塗布する。続いて両面露光装置を用いて、熱拡散層7を形成した表面2のパターン(マスク5の開口部6)に合わせて、裏面3にそのパターンを転写する。裏面3に転写されたパターンは表面2のパターンが投影されたパターンになる。投影された裏面3のパターンでレジストをパターニングして開口部11を形成しマスク10を形成する。熱拡散層7を形成する開口部6の中心線4と裏面3に形成される開口部11の中心線4は一致するようになる。開口部11は中心線4を挟んで両側に均等な幅で形成される。また、熱拡散層7を形成する開口部6の中心線4とダイシングライン26の中心線4は一致している。つまり、図示した中心線4はダイシングライン26、開口部6および開口部11のそれぞれの中心線である。
つぎに、図2(f)において、マスク10を用いて、アルカリ溶液により異方性エッチングを行い、ウェハ1の裏面3にテーパー状の溝12を形成する。アルカリエッチング溶液として、例えばTMAH10%水溶液(TMAH:水酸化テトラメチルアンモニウム水溶液)を用いる。またエッチング時の液温は85℃程度とする。このアルカリエッチングにより(111)面をエッチストップ面としたテーパー状の側壁面13を有する溝12(V溝)が形成される。このテーパー状の溝12の側壁面13のテーパー角θ1(ウェハ1面と側壁面13が交差する箇所での鋭角をいう)は54.7°である。また、溝12の開口幅12aはサイドエッチングにより、マスク10の開口幅11より大きくなる。そのため、溝12の開口幅12aの上にはマスク60の庇65ができる。尚、溝12を掘らないウェハ1の表面2の表面構造8がアルカリエッチングされないように、マスク5にはネガレジストを用いる。このネガレジストを用いることでウェハ1に形成された表面構造8が保護される。尚、図7はテーパー状の溝12が形成されたウェハ1の要部斜視図である。溝12の側壁面13は概ね平らな面になる。また、側壁面13同士が交叉する稜線は実際は小面積の多面になり、その面方位は(111)以外の面になる。しかし、ここでは側壁面13の面方位は全て(111)として描いた。
つぎに、図3(g)において、マスク10を用いて溝12の内壁面(側壁面13と底面14)にボロン17のイオン注入16を加速電圧120keV、ドーズ量5×1014cm−2で行う。このイオン注入16は裏面3に対して垂直に行う。しかし、裏面3に対して斜めにイオン注入を行うと溝の側壁面に対するイオン注入方向が垂直方向に近づき、イオン注入の飛程を制御できるので、その後のアニール工程による欠陥回復が容易となる。
このイオン注入16の条件としては加速電圧60keV〜180keV、ドーズ量5×1013cm−2〜5×1015cm−2の範囲がよい。
加速電圧が60keV未満では、注入深さが浅すぎる。一方、180keVを超えると溝12の側壁面13が受けるダメージが大きく、アニール処理で結晶性が回復し難くなる。また、ドーズ量が5×1013cm−2未満では溝12の側壁面63に形成される溝内拡散層21の不純物濃度が低すぎて耐圧確保が困難になる。一方、5×1015cm−2を超えるとイオン注入時間が長くなることと、打ち込み面が荒れてアニール処理で結晶性が回復し難くなり逆漏れ電流が増大する。従って、加速電圧とドーズ量は素子耐圧から前記の範囲内で最適値を決定するとよい。
溝12以外はマスク10で覆われているので、溝12にのみ選択的にイオン注入16を行うことができる。図8に示すように、テーパー状の溝12(V溝)の側壁面13へのボロン17のドーズ量および注入深さは、イオン注入方向に対して垂直で平坦な面(平坦面)に打ち込まれるボロンに比べて、それぞれ低下する。尚、図8はイオン注入したボロンをレーザーアニールで活性化した後のプロファイル図である。このプロファイルは1×1015cm−2のボロンをイオン注入し、レーザーアニールで活性化した後SIMSにより測定して得られた。平坦面ではピーク濃度は表面から約0.4μmの深さで4×1019cm−3、接合深さXjは約0.85μmである。一方、V溝ではピーク濃度は表面から約0.3μmの深さで1×1019cm−3、接合深さXjは約0.7μmであり平坦面よりもそれぞれが小さくなる。しかし、V溝の場合でも逆阻止IGBTの分離層30を形成するには十分なドーズ量と深さである。このように、テーパー状の溝12においても十分な不純物濃度が確保できる。
つぎに、図3(h)において、マスク10を灰化して除去し、ウェハ1の裏面3を洗浄した後、IGBTのコレクタ層22を形成するためにウェハ1の裏面3全面にボロン19でイオン注入18を加速電圧80keV、ドーズ量1×1014cm−2で行う。このイオン注入18は裏面3に対して7°チルトした角度で行う。このイオン注入18の条件として、加速電圧40keV〜150keV、ドーズ量1×1013cm−2〜1×1015cm−2の範囲で行うのがよい。加速電圧が40keV未満では注入深さが浅すぎる。一方、150keVを超えると打ち込み面のダメージが大きくなりアニールで回復しない場合が生ずる。またドーズ量が1×1013cm−2未満ではコレクタ層22からドリフト層24への正孔の注入が低くなりオン電圧が大きくなる。一方、1×1015cm−2を超えると正孔の注入が多くなりスイッチング損失が増大する。その結果、前記の範囲を外れると、オン電圧とスイッチング損失のトレードオフが悪化する。従って、加速電圧とドーズ量は、素子のオン電圧とスイッチング損失のトレードオフから前記の範囲内で最適値を決定するとよい。
このコレクタ層22を形成するためのイオン注入18は、同時に溝12の側壁面13へも行われる。しかし先にマスク10を用いてイオン注入16を行ったときのドーズ量が支配的になる。
つぎに、図3(i)において、イオン注入16,18をしたボロン17,19を活性化するため、アニール処理を行う。アニール処理はウェハ1の裏面3にレーザー光をスキャンしながら照射するレーザーアニール20で行う。このレーザーアニール20によりボロン17,19が活性化し溝内拡散層21とコレクタ層22が形成される。このレーザーアニール20の代わりに加熱炉によるアニール処理(図示しない加熱炉アニール)を行っても良い。このアニール工程はイオン注入による結晶欠陥を回復させる効果も兼ねる。尚、ここでのレーザーアニール20の条件としてはボロン17,19の活性化およびイオン注入16,18による結晶欠陥が十分に回復できるレーザーパワーを選択する。また、図示しない加熱炉アニールでは、IGBTの表面は金属電極(エミッタ電極36)が既に形成されていることから、例えば、400℃以下でボロン17,19が活性化する条件を選べばよい。
つぎに、図4(j)において、表面2のレジスト9(ネガレジスト)は剥離液により除去する。但し、加熱炉アニールの場合はイオン注入18後に剥離液で除去する。続いて、ウェハ1の裏面3をHF(フッ酸)洗浄して自然酸化膜を除去し、裏面電極23(コレクタ電極)をスパッタで形成する。その後、メタルアニールを行い、分離層30の箇所にあるダイシングライン26に沿ってウェハ1を表面側から切断してチップ化し、逆阻止IGBTが完成する。図4(j)では表面構造8を上にして描いた。この分離層30は、表面2から熱拡散で形成された熱拡散層7と、裏面3から溝12の側壁面13に形成された溝内拡散層21からなる。
前記したように、逆阻止IGBTの分離層30を形成する際に、ウェハ1の裏面3側からマスク10を用いて溝12を掘る。続いて、そのマスク10を用いて溝12の側壁面13に高濃度の溝内拡散層21を形成するためのボロン17のイオン注入16を行う。その後、コレクタ層22を形成するためにマスク10を除去してウェハ1の裏面3全面にボロン19のイオン注入18を行いレーザーアニール20を行う。このように溝内拡散層21を形成するイオン注入16とコレクタ層22を形成するイオン注入18を分けることで、溝内拡散層21の不純物濃度を高くして逆阻止IGBTの逆阻止能力を高めることができる。また、コレクタ層22の濃度を最適値に調整することで逆阻止IGBTのオン電圧とスイッチング損失のトレードオフ上の最適値を選択することができる。このように、イオン注入16,18を2度に分けて行うプロセスは極めて有効である。
また、図3(g)で示す溝12の側壁面13へのイオン注入として、ウェハ1の裏面3に対して斜めに不純物を打ち込む斜めイオン注入16aを用いると、注入面である溝12の側壁面13に対してイオン注入の方向が垂直に近づく。そのため注入量を増やすことができる。特に、アルカリエッチング時にできるマスク10のレジストにできる庇15が大きい場合には斜めイオン注入16aが有効となる。
尚、実施例1では、溝12の形成で用いたマスク10を再度使用し、溝12の側壁面13にイオン注入16を行い、その後にマスク10を除去して全面にイオン注入18を行うが、この処理順番は実施例2のように逆にすることもできる。
図9は、この発明の第2実施例の半導体装置の製造方法であり、同図(a)〜同図(c)は工程順に示した要部製造工程断面図である。実施例1と異なる点について説明する。図1(a)から図2(d)までは、実施例1と同様の工程に製造する。
図9(a)において、図2(d)の工程の後にコレクタ層22を形成するために、加速電圧80keV、ドーズ量1×1014cm−2で行う。このイオン注入18は裏面3に対して7°チルトした角度で行う。このイオン注入18の条件として、加速電圧40keV〜150keV、ドーズ量1×1013cm−2〜1×1015cm−2でボロン19の範囲で裏面3全面に行うとよい。
つぎに、図9(b)において、レジストを裏面3全面に塗布する。続いて、両面露光装置を用いて、表裏の位置合わせを行ってダイシングライン26に対応する箇所のレジストを開口してマスク10を形成する。このマスク10を用いて、アルカリエッチングによりテーパー状の溝12を形成する。この表裏の位置合わせは、表面2の熱拡散層7の形成で用いたマスク5の開口部6の中心線4と裏面3の溝12を形成するマスク10の開口部11の中心線4を一致させるようにして行う。
つぎに、図9(c)において、マスク10を用いて溝12内にボロン17のイオン注入16を行う。イオン注入条件は、加速電圧60keV〜180keV、ドーズ量5×1013cm−2〜5×1015cm−2である。その後の工程は実施例1と同じように、マスク10を除去し、ボロン17,19の活性化アニール(レーザーアニール20)を行い、裏面電極23を形成する。このようにしても十分な逆耐圧をもつ逆阻止IGBTを得ることが出来る。尚、前記の溝12の側壁面13へのイオン注入16ではアルカリエッチングで出来た庇15の下は影になるので斜めイオン注入16aが有効になる。
実施例1および実施例2では、ウェハ1の裏面3から溝12を形成することで熱拡散層7を形成するための熱拡散時間を大幅に短縮できる。また、コレクタ層22の不純物濃度と溝内拡散層21の不純物濃度を独立して決められるので、それぞれ最適な濃度にすることができる。
しかし、実施例1および実施例2では溝12の方向がへき開の方向(<110>方向)であるため、ウェハ1の強度が低下して、ハンドリング時に割れやカケが発生する場合が生じる。また、トレンチゲート素子(例えば、トレンチゲート型逆阻止IGBTなど)は界面準位が少ない(100)面をトレンチ面として利用できないので製作できない。
つぎに、ウェハ1の強度が確保できて、トレンチゲート素子が製作できる方法について説明する。
図10〜図13は、この発明の第3実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。これはトレンチゲート構造を有する逆阻止IGBTの例である。
図10(a)において、図14に示すような、(100)面でOF75の方向が<100>方向であり、例えば400μm程度の厚さのウェハ51aを用意する。この結晶方位を選定したのはIGBTのゲート構造をトレンチゲート化した際に、トレンチの長手方向をOF75の方向と垂直または平行に形成できるようにするためである。この方向(方位)を選定することで、チャネルを形成する面を界面準位が少ない(100)面にできる。この(100)面では電子の移動度を大きくできて、チャネル抵抗を減少させることができる。また、このOF75の方向はウェハ51aからチップを取り出すときのダイシングライン76と一致するため、ダイシングライン76の方向も<100>方向となる。また、(100)面のウェハ51aでは<100>方向のOF75に直角・平行な方向に垂直な面方位は全て(100)面と等価な面となる。また、<100>方向のダイシングライン76の方向は、<110>方向のへき開方向77とは45°(図14のθ3)で交叉する。そのため、ウェハ51aは割れ難くくなり機械的強度が大きくなる。この図14(a)は図10(a)のウェハの平面図、図14(b)は図14(a)の断面図、図14(c)は図14(b)のC部拡大図である。また断面工程図は図14(c)に相当した断面図である。
つぎに、図10(b)に示すように、ダイシングライン76の中心線4が開口部56の中心線54になるようにして開口部56を形成する。そうすると開口部56は中心線54を挟んで両側に均等な幅で形成される。この開口部56を有するパターンを形成したマスク55用いて、ボロンをイオン注入する。その後で、例えば、85μm程度の深さにボロンを熱拡散して分離層80の一部となる熱拡散層57を形成する。この熱拡散層57の深さは1200V耐圧の場合の例であるが、素子耐圧で変化する。このボロンの拡散深さは、後工程のアルカリエッチングで溝62を形成したときの残膜のシリコンの厚さ(ウェハの厚さ)となる。この残膜の厚さはウェハが割れずにハンドリングできる厚さ以上とする。ハンドリングできる残膜の厚さは6インチ以上の大きいさのウェハでは50μm以上である。そのため、ボロンの拡散深さは50μm以上とする。また、イオン注入する際のマスク55としては酸化膜あるいはレジストである。酸化膜としては、例えば、CVD膜でもよい。尚、図5ではウェハ1aのへき開方向27と溝12の方向が同一であるため、溝12を掘ることでウェハ1aの強度が低下する。一方、図14ではへき開方向77と溝62の方向(ダイシングラインの方向)が交叉する角度θ2が45°をなしているため、ウェハ51aの強度は確保される。
つぎに、図10(c)において、マスク55を除去し、トレンチゲート型IGBT素子の表面構造58を形成し、その上にレジスト59を塗布する。この表面構造58は、図15(a)に示すように、pウェル層81、nエミッタ層82、トレンチ88に形成されるゲート絶縁膜83、トレンチ88を充填するゲート電極84、層間絶縁膜85、エミッタ電極86およびポリイミドなどの表面保護膜87で構成される。また拡散層90は耐圧構造89の一部を構成する。尚、図15(a)は図10(c)のE部の詳細図、図15(b)はF部の詳細図,図15(c)はトレンチの斜視図である。また、図10(c)では表面保護膜87と拡散層90は図示していない。
但し、図10(c)では表面保護膜87は図示されていない。ウェハ51aのOF75を<100>方向として、この方向にトレンチ88の長手方向を垂直または平行に形成することで、ゲートとなるトレンチ88の側壁面88aは(100)面になる。トレンチ88の側壁面88a、すなわちチャネル89が形成される面が図15(c)に示すように界面準位の少ない(100)面となり、チャネル89を移動する電子の移動度を大きくできる。その結果、チャネル抵抗を小さくできて逆阻止IGBTのオン電圧を小さくすることができる。
つぎに、図11(d)において、ウェハ51aの裏面53aをバックグラインドし混酸によりエッチングして減厚(薄ウェハ化)し平坦な裏面53のウェハ51に仕上げる。混酸でエッチングすることでバックグラインドで生じた裏面53の加工歪が除去される。逆阻止IGBTはNPT型のIGBTであるため,ウェハ51の厚さは例えば1200V耐圧に対応できる厚さとし約200μmである。素子耐圧が異なればこの厚さが変ることは当然である。
つぎに、図11(e)において、ウェハ51の裏面3を上にしてレジストを塗布する。続いて両面露光装置を用いて、熱拡散層57を形成した表面52のパターン(マスク55の開口部56)に合わせて、裏面53にそのパターンを転写する。裏面53に転写されたパターンは表面52のパターンが投影されたパターンになる。投影された裏面53のパターンでレジストをパターニングして開口部61を形成しマスク60を形成する。熱拡散層57を形成する開口部56の中心線54と裏面53に形成される開口部61の中心線54は一致するようになる。開口部61は中心線54を挟んで両側に均等な幅で形成される。また、熱拡散層57を形成する開口部56の中心線54とダイシングライン76の中心線54は一致している。つまり、図示した中心線54はダイシングライン76、開口部56および開口部61のそれぞれの中心線である。
つぎに、図11(f)において、マスク60を用い、アルカリ溶液による異方性エッチングを行うことで、テーパー状の溝62をウェハ51に形成する。アルカリエッチング溶液としては、例えば、TMAH10%水溶液を用いて液温85℃でエッチングする。アルカリエッチングでは通常(111)面をエッチストップ面としたテーパー状の溝62が得られる。ウェハ51の面方位とエッチングマスクの向きの関係によりここでは溝62の側壁面63のテーパー角θ2は約47°〜52°程度になる。また、溝62の開口幅62aはサイドエッチングにより、マスク60の開口幅61より大きくなる。そのため、溝62の開口幅62aの上にはマスク60の庇65ができる。また、図16に示すように、溝62の側壁面63は(111)面が交叉するように形成されて溝62の側壁面63には微小なμmオーダーの凹凸が生じる。そのため、実施例1の場合よりイオン注入時の加速電圧を多少大きくする必要がある。
つぎに、図12(g)において、溝内拡散層71を形成するために、前記のマスク60を用いて溝62の側壁面63にボロン67のイオン注入66を加速電圧150keV、ドーズ量5×1014cm−2で行う。このイオン注入66は裏面3に垂直に行う。斜めイオン注入を用いる方が良い。イオン注入の飛程を制御できるので、その後のアニール工程による欠陥回復が容易となる。
このイオン注入66の条件として、加速電圧が80keV〜200keV、ドーズ量が5×1013cm−2〜5×1015cm−2の範囲で行うとよい。このイオン注入66は裏面53に対して垂直に行う。加速電圧が80keV未満では、注入深さが浅すぎる。一方、200keVを超えると溝62の側壁面63が受けるダメージが大きく、アニール処理で結晶性が回復し難くなる。また、ドーズ量が5×1013cm−2未満では溝62の側壁面63に形成される溝内拡散層71の不純物濃度が低すぎて耐圧確保が困難になる。一方、5×1015cm−2を超えるとイオン注入時間が長くなることと、打ち込み面が荒れてアニール処理で結晶性が回復し難くなり逆漏れ電流が増大する。従って、加速電圧とドーズ量は素子耐圧から前記の範囲内で最適値を決定するとよい。
この工程では溝62にのみ選択的にイオン注入66を行うことができる。テーパー状の溝62の側壁面63へイオン注入されたボロン67のドーズ量および注入深さは、イオン注入方向に対して垂直の平坦な面にイオン注入された場合に比べてそれぞれ低下する。しかし、高い加速電圧でイオン注入することで溝62の側壁面63が斜めで凹凸があってもボロン67を十分なドーズ量および注入深さでイオン注入することができる。尚、溝62の側壁面63に凹凸が出来ているので、イオン注入66の加速電圧は実施例1の場合より多少高くしている。
つぎに、図12(h)において、マスク60を灰化して除去し、ウェハ51の裏面53を洗浄する。続いて、コレクタ層72を形成するために、ウェハ51の裏面53全面にボロン69のイオン注入68を加速電圧80keV、ドーズ量1×1014cm−2で行う。このイオン注入68は裏面53に対して7°チルトした角度で行う。このイオン注入68の条件として、加速電圧40keV〜150keV、ドーズ量1×1013cm−2〜1×1015cm−2の範囲で行うとよい。加速電圧が40keV未満では注入深さが浅すぎる。一方、150keVを超えると打ち込み面のダメージが大きくなりアニールで回復しない場合が生ずる。またドーズ量が1×1013cm−2未満ではコレクタ層72からドリフト層74への正孔の注入が低くなりオン電圧が高くなる。一方、1×1015cm−2を超える正孔の注入が多くなりスイッチング損失が増大する。その結果、前記の範囲から外れると、オン電圧とスイッチング損失のトレードオフが悪化する。従って、加速電圧とドーズ量は、素子のオン電圧とスイッチング損失のトレードオフから前記の範囲内で決定するとよい。
また、コレクタ層72と溝62の側壁面63に同時にイオン注入68が行われることになるが、先にイオン注入66を行ったときのドーズ量が支配的なドーズ量となる。
つぎに、図12(i)において、イオン注入したボロン67,69を活性化するため、アニール処理を行い溝内拡散層71とコレクタ層72を形成する。ここでアニール処理はウェハ51の裏面53にレーザー光をスキャンしながら照射するレーザーアニール70で行う。しかし、図示しない加熱炉によるアニール処理を行っても良い。このアニール工程はイオン注入による結晶欠陥を回復させる効果も兼ねる。尚、ここでのレーザーアニール70の条件としてはボロン67,69の活性化およびイオン注入による結晶欠陥が十分に回復できるレーザーパワーを選択する。また加熱炉でのアニール処理では、逆阻止IGBTの表面構造58には金属電極(エミッタ電極86)が既に形成されていることから、例えば、400℃以下でボロン67,69が活性化する条件を選べばよい。
つぎに、図13(j)において、表面52のレジスト59(ネガレジスト)は剥離液により除去する。但し、加熱炉アニールの場合はイオン注入68後に剥離液で除去する。続いて、ウェハ51の裏面53をHF(フッ酸)洗浄して自然酸化膜を除去し、図示しない裏面電極73(コレクタ電極)をスパッタで形成する。その後、メタルアニールを行い、分離層80の箇所にあるダイシングライン76に沿ってウェハ51を切断してチップ化し、逆阻止IGBTが完成する。図13(j)では表面構造58を上にして描いた。分離層80は、表面52から熱拡散で形成された熱拡散層57と、この熱拡散層57に繋がる裏面53から溝62の側壁面63へのイオン注入66,68とレーザーアニール70で形成された溝内拡散層71からなる。
前記したように、逆阻止IGBTの分離層80を形成する際に、ウェハ51の裏面53側からレジスト60をマスクとして溝62を掘る。続いて、そのレジスト60をマスクとして溝62の側壁面63に高濃度の溝内拡散層71を形成するためのボロン67のイオン注入66を行う。その後、コレクタ層72を形成するためにレジスト60を除去してウェハ51の裏面53の全面にボロン69のイオン注入68を行う。続いて、レーザーアニール70を行うことで、熱拡散層57と溝内拡散層71からなる分離層80を形成する。溝内拡散層71を形成するイオン注入66とコレクタ層72を形成するイオン注入68を分けることで、溝内拡散層71の不純物濃度を高くして逆阻止IGBTの逆阻止能力を確保できる。また、コレクタ層72の濃度を最適値に調整することで逆阻止IGBTのオン電圧とスイッチング損失のトレードオフ上の最適値を選択することができる。このように、イオン注入66,68を2度に分けて行うプロセスは極めて有効である。
また、溝62の側壁面63が凹凸であっても、イオン注入66の加速電圧を上げることで十分に溝62の側壁面63に高濃度の不純物層が形成される。その結果、逆阻止IGBTの逆阻止能力を高めることができる。
また、溝62の側壁面63へのイオン注入に斜めイオン注入66aを用いると注入面に対してイオン注入方向が垂直に近づくので注入量を増やすことができる。特に、アルカリエッチング時にマスク60のレジストにできる庇65が大きい場合には有効である。
また、ウェハ51の面方位を(100)面とし、OF75を<100>方向とすることで、トレンチゲート化できて逆阻止IGBTの性能を向上することができる。
さらに、OF75を<100>方向とすることで、ウェハ51の機械的強度を高めることができて、ハンドリング時の割れやカケを防止できる。
尚、実施例3では、溝62の形成で用いたマスク60を再度使用し、溝62の側壁面63にイオン注入66を行い、その後にマスク60を除去して全面にイオン注入68を行うが、この処理順番は実施例4のように逆にすることもできる。
図17は、この発明の第4実施例の半導体装置の製造工程であり、同図(a)〜同図(c)は工程順に示した要部製造工程断面図である。実施例3と異なる点について説明する。図10(a)から図11(d)までは、実施例1と同様の工程に製造する。
図17(a)において、図11(d)の工程の後に、コレクタ層72を形成するために、加速電圧80keV、ドーズ量1×1014cm−2で行う。このイオン注入68は裏面53に対して7°チルトした角度で行う。このイオン注入68の条件として、加速電圧40〜150keV、ドーズ量1×1013cm−2〜1×1015cm−2の範囲で裏面53全面に行うとよい。
つぎに、図17(b)において、レジストを裏面3全面に塗布する。続いて、表裏の位置合わせを行ってダイシングライン76に対応する箇所のレジストを開口してマスク60を形成する。このマスク60を用いて、アルカリエッチングによりテーパー状の溝62を形成する。この表裏の位置合わせは、両面露光装置を用いて、表面52の熱拡散層57の形成で用いたマスク55の開口部56の中心線54と裏面53の溝62を形成するマスク60の開口部61の中心線54を一致させるようにする。
つぎに、図17(c)において、マスク60を用いて溝62内にボロン67のイオン注入66を加速電圧150keV、ドーズ量5×1014cm−2で行う。このイオン注入66は裏面53に垂直に行う。斜めイオン注入を用いる方が良い。イオン注入の飛程を制御できるので、その後のアニール工程による欠陥回復が容易となる。このイオン注入66の条件として、加速電圧80keV〜200keV、ドーズ量5×1013cm−2〜5×1015cm−2の範囲で行うとよい。その後の工程は実施例3と同じように、マスク60を除去し、ボロン67,69の活性化アニール(レーザーアニール70)を行い、裏面電極73を形成する。このようにしても十分な逆耐圧をもつ逆阻止IGBTを得ることが出来る。尚、前記の溝62の側壁面63へのイオン注入66ではアルカリエッチングで出来た庇65の下は影になるので斜めイオン注入66aが有効になる。このようにして十分な逆耐圧をもつ逆阻止IGBTを得ることが出来る。
尚、前記の実施例1および実施例3では、イオン注入18,68が裏面3,53の全域に行われるので、マスク10,60の庇15,65がある場合でも裏面3,53全域にイオン注入18,68が行われる。そのため、溝内拡散層21,71とコレクタ層22,71は繋がって形成される。一方、実施例2および実施例4では、裏面3,53の全面にイオン注入18,68した後、マスク10,60で溝を形成し、そのマスク10,60を用いて溝12,62にイオン注入16,66を行うため、庇15,65の下の溝12,62の側壁面13,63の上端部にはイオン注入16,66されない箇所が発生する虞がある。そうすると、溝内拡散層21,71とコレクタ層2,72が繋がらなくなり、その箇所で耐圧低下を引き起こす。そのため、実施例1および実施例3の製造方法の方が実施例2および実施例4の製造方法より好ましい。
1,51 ウェハ(研削後)
1a,51a ウェハ(研削前)
2,52 表面
3,53 裏面
4,54 中心線
5,10,55,60 マスク
6,11,56,61 開口部(マスク5,10,55,60)
7,57 熱拡散層
8,58 表面構造
9,59 レジスト(ネガレジスト)
12,62 溝(テーパー状)
13,63 側壁面
14,64 底部
15,65 庇
16,66 イオン注入(溝部)
16a,66a 斜めイオン注入(溝部)
17,67 ボロン(溝部)
18,68 イオン注入(全面)
19,69 ボロン(全面)
20,70 レーザーアニール
21,71 溝内拡散層
22,72 コレクタ層
23,73 裏面電極
24,74 ドリフト層
25,73 OF
26,76 ダイシングライン
27,77 へき開方向
30,80 分離層
31,81 pウェル層
32,82 nエミッタ層
33,83 ゲート絶縁膜
34,84 ゲート電極
35,85 層間絶縁膜
36,86 エミッタ電極
37,87 表面保護膜
38,90 耐圧構造
38a,91 拡散層
88 トレンチ
88a 側壁面(トレンチ88)
89 チャネル

Claims (17)

  1. 表面の面方位が(100)面である第1導電型のシリコンウェハで<110>方向のダイシングラインとなる箇所の第1中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、
    前記シリコンウェハを第2主面側から減厚する工程と、
    減厚された前記シリコンウェハの第2主面に前記第1中心線の投影線である第2中心線を挟んで両側に均等な幅となるように開口された第2マスクを前記第2主面に形成する工程と、
    該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、
    前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第1イオン注入を行う工程と、
    前記第2マスクを除去し、前記第2主面と前記溝の側壁面に亘って第2導電型の不純物で第2イオン注入を行う工程と、
    前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 表面の面方位が(100)面である第1導電型のシリコンウェハで<110>方向のダイシングラインとなる箇所の第1中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、
    前記シリコンウェハを第2主面側から減厚する工程と、
    減厚された前記シリコンウェハの第2主面に第2導電型の不純物で第1イオン注入を行う工程と、
    前記第2主面に前記第1中心線の投影線である第2中心線を挟んで両側に均等な幅となるように開口された第2マスクを前記第2主面に形成する工程と、
    該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、
    前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第2イオン注入を行う工程と、
    前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  3. 表面の面方位が(100)面である第1導電型のシリコンウェハで<100>方向のダイシングラインとなる箇所の中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、
    前記シリコンウェハを第2主面側から減厚する工程と、
    減厚された前記シリコンウェハの第2主面に前記第1中心線を投影し、投影された第2中心線を挟んで両側に均等な幅でとなるように開口された第2マスクを前記第2主面に形成する工程と、
    該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、
    前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第1イオン注入を行う工程と、
    前記第2マスクを除去し、前記第2主面と前記溝の側壁面に亘って第2導電型の不純物で第2イオン注入を行う工程と、
    前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 表面の面方位が(100)面である第1導電型のシリコンウェハで<100>方向のダイシングラインとなる箇所の第1中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、
    前記シリコンウェハを第2主面側から減厚する工程と、
    減厚された前記シリコンウェハの第2主面に第2導電型の不純物で第1イオン注入を行う工程と、
    前記第2主面に前記第1中心線の投影線である第2中心線を挟んで両側に均等な幅となるように開口された第2マスクを前記第2主面に形成する工程と、
    該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、
    前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第2イオン注入を行う工程と、
    前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記熱拡散層を形成した後に前記ダイシングラインとなる箇所に囲まれ前記シリコンウェハの一部である第1導電型のシリコン基板の表側の表面層に第2導電型のウェル層を形成する工程と、
    前記ウェル層の表面層に第1導電型のエミッタ層を形成する工程と、
    前記シリコン基板と前記エミッタ層に挟まれた前記ウェル層上にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ゲート電極上と前記エミッタ電極上に渡って層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に前記エミッタ層と前記ウェル層に電気的に接続するエミッタ電極を形成する工程と、
    前記エミッタ電極上に表面保護膜を形成する工程とを含む工程により表面構造を形成した後に、
    前記シリコン基板の裏面に前記溝拡散層と前記コレクタ層を形成する工程と、
    前記溝拡散層上とコレクタ層上に渡ってコレクタ電極を形成する工程と、
    前記ダイシングラインとなる箇所に沿って前記熱拡散層を切断してチップ化する工程と、
    を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  6. 前記熱拡散層を形成した後に前記ダイシングラインとなる箇所に囲まれ前記シリコンウェハの一部である第1導電型のシリコン基板の表側の表面層に第2導電型のウェル層を形成する工程と、
    前記シリコン基板の表側から前記ウェル層を貫通し前記ダイシングラインとなる箇所の方向と長手方向が平行なる開口部を有するトレンチを形成する工程と、
    前記ウェル層の表面層に前記トレンチの側壁に接する第1導電型のエミッタ層を形成する工程と、
    前記トレンチの内壁にゲート絶縁膜を形成し、続いて前記トレンチ内を充填するようにゲート電極を形成する工程と、
    前記ゲート電極上と前記エミッタ電極上に渡って層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に前記エミッタ層と前記ウェル層に電気的に接続するエミッタ電極を形成する工程と、
    前記エミッタ電極上に表面保護膜を形成する工程とを含む工程により表面構造を形成した後に、
    前記シリコン基板の裏面に前記溝拡散層と前記コレクタ層を形成する工程と、
    前記溝拡散層上とコレクタ層上に渡ってコレクタ電極を形成する工程と、
    前記ダイシングラインになる箇所に沿って前記熱拡散層を切断してチップ化する工程と、
    を含むことを特徴とする請求項3または4に記載の半導体装置の製造方法。
  7. 前記第1イオン注入の加速電圧およびドーズ量が前記第2イオン注入の加速電圧およびドーズ量よりそれぞれ大きいことを特徴とする請求項1または3に記載の半導体装置の製造方法。
  8. 前記第2イオン注入の加速電圧およびドーズ量が前記第1イオン注入の加速電圧およびドーズ量よりそれぞれ大きいことを特徴とする請求項2または4に記載の半導体装置の製造方法。
  9. 前記第1イオン注入が、加速電圧が60keV〜180keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第2イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われることを特徴とする請求項1に記載の半導体装置の製造方法。
  10. 前記第2イオン注入が、加速電圧が60keV〜180keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第1イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われることを特徴とする請求項2または4に記載の半導体装置の製造方法。
  11. 前記第1イオン注入が、加速電圧が80keV〜200keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第2イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われることを特徴とする請求項3に記載の半導体装置の製造方法。
  12. 前記第2イオン注入が、加速電圧が80keV〜200keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第1イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われることを特徴とする請求項4に記載の半導体装置の製造方法。
  13. 前記アニール処理が、レーザーアニールもしくは加熱炉アニールであることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
  14. 前記の第1イオン注入が前記第2主面に対して斜めにイオン注入することを特徴とする請求項1または3に記載の半導体装置の製造方法。
  15. 前記の第2イオン注入が前記第2主面に対して斜めにイオン注入することを特徴とする請求項2または4に記載の半導体装置の製造方法。
  16. 分離層が、前記熱拡散層と前記溝内拡散層からなることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
  17. 前記溝をアルカリ溶液による異方性エッチングで形成する工程では、前記第2マスクの開口幅よりも前記溝の開口幅が広くなるようにエッチングすることを特徴とする請求項1,3,7,9,11のいずれか一項に記載の半導体装置の製造方法。
JP2010112829A 2010-05-17 2010-05-17 半導体装置の製造方法 Active JP5195816B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010112829A JP5195816B2 (ja) 2010-05-17 2010-05-17 半導体装置の製造方法
DE102011101457.1A DE102011101457B4 (de) 2010-05-17 2011-05-13 Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere eines IGBTs
CN201110136870.8A CN102254820B (zh) 2010-05-17 2011-05-16 半导体器件的制造方法
US13/109,660 US8399309B2 (en) 2010-05-17 2011-05-17 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010112829A JP5195816B2 (ja) 2010-05-17 2010-05-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011243670A true JP2011243670A (ja) 2011-12-01
JP5195816B2 JP5195816B2 (ja) 2013-05-15

Family

ID=44859907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010112829A Active JP5195816B2 (ja) 2010-05-17 2010-05-17 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8399309B2 (ja)
JP (1) JP5195816B2 (ja)
CN (1) CN102254820B (ja)
DE (1) DE102011101457B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115404A (ja) * 2011-12-01 2013-06-10 Fuji Electric Co Ltd 半導体装置の製造方法
US9136125B2 (en) 2012-03-23 2015-09-15 Kabushiki Kaisha Toshiba Substrate of semiconductor device, for gettering metallic impurity
JP2019087689A (ja) * 2017-11-09 2019-06-06 株式会社豊田中央研究所 窒化物半導体装置とその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2086012A1 (en) * 2007-12-19 2009-08-05 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
WO2012124190A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
EP2782121B1 (en) * 2011-11-15 2021-01-06 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102983160A (zh) * 2012-12-26 2013-03-20 无锡凤凰半导体科技有限公司 绝缘栅双极型晶体管
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106711036A (zh) * 2015-11-12 2017-05-24 上海联星电子有限公司 逆阻型igbt芯片及其制作方法
US9741570B1 (en) 2016-07-29 2017-08-22 Infineon Technologies Austria Ag Method of manufacturing a reverse-blocking IGBT
JP6879617B2 (ja) * 2017-03-01 2021-06-02 住友電工デバイス・イノベーション株式会社 受光素子の製造方法
US10700012B2 (en) 2017-04-14 2020-06-30 Qualcomm Incorporated Porous silicon dicing
CN108933164A (zh) * 2017-05-25 2018-12-04 程德明 激光造型大功率半导体器件芯片
CN108122755B (zh) * 2017-12-21 2020-10-13 杭州赛晶电子有限公司 切槽蚀刻锥形正台面硅芯及硅二极管的制备方法
CN118039475A (zh) * 2022-11-08 2024-05-14 无锡华润上华科技有限公司 绝缘栅双极型晶体管的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303410A (ja) * 2005-03-25 2006-11-02 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
WO2009139417A1 (ja) * 2008-05-13 2009-11-19 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734474B2 (ja) * 1988-03-03 1995-04-12 富士電機株式会社 伝導度変調型mosfetの製造方法
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法
JP4696337B2 (ja) * 1999-10-15 2011-06-08 富士電機システムズ株式会社 半導体装置
JP4747260B2 (ja) * 2003-04-16 2011-08-17 富士電機株式会社 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
JP4292964B2 (ja) 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置
JP4982948B2 (ja) 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5358960B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303410A (ja) * 2005-03-25 2006-11-02 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
WO2009139417A1 (ja) * 2008-05-13 2009-11-19 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115404A (ja) * 2011-12-01 2013-06-10 Fuji Electric Co Ltd 半導体装置の製造方法
US9136125B2 (en) 2012-03-23 2015-09-15 Kabushiki Kaisha Toshiba Substrate of semiconductor device, for gettering metallic impurity
JP2019087689A (ja) * 2017-11-09 2019-06-06 株式会社豊田中央研究所 窒化物半導体装置とその製造方法

Also Published As

Publication number Publication date
CN102254820B (zh) 2015-04-01
CN102254820A (zh) 2011-11-23
DE102011101457B4 (de) 2015-06-11
DE102011101457A1 (de) 2011-11-17
US8399309B2 (en) 2013-03-19
JP5195816B2 (ja) 2013-05-15
US20110281406A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
JP5195816B2 (ja) 半導体装置の製造方法
US8507327B2 (en) Semiconductor device manufacturing method thereof
US6917085B2 (en) Semiconductor transistor using L-shaped spacer
US6020246A (en) Forming a self-aligned epitaxial base bipolar transistor
US7737531B2 (en) Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same
JP5767869B2 (ja) 半導体装置の製造方法
US8501549B2 (en) Method of manufacturing a reverse blocking insulated gate bipolar transistor
TWI701835B (zh) 高電子遷移率電晶體
JP2011222660A (ja) 半導体装置の製造方法
JP2003017693A (ja) 半導体素子のトランジスタ及びその製造方法
JP6958732B2 (ja) 半導体装置の製造方法
JP5549532B2 (ja) 半導体装置の製造方法
WO2019109829A1 (zh) 绝缘栅双极型晶体管及其制造方法
US20160005843A1 (en) Semiconductor device and manufacturing method thereof
CN211350662U (zh) 功率器件
JP3921764B2 (ja) 半導体装置の製造方法
JP2013125877A (ja) パワー半導体装置およびその製造方法
JP4561114B2 (ja) 半導体装置の製造方法
KR101044385B1 (ko) 반도체 소자의 제조방법
JP2004103764A (ja) 半導体装置の製造方法
CN108054205B (zh) 射频三极管及其制作方法
KR101916936B1 (ko) 전력 반도체 소자의 제조방법
JP2024068391A (ja) 半導体装置の製造方法
JPH0574928A (ja) 半導体装置の製造法
CN110890417A (zh) 电子器件及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5195816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250