JP2011243670A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011243670A JP2011243670A JP2010112829A JP2010112829A JP2011243670A JP 2011243670 A JP2011243670 A JP 2011243670A JP 2010112829 A JP2010112829 A JP 2010112829A JP 2010112829 A JP2010112829 A JP 2010112829A JP 2011243670 A JP2011243670 A JP 2011243670A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- ion implantation
- groove
- mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000005468 ion implantation Methods 0.000 claims abstract description 156
- 238000009792 diffusion process Methods 0.000 claims abstract description 132
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000000926 separation method Methods 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 225
- 230000001133 acceleration Effects 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 229910052796 boron Inorganic materials 0.000 claims description 45
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 41
- 238000000137 annealing Methods 0.000 claims description 38
- 238000005224 laser annealing Methods 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000003213 activating effect Effects 0.000 claims description 11
- 239000012670 alkaline solution Substances 0.000 claims description 10
- 239000002344 surface layer Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000004093 laser heating Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 34
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 239000003513 alkali Substances 0.000 abstract description 12
- 238000002513 implantation Methods 0.000 description 16
- ZOXJGFHDIHLPTG-LZFNBGRKSA-N boron-17 Chemical compound [17B] ZOXJGFHDIHLPTG-LZFNBGRKSA-N 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000003776 cleavage reaction Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000007017 scission Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
【解決手段】ウェハ1の表面2から熱拡散層7を形成し、裏面3からアルカリ溶液による異方性エッチングで熱拡散層7に達するテーパー状の溝12を形成し、この溝12の側壁面13に溝内拡散層21を形成する。逆阻止IGBTの分離層3はこの熱拡散層7と溝内拡散層21からなり、溝内拡散層21を形成することで熱拡散層7を浅く形成できて、熱拡散時間を大幅に短縮することができる。また、溝内拡散層21を形成するイオン注入とコレクタ層22を形成するイオン注入を分けて行うことで、逆阻止IGBTの逆耐圧を確保しながらオン電圧とスイッチング損失のトレードオフ上の最適値を選択することができる。
【選択図】図4
Description
特許文献2および特許文献5では、溝部のp拡散層とpコレクタ層を同時に形成するため、溝部の拡散層の不純物濃度とpコレクタ層の不純物濃度を共に最適化することはできない。例えば、溝部の拡散層の不純物濃度を最適にするとオン電圧とスイッチング損失のトレードオフが悪化する。また、pコレクタ層の不純物濃度を最適にすると耐圧の確保が困難になる。また、溝部が裏側から表面近くまで形成されているので、ウェハの機械的強度が弱く、ハンドリングで割れる場合が生じる。
特許文献4では、分離層の外側にダイシングラインがあるためチップが大きくなりチップコストが増大する。
さらに、特許文献1〜特許文献6には、「表面側から形成した熱拡散層に接するように裏面側からアルカリ溶液の異方性エッチングで溝を形成する。続いて、その溝の内壁に拡散層を形成し、この熱拡散層と溝内拡散層で分離層を形成する。さらに、この溝内拡散層を形成するためのイオン注入と裏面のコレクタ層を形成するためのイオン注入をそれぞれ分けて行う」ということについては記載されていない。
また、特許請求の範囲の請求項15に記載の発明によれば、請求項2または4に記載の発明において、前記の第2イオン注入が斜めイオン注入であるとよい。
また、特許請求の範囲の請求項17に記載の発明によれば、請求項1,3,7,9,11のいずれか一項に記載の発明において、前記溝をアルカリ溶液による異方性エッチングで形成する工程では、前記第2マスクの開口幅よりも前記溝の開口幅が広くなるようにエッチングされる。
このイオン注入16の条件としては加速電圧60keV〜180keV、ドーズ量5×1013cm−2〜5×1015cm−2の範囲がよい。
このイオン注入66の条件として、加速電圧が80keV〜200keV、ドーズ量が5×1013cm−2〜5×1015cm−2の範囲で行うとよい。このイオン注入66は裏面53に対して垂直に行う。加速電圧が80keV未満では、注入深さが浅すぎる。一方、200keVを超えると溝62の側壁面63が受けるダメージが大きく、アニール処理で結晶性が回復し難くなる。また、ドーズ量が5×1013cm−2未満では溝62の側壁面63に形成される溝内拡散層71の不純物濃度が低すぎて耐圧確保が困難になる。一方、5×1015cm−2を超えるとイオン注入時間が長くなることと、打ち込み面が荒れてアニール処理で結晶性が回復し難くなり逆漏れ電流が増大する。従って、加速電圧とドーズ量は素子耐圧から前記の範囲内で最適値を決定するとよい。
つぎに、図12(i)において、イオン注入したボロン67,69を活性化するため、アニール処理を行い溝内拡散層71とコレクタ層72を形成する。ここでアニール処理はウェハ51の裏面53にレーザー光をスキャンしながら照射するレーザーアニール70で行う。しかし、図示しない加熱炉によるアニール処理を行っても良い。このアニール工程はイオン注入による結晶欠陥を回復させる効果も兼ねる。尚、ここでのレーザーアニール70の条件としてはボロン67,69の活性化およびイオン注入による結晶欠陥が十分に回復できるレーザーパワーを選択する。また加熱炉でのアニール処理では、逆阻止IGBTの表面構造58には金属電極(エミッタ電極86)が既に形成されていることから、例えば、400℃以下でボロン67,69が活性化する条件を選べばよい。
さらに、OF75を<100>方向とすることで、ウェハ51の機械的強度を高めることができて、ハンドリング時の割れやカケを防止できる。
1a,51a ウェハ(研削前)
2,52 表面
3,53 裏面
4,54 中心線
5,10,55,60 マスク
6,11,56,61 開口部(マスク5,10,55,60)
7,57 熱拡散層
8,58 表面構造
9,59 レジスト(ネガレジスト)
12,62 溝(テーパー状)
13,63 側壁面
14,64 底部
15,65 庇
16,66 イオン注入(溝部)
16a,66a 斜めイオン注入(溝部)
17,67 ボロン(溝部)
18,68 イオン注入(全面)
19,69 ボロン(全面)
20,70 レーザーアニール
21,71 溝内拡散層
22,72 コレクタ層
23,73 裏面電極
24,74 ドリフト層
25,73 OF
26,76 ダイシングライン
27,77 へき開方向
30,80 分離層
31,81 pウェル層
32,82 nエミッタ層
33,83 ゲート絶縁膜
34,84 ゲート電極
35,85 層間絶縁膜
36,86 エミッタ電極
37,87 表面保護膜
38,90 耐圧構造
38a,91 拡散層
88 トレンチ
88a 側壁面(トレンチ88)
89 チャネル
Claims (17)
- 表面の面方位が(100)面である第1導電型のシリコンウェハで<110>方向のダイシングラインとなる箇所の第1中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、
前記シリコンウェハを第2主面側から減厚する工程と、
減厚された前記シリコンウェハの第2主面に前記第1中心線の投影線である第2中心線を挟んで両側に均等な幅となるように開口された第2マスクを前記第2主面に形成する工程と、
該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、
前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第1イオン注入を行う工程と、
前記第2マスクを除去し、前記第2主面と前記溝の側壁面に亘って第2導電型の不純物で第2イオン注入を行う工程と、
前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 表面の面方位が(100)面である第1導電型のシリコンウェハで<110>方向のダイシングラインとなる箇所の第1中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、
前記シリコンウェハを第2主面側から減厚する工程と、
減厚された前記シリコンウェハの第2主面に第2導電型の不純物で第1イオン注入を行う工程と、
前記第2主面に前記第1中心線の投影線である第2中心線を挟んで両側に均等な幅となるように開口された第2マスクを前記第2主面に形成する工程と、
該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、
前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第2イオン注入を行う工程と、
前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 表面の面方位が(100)面である第1導電型のシリコンウェハで<100>方向のダイシングラインとなる箇所の中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、
前記シリコンウェハを第2主面側から減厚する工程と、
減厚された前記シリコンウェハの第2主面に前記第1中心線を投影し、投影された第2中心線を挟んで両側に均等な幅でとなるように開口された第2マスクを前記第2主面に形成する工程と、
該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、
前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第1イオン注入を行う工程と、
前記第2マスクを除去し、前記第2主面と前記溝の側壁面に亘って第2導電型の不純物で第2イオン注入を行う工程と、
前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 表面の面方位が(100)面である第1導電型のシリコンウェハで<100>方向のダイシングラインとなる箇所の第1中心線を挟んで両側に均等な幅で開口した第1マスクを用いて、前記第1主面側から前記シリコンウェハ内に向って第2導電型の熱拡散層を形成する工程と、
前記シリコンウェハを第2主面側から減厚する工程と、
減厚された前記シリコンウェハの第2主面に第2導電型の不純物で第1イオン注入を行う工程と、
前記第2主面に前記第1中心線の投影線である第2中心線を挟んで両側に均等な幅となるように開口された第2マスクを前記第2主面に形成する工程と、
該第2マスクを用いて前記第2主面から前記熱拡散層に達する溝をアルカリ溶液による異方性エッチングで形成する工程と、
前記第2マスクを用いて溝の側壁面に第2導電型の不純物で第2イオン注入を行う工程と、
前記第1イオン注入および前記第2イオン注入で導入された前記不純物を活性化するためのアニール処理を行い溝内拡散層およびコレクタ層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記熱拡散層を形成した後に前記ダイシングラインとなる箇所に囲まれ前記シリコンウェハの一部である第1導電型のシリコン基板の表側の表面層に第2導電型のウェル層を形成する工程と、
前記ウェル層の表面層に第1導電型のエミッタ層を形成する工程と、
前記シリコン基板と前記エミッタ層に挟まれた前記ウェル層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極上と前記エミッタ電極上に渡って層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記エミッタ層と前記ウェル層に電気的に接続するエミッタ電極を形成する工程と、
前記エミッタ電極上に表面保護膜を形成する工程とを含む工程により表面構造を形成した後に、
前記シリコン基板の裏面に前記溝拡散層と前記コレクタ層を形成する工程と、
前記溝拡散層上とコレクタ層上に渡ってコレクタ電極を形成する工程と、
前記ダイシングラインとなる箇所に沿って前記熱拡散層を切断してチップ化する工程と、
を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 前記熱拡散層を形成した後に前記ダイシングラインとなる箇所に囲まれ前記シリコンウェハの一部である第1導電型のシリコン基板の表側の表面層に第2導電型のウェル層を形成する工程と、
前記シリコン基板の表側から前記ウェル層を貫通し前記ダイシングラインとなる箇所の方向と長手方向が平行なる開口部を有するトレンチを形成する工程と、
前記ウェル層の表面層に前記トレンチの側壁に接する第1導電型のエミッタ層を形成する工程と、
前記トレンチの内壁にゲート絶縁膜を形成し、続いて前記トレンチ内を充填するようにゲート電極を形成する工程と、
前記ゲート電極上と前記エミッタ電極上に渡って層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記エミッタ層と前記ウェル層に電気的に接続するエミッタ電極を形成する工程と、
前記エミッタ電極上に表面保護膜を形成する工程とを含む工程により表面構造を形成した後に、
前記シリコン基板の裏面に前記溝拡散層と前記コレクタ層を形成する工程と、
前記溝拡散層上とコレクタ層上に渡ってコレクタ電極を形成する工程と、
前記ダイシングラインになる箇所に沿って前記熱拡散層を切断してチップ化する工程と、
を含むことを特徴とする請求項3または4に記載の半導体装置の製造方法。 - 前記第1イオン注入の加速電圧およびドーズ量が前記第2イオン注入の加速電圧およびドーズ量よりそれぞれ大きいことを特徴とする請求項1または3に記載の半導体装置の製造方法。
- 前記第2イオン注入の加速電圧およびドーズ量が前記第1イオン注入の加速電圧およびドーズ量よりそれぞれ大きいことを特徴とする請求項2または4に記載の半導体装置の製造方法。
- 前記第1イオン注入が、加速電圧が60keV〜180keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第2イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2イオン注入が、加速電圧が60keV〜180keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第1イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われることを特徴とする請求項2または4に記載の半導体装置の製造方法。
- 前記第1イオン注入が、加速電圧が80keV〜200keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第2イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記第2イオン注入が、加速電圧が80keV〜200keVでドーズ量が5×1013cm−2〜5×1015cm−2のボロンで行われ、前記第1イオン注入が、加速電圧が40keV〜150keV、ドーズ量が1×1013cm−2〜1×1015cm−2のボロンで行われることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記アニール処理が、レーザーアニールもしくは加熱炉アニールであることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
- 前記の第1イオン注入が前記第2主面に対して斜めにイオン注入することを特徴とする請求項1または3に記載の半導体装置の製造方法。
- 前記の第2イオン注入が前記第2主面に対して斜めにイオン注入することを特徴とする請求項2または4に記載の半導体装置の製造方法。
- 分離層が、前記熱拡散層と前記溝内拡散層からなることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
- 前記溝をアルカリ溶液による異方性エッチングで形成する工程では、前記第2マスクの開口幅よりも前記溝の開口幅が広くなるようにエッチングすることを特徴とする請求項1,3,7,9,11のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112829A JP5195816B2 (ja) | 2010-05-17 | 2010-05-17 | 半導体装置の製造方法 |
DE102011101457.1A DE102011101457B4 (de) | 2010-05-17 | 2011-05-13 | Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere eines IGBTs |
CN201110136870.8A CN102254820B (zh) | 2010-05-17 | 2011-05-16 | 半导体器件的制造方法 |
US13/109,660 US8399309B2 (en) | 2010-05-17 | 2011-05-17 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112829A JP5195816B2 (ja) | 2010-05-17 | 2010-05-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011243670A true JP2011243670A (ja) | 2011-12-01 |
JP5195816B2 JP5195816B2 (ja) | 2013-05-15 |
Family
ID=44859907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010112829A Active JP5195816B2 (ja) | 2010-05-17 | 2010-05-17 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8399309B2 (ja) |
JP (1) | JP5195816B2 (ja) |
CN (1) | CN102254820B (ja) |
DE (1) | DE102011101457B4 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115404A (ja) * | 2011-12-01 | 2013-06-10 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
US9136125B2 (en) | 2012-03-23 | 2015-09-15 | Kabushiki Kaisha Toshiba | Substrate of semiconductor device, for gettering metallic impurity |
JP2019087689A (ja) * | 2017-11-09 | 2019-06-06 | 株式会社豊田中央研究所 | 窒化物半導体装置とその製造方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2086012A1 (en) * | 2007-12-19 | 2009-08-05 | ABB Technology AG | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor |
WO2012124190A1 (ja) * | 2011-03-14 | 2012-09-20 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
EP2782121B1 (en) * | 2011-11-15 | 2021-01-06 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
CN102983160A (zh) * | 2012-12-26 | 2013-03-20 | 无锡凤凰半导体科技有限公司 | 绝缘栅双极型晶体管 |
WO2016051973A1 (ja) * | 2014-10-03 | 2016-04-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN106711036A (zh) * | 2015-11-12 | 2017-05-24 | 上海联星电子有限公司 | 逆阻型igbt芯片及其制作方法 |
US9741570B1 (en) | 2016-07-29 | 2017-08-22 | Infineon Technologies Austria Ag | Method of manufacturing a reverse-blocking IGBT |
JP6879617B2 (ja) * | 2017-03-01 | 2021-06-02 | 住友電工デバイス・イノベーション株式会社 | 受光素子の製造方法 |
US10700012B2 (en) | 2017-04-14 | 2020-06-30 | Qualcomm Incorporated | Porous silicon dicing |
CN108933164A (zh) * | 2017-05-25 | 2018-12-04 | 程德明 | 激光造型大功率半导体器件芯片 |
CN108122755B (zh) * | 2017-12-21 | 2020-10-13 | 杭州赛晶电子有限公司 | 切槽蚀刻锥形正台面硅芯及硅二极管的制备方法 |
CN118039475A (zh) * | 2022-11-08 | 2024-05-14 | 无锡华润上华科技有限公司 | 绝缘栅双极型晶体管的制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303410A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0734474B2 (ja) * | 1988-03-03 | 1995-04-12 | 富士電機株式会社 | 伝導度変調型mosfetの製造方法 |
JPH0783122B2 (ja) * | 1988-12-01 | 1995-09-06 | 富士電機株式会社 | 半導体装置の製造方法 |
JP4696337B2 (ja) * | 1999-10-15 | 2011-06-08 | 富士電機システムズ株式会社 | 半導体装置 |
JP4747260B2 (ja) * | 2003-04-16 | 2011-08-17 | 富士電機株式会社 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
JP4292964B2 (ja) | 2003-08-08 | 2009-07-08 | 三菱電機株式会社 | 縦型半導体装置 |
JP4982948B2 (ja) | 2004-08-19 | 2012-07-25 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5358960B2 (ja) * | 2008-01-28 | 2013-12-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
-
2010
- 2010-05-17 JP JP2010112829A patent/JP5195816B2/ja active Active
-
2011
- 2011-05-13 DE DE102011101457.1A patent/DE102011101457B4/de not_active Expired - Fee Related
- 2011-05-16 CN CN201110136870.8A patent/CN102254820B/zh not_active Expired - Fee Related
- 2011-05-17 US US13/109,660 patent/US8399309B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303410A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115404A (ja) * | 2011-12-01 | 2013-06-10 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
US9136125B2 (en) | 2012-03-23 | 2015-09-15 | Kabushiki Kaisha Toshiba | Substrate of semiconductor device, for gettering metallic impurity |
JP2019087689A (ja) * | 2017-11-09 | 2019-06-06 | 株式会社豊田中央研究所 | 窒化物半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102254820B (zh) | 2015-04-01 |
CN102254820A (zh) | 2011-11-23 |
DE102011101457B4 (de) | 2015-06-11 |
DE102011101457A1 (de) | 2011-11-17 |
US8399309B2 (en) | 2013-03-19 |
JP5195816B2 (ja) | 2013-05-15 |
US20110281406A1 (en) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5195816B2 (ja) | 半導体装置の製造方法 | |
US8507327B2 (en) | Semiconductor device manufacturing method thereof | |
US6917085B2 (en) | Semiconductor transistor using L-shaped spacer | |
US6020246A (en) | Forming a self-aligned epitaxial base bipolar transistor | |
US7737531B2 (en) | Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same | |
JP5767869B2 (ja) | 半導体装置の製造方法 | |
US8501549B2 (en) | Method of manufacturing a reverse blocking insulated gate bipolar transistor | |
TWI701835B (zh) | 高電子遷移率電晶體 | |
JP2011222660A (ja) | 半導体装置の製造方法 | |
JP2003017693A (ja) | 半導体素子のトランジスタ及びその製造方法 | |
JP6958732B2 (ja) | 半導体装置の製造方法 | |
JP5549532B2 (ja) | 半導体装置の製造方法 | |
WO2019109829A1 (zh) | 绝缘栅双极型晶体管及其制造方法 | |
US20160005843A1 (en) | Semiconductor device and manufacturing method thereof | |
CN211350662U (zh) | 功率器件 | |
JP3921764B2 (ja) | 半導体装置の製造方法 | |
JP2013125877A (ja) | パワー半導体装置およびその製造方法 | |
JP4561114B2 (ja) | 半導体装置の製造方法 | |
KR101044385B1 (ko) | 반도체 소자의 제조방법 | |
JP2004103764A (ja) | 半導体装置の製造方法 | |
CN108054205B (zh) | 射频三极管及其制作方法 | |
KR101916936B1 (ko) | 전력 반도체 소자의 제조방법 | |
JP2024068391A (ja) | 半導体装置の製造方法 | |
JPH0574928A (ja) | 半導体装置の製造法 | |
CN110890417A (zh) | 电子器件及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5195816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |