JP2019087689A - 窒化物半導体装置とその製造方法 - Google Patents
窒化物半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2019087689A JP2019087689A JP2017216511A JP2017216511A JP2019087689A JP 2019087689 A JP2019087689 A JP 2019087689A JP 2017216511 A JP2017216511 A JP 2017216511A JP 2017216511 A JP2017216511 A JP 2017216511A JP 2019087689 A JP2019087689 A JP 2019087689A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- region
- semiconductor layer
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 136
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 108091006146 Channels Proteins 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 17
- 239000001257 hydrogen Substances 0.000 abstract description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 66
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 6
- 229910052749 magnesium Inorganic materials 0.000 description 5
- 239000011777 magnesium Substances 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910012375 magnesium hydride Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Abstract
【課題】チップ面積の増加を抑えながら、p型の埋め込み領域から水素を除去する技術を提供する。【解決手段】窒化物半導体装置の製造方法は、基板上に窒化物半導体層を形成する窒化物半導体層形成工程と、前記基板の裏面から溝を形成する溝形成工程と、溝形成工程の後に、前記窒化物半導体層をアニール処理するアニール工程と、を備える。前記窒化物半導体層は、ドリフト層と、前記ドリフト層の表面から突出して設けられているＪＦＥＴ領域と、を有するｎ型のドリフト領域と、前記ＪＦＥＴ領域に隣接しており、前記窒化物半導体層内に埋め込まれているｐ型の埋め込み領域と、を有しており、前記溝は、前記窒化物半導体層の表面に直交する方向から観測したときに、前記埋め込み領域の存在範囲内において、前記基板及び前記ドリフト層を貫通して前記埋め込み領域に達する。【選択図】図１
Description
本明細書が開示する技術は、窒化物半導体装置とその製造方法に関する。
縦型の窒化物半導体装置の開発が進められている。一例として、ｎ型のＪＦＥＴ領域に隣接してｐ型の埋め込み領域が埋め込まれている縦型の窒化物半導体装置が知られている。ｐ型の埋め込み領域が電流障壁層として機能し、電流はｎ型のＪＦＥＴ領域を縦方向に流れる。また、このような埋め込み領域は、アバランシェ時に発生した正孔を排出するための経路としても機能することができる。
このような埋め込み領域では、ｐ型不純物としてマグネシウムが導入されている。ｐ型不純物として導入されているマグネシウムの一部は、水素と結合して水素化マグネシウムの複合体となることがある。このため、このような埋め込み領域では、水素の残留によって活性化率が低下するという問題がある。
特許文献１は、窒化物半導体層の表面から埋め込み領域に達する溝を形成し、その溝の底面に埋め込み領域が露出した状態でアニール処理を実施し、埋込み領域から水素を除去する技術を開示する。
埋込み領域から水素を良好に除去するためには、溝内に露出する埋め込み領域の面積を増やす必要がある。特許文献１の技術では、窒化物半導体層の表面から埋め込み領域に達する複数の溝を形成し、溝内に露出する埋め込み領域の面積を増やしている。しかしながら、特許文献１の技術では、このような複数の溝を形成するためのスペースを必要とし、窒化物半導体装置のチップ面積を増加させてしまう。本明細書は、チップ面積の増加を抑えながら、p型の埋め込み領域から水素を除去する技術を提供する。
本明細書が開示する窒化物半導体装置の製造方法は、窒化物半導体層形成工程、溝形成工程及びアニール工程を備えることができる。窒化物半導体層形成工程は、基板上に窒化物半導体層を形成する。溝形成工程は、基板の裏面から溝を形成する。アニール工程は、溝形成工程の後に、窒化物半導体層をアニール処理する。窒化物半導体層は、ｎ型のドリフト領域及びｐ型の埋め込み領域を有することができる。ドリフト領域は、ドリフト層と、ドリフト層の表面から突出して設けられているＪＦＥＴ領域と、を有する。埋め込み領域は、ＪＦＥＴ領域に隣接しており、窒化物半導体層内に埋め込まれている。溝は、窒化物半導体層の表面に直交する方向から観測したときに、埋め込み領域の存在範囲内において、基板及びドリフト層を貫通して埋め込み領域に達する。この窒化物半導体装置の製造方法では、埋め込み領域の下方に溝が形成されており、その溝を介して埋め込み領域から水素が除去される。埋め込み領域の下方の領域は、実質的に電流が流れる領域ではないことから、このような領域に溝が形成されていても、窒化物半導体装置の電気的特性に大きな影響は与えない。一方、埋め込み領域の下方に溝を形成することで、溝を形成するためのスペースをわざわざ確保する必要がなく、チップ面積の増加が抑えられる。上記窒化物半導体装置の製造方法は、チップ面積の増加を抑えながら、p型の埋め込み領域から水素を除去することができる。
上記窒化物半導体装置の製造方法では、溝は、基板の裏面に向けて先細りのテーパ状であってもよい。このような形態の溝を形成することで、埋め込み領域が溝内に広く露出することができる。このため、埋め込み領域から水素を良好に除去することができる。一方、基板の面積を大きく減らすことなく残存させることができるので、窒化物半導体装置の動作中に発生した熱は、その基板を介して外部に良好に放熱される。このような形態の溝を形成することで、埋め込み領域からの良好な水素除去と高い放熱特性を両立させることができる。
本明細書が開示する窒化物半導体装置は、基板と、基板上に設けられている窒化物半導体層と、を備えることができる。窒化物半導体層は、ｎ型のドリフト領域及びｐ型の埋め込み領域を有する。ドリフト領域は、ドリフト層と、ドリフト層の表面から突出して設けられているＪＦＥＴ領域と、を有する。埋め込み領域は、ＪＦＥＴ領域に隣接しており、窒化物半導体層内に埋め込まれている。窒化物半導体層の表面に直交する方向から観測したときに、埋め込み領域の存在範囲内において、基板及びドリフト層を貫通して埋め込み領域に達する溝が形成されている。
上記窒化物半導体装置では、溝が、基板の裏面に向けて先細りのテーパ状であってもよい。
上記窒化物半導体装置はさらに、窒化物半導体層の表面の一部に設けられている絶縁ゲート部、窒化物半導体層の表面の他の一部に設けられているソース電極、及び、基板の裏面に設けられているドレイン電極を備えていてもよい。この場合、窒化物半導体層は、ｐ型のチャネル領域とｎ型のソース領域をさらに有していてもよい。チャネル領域は、埋め込み領域上に設けられており、窒化物半導体層の表面に露出しており、埋め込み領域よりも不純物濃度が薄い。ソース領域は、チャネル領域によってＪＦＥＴ領域から隔てられており、窒化物半導体層の表面に露出する。絶縁ゲート部は、ＪＦＥＴ領域とソース領域を隔てているチャネル領域に対向している。ソース電極は、ソース領域に接している。
図１に示されるように、窒化物半導体装置１は、ｎ+型の窒化ガリウム（ＧａＮ）の窒化物半導体基板１０、窒化物半導体基板１０の表面上に積層した窒化ガリウム（ＧａＮ）の窒化物半導体層２０、窒化物半導体基板１０の裏面の一部を被覆するドレイン電極３２、窒化物半導体層２０の表面上の一部を被覆するソース電極３４、窒化物半導体層２０の表面上の一部に設けられている絶縁ゲート部３６、及び、ボディ電極３８を備えている。窒化物半導体層２０は、ｎ-型のドリフト領域２２、ｐ型のボディ領域２４、及び、ｎ+型のソース領域２６を有している。
窒化物半導体基板１０は、ｎ型不純物を高濃度に含む窒化ガリウム（ＧａＮ）を材料とする。ドレイン電極３２が窒化物半導体基板１０の裏面の一部を被覆しており、ドレイン電極３２と窒化物半導体基板１０がオーミック接触している。窒化物半導体基板１０は、窒化物半導体層２０がエピタキシャル成長するための下地基板である。
ドリフト領域２２は、窒化物半導体基板１０の表面上に設けられており、ドリフト層２２ａとＪＦＥＴ領域２２ｂを有している。ドリフト層２２ａは、窒化物半導体基板１０の表面上に設けられている。ＪＦＥＴ領域２２ｂは、ドリフト層２２ａの表面から縦方向に突出した凸状の形態を有するように、ドリフト層２２ａの表面上に設けられており、窒化物半導体層２０の表面の一部に露出する。ＪＦＥＴ領域２２ｂは、窒化物半導体層２０の表面に直交する方向から見たときに、直線状に伸びている。
ボディ領域２４は、ドリフト層２２ａの表面上に設けられており、ＪＦＥＴ領域２２ｂの両側に隣接して配置されており、ｐ+型の埋め込み領域２４ａとｐ-型のチャネル領域２４ｂを有している。
埋め込み領域２４ａは、ＪＦＥＴ領域２２ｂの両側に隣接して配置されており、ドリフト層２２ａとチャネル領域２４ｂの間に設けられている。埋め込み領域２４ａは、チャネル領域２４ｂよりもｐ型不純物（マグネシウム）を高濃度に含んでおり、電流遮蔽領域として機能するとともに、アバランシェ時に発生した正孔を排出するための経路としても機能することができる。また、埋め込み領域２４ａは、オフのときにチャネル領域２４ｂがパンチスルーするのを抑える機能も有する。
チャネル領域２４ｂは、埋め込み領域２４ａの表面上に配置されており、ＪＦＥＴ領域２２ｂの両側に隣接して配置されているとともに、窒化物半導体層２０の表面に露出する。チャネル領域２４ｂのｐ型不純物（マグネシウム）の濃度は、窒化物半導体装置１のゲート閾値電圧及びチャネル移動度が所望の値となるように、低く設定されている。
ソース領域２６は、チャネル領域２４ｂの表層部に配置されており、チャネル領域２４ｂによってＪＦＥＴ領域２２ｂから隔てられているとともに、窒化物半導体層２０の表面に露出する。ソース領域２６は、ｎ型不純物を高濃度に含んでおり、ソース電極３４にオーミック接触している。ソース領域２６は、イオン注入技術を利用して、窒化物半導体層２０の表面に向けてシリコンを照射することで形成されている。
絶縁ゲート部３６は、窒化物半導体層２０の表面上の一部に設けられており、酸化シリコンのゲート絶縁膜３６ａ及びポリシリコンのゲート電極３６ｂを有する。ゲート電極３６ｂは、ＪＦＥＴ領域２２ｂとソース領域２６を隔てる部分のチャネル領域２４ｂの表面にゲート絶縁膜３６ａを介して対向している。
ボディ電極３８は、窒化物半導体層２０の表面上に設けられているボディ表面電極３８ａ及び窒化物半導体層２０の表面から深部に向けて伸びる溝３８Ｔ内に充填されているボディ充填電極３８ｂを有している。ボディ充填電極３８ｂは、チャネル領域２４ｂを貫通して伸びており、一端がボディ表面電極３８ａに接しており、他端が埋め込み領域２４ａに接している。ボディ充填電極３８ｂは、埋め込み領域２４ａにオーミック接触している。ボディ表面電極３８ａの材料は例えばアルミニウムであり、ボディ充填電極３８ｂの材料は例えばニッケルと金の積層である。
窒化物半導体装置１では、窒化物半導体基板１０の裏面から窒化物半導体基板１０及びドリフト層２２ａを貫通して埋め込み領域２４ａに達する溝４２が形成されている。溝４２は、窒化物半導体層２０の表面に直交する方向から観測したときに、埋め込み領域２４ａの存在範囲内に位置している。換言すると、溝４２は、窒化物半導体層２０の表面に直交する方向から観測したときに、ＪＦＥＴ領域２２ｂに重複していない。また、溝４２は、窒化物半導体基板１０の裏面に向けて先細りのテーパ状に形成されている。溝４２の内壁面には、絶縁膜４４が被膜している。
次に、窒化物半導体装置１の動作を説明する。使用時には、ドレイン電極３２に正電圧が印加され、ソース電極３４及びボディ電極３８が接地される。ゲート電極３６ｂにゲート閾値よりも高い正電圧が印加されると、ＪＦＥＴ領域２２ｂとソース領域２６を隔てる部分のチャネル領域２４ｂに反転層が形成され、窒化物半導体装置１がターンオンする。このとき、反転層を経由してソース領域２６からＪＦＥＴ領域２２ｂに電子が流入する。ＪＦＥＴ領域２２ｂに流入した電子は、そのＪＦＥＴ領域２２ｂを縦方向に流れてドレイン電極３２に向かう。これにより、ドレイン電極３２とソース電極３４が導通する。
ゲート電極３６ｂが接地されると、反転層が消失し、窒化物半導体装置１がターンオフする。このとき、埋め込み領域２４ａ及びチャネル領域２４ｂからＪＦＥＴ領域２２ｂ内に空乏層が伸びてくる。ＪＦＥＴ領域２２ｂは、両側から伸びてくる空乏層が繋がってピンチオフの状態となる。ＪＦＥＴ領域２２ｂがピンチオフすることで、絶縁ゲート部３６のゲート絶縁膜３６ａに加わる電界が緩和され、ゲート絶縁膜３６ａの絶縁破壊が抑えられ、窒化物半導体装置１が高い耐圧を有することができる。
また、窒化物半導体装置１のドレイン電極３２とソース電極３４の間に過電圧が印加されると、窒化物半導体層２０内でアバランシェ降伏が発生する。このアバランシェ時に発生した正孔は、埋め込み領域２４ａ及びボディ充填電極３８ｂを介してボディ表面電極３８ａに排出される。窒化物半導体装置１は、高いアバランシェ耐量を有することができる。
次に、窒化物半導体装置１の製造方法を説明する。まず、図２Ａに示されるように、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を利用して、窒化物半導体基板１０の表面からドリフト層２２ａ、埋め込み領域２４ａ及びチャネル領域２４ｂを順に積層して窒化物半導体層２０を形成する。
次に、図２Ｂに示されるように、ドライエッチング技術を利用して、チャネル領域２４ｂと埋め込み領域２４ａを貫通してドリフト層２２ａに達するトレンチ２２Ｔを形成する。このトレンチ２２Ｔによって分断された埋め込み領域２４ａとチャネル領域２４ｂがボディ領域２４となる。
次に、図２Ｃに示されるように、有機金属気相成長法を利用して、トレンチ２２Ｔ内にｎ-型の窒化ガリウム（ＧａＮ）を再成長させてＪＦＥＴ領域２２ｂを形成する。図２Ａ〜図２Ｃの工程を特に、窒化物半導体層形成工程という。なお、図２Ｂ及び図２ＣのＪＦＥＴ領域２２ｂを形成する工程は、後述するアニール工程の後に実施してもよい。
次に、図２Ｄに示されるように、ドライエッチング技術を利用して、窒化物半導体基板１０の裏面から窒化物半導体基板１０及びドリフト層２２ａを貫通して埋め込み領域２４ａに達する溝４２を形成する（溝形成工程）。なお、逆テーパの溝４２を形成する製造方法は特に限定されないが、例えば、ドライエッチングの自己バイアスを低く調整し、側壁デポ物ができない条件でエッチングすることで、逆テーパの溝４２が形成され得る。
次に、図２Ｅに示されるように、窒化物半導体基板１０及び窒化物半導体層２０を８５０°以上に加熱するアニール処理を実施する（アニール工程）。これにより、埋め込み領域２４ａ内のマグネシウムに結合していた水素は、溝４２を介して外部に排出される。埋め込み領域２４ａから水素が除去されるので、埋め込み領域２４ａは高い活性化率を有することができる。これにより、埋め込み領域２４ａは、電流遮蔽層及び正孔排出経路としての機能を良好に発揮することができる。
次に、図２Ｆに示されるように、窒化物半導体基板１０の裏面及び溝４２の内壁面に絶縁膜４４を成膜し、ＪＦＥＴ領域２２ｂの下方の窒化物半導体基板１０の裏面を被膜する絶縁膜４４を選択的に除去する。
最後に、イオン注入技術を利用してソース領域２６を形成した後に、既知の製造技術を利用して、ドレイン電極３２、ソース電極３４、絶縁ゲート部３６及びボディ電極３８を形成する。これにより、図１に示す窒化物半導体装置１が完成する。
上記の窒化物半導体装置１の製造方法では、埋め込み領域２４ａの下方に溝４２が形成されており、その溝４２を介して埋め込み領域２４ａから水素が除去される。埋め込み領域２４ａの下方の領域は、実質的に電流が流れる領域ではないことから、このような領域に溝４２が形成されていても、窒化物半導体装置１の電気的特性に大きな影響は与えない。一方、埋め込み領域２４ａの下方に溝４２を形成することで、水素除去用の溝４２を形成するためのスペースをわざわざ確保する必要がなく、チップ面積の増加が抑えられる。上記の窒化物半導体装置１の製造方法は、チップ面積の増加を抑えながら、ｐ型の埋め込み領域２４ａから水素を除去することができる。
また、上記の窒化物半導体装置１の製造方法では、溝４２が逆テーパの形態となるように形成されている。これにより、埋め込み領域２４ａは、溝４２内に広く露出することができる。このため、埋め込み領域２４ａから水素が良好に除去される。一方、窒化物半導体基板１０の面積を大きく減らすことなく残存させることができるので、窒化物半導体装置１の動作中に発生した熱は、その窒化物半導体基板１０を介して外部に良好に放熱される。このように、逆テーパ状の溝４２を形成することで、埋め込み領域２４ａからの良好な水素除去と高い放熱特性を両立させることができる。
また、上記の窒化物半導体装置１では、溝４２が逆テーパの形態となるように形成されていることで、ＪＦＥＴ領域２２ｂの下方のドリフト層２２ａ及び窒化物半導体基板１０が、窒化物半導体基板１０の裏面に向けて広がるテーパ状に形成されている。ＪＦＥＴ領域２２ｂの下方の領域は電流が流れる経路であり、この電流経路の断面積が大きくなることで、窒化物半導体装置１のオン抵抗が低下することができる。
図３に示されるように、溝１４２の内壁面のうちの側面が曲面で形成されていてもよい。このような窒化物半導体装置２では、溝１４２の側面側に位置するドリフト層２２ａの端部の電界が緩和される。これは、べベル構造と同様に、ドリフト層２２ａの端部の等電位面が溝１４２の側面側で曲がることにより、ドリフト層２２ａの端部の電界が緩和される。なお、側面が曲面となる溝１４２を形成する製造方法は特に限定されないが、例えば、ドライエッチングで加工した後に、アンモニア雰囲気中の加熱処理によるマストランスポート現象を利用することで、その側面が曲面となる溝１４２が形成され得る。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１：窒化物半導体装置
２０：窒化物半導体層
２２：ドリフト領域
２２ａ：ドリフト層
２２ｂ：ＪＦＥＴ領域
２４：ボディ領域
２４ａ：埋め込み領域
２４ｂ：チャネル領域
２６：ソース領域
３２：ドレイン電極
３４：ソース電極
３６：絶縁ゲート部
３６ａ：ゲート絶縁膜
３６ｂ：ゲート電極
３８：ボディ電極
３８Ｔ：溝
３８ａ：ボディ表面電極
３８ｂ：ボディ充填電極
４２：溝
４４：絶縁膜
２０：窒化物半導体層
２２：ドリフト領域
２２ａ：ドリフト層
２２ｂ：ＪＦＥＴ領域
２４：ボディ領域
２４ａ：埋め込み領域
２４ｂ：チャネル領域
２６：ソース領域
３２：ドレイン電極
３４：ソース電極
３６：絶縁ゲート部
３６ａ：ゲート絶縁膜
３６ｂ：ゲート電極
３８：ボディ電極
３８Ｔ：溝
３８ａ：ボディ表面電極
３８ｂ：ボディ充填電極
４２：溝
４４：絶縁膜
Claims (5)
- 基板上に窒化物半導体層を形成する窒化物半導体層形成工程と、
前記基板の裏面から溝を形成する溝形成工程と、
前記溝形成工程の後に、前記窒化物半導体層をアニール処理するアニール工程と、を備えており、
前記窒化物半導体層は、
ドリフト層と、前記ドリフト層の表面から突出して設けられているＪＦＥＴ領域と、を有するｎ型のドリフト領域と、
前記ＪＦＥＴ領域に隣接しており、前記窒化物半導体層内に埋め込まれているｐ型の埋め込み領域と、を有しており、
前記溝は、前記窒化物半導体層の表面に直交する方向から観測したときに、前記埋め込み領域の存在範囲内において、前記基板及び前記ドリフト層を貫通して前記埋め込み領域に達する、窒化物半導体装置の製造方法。 - 前記溝は、前記基板の裏面に向けて先細りのテーパ状である、請求項１に記載の窒化物半導体装置の製造方法。
- 基板と、
前記基板上に設けられている窒化物半導体層と、を備えており、
前記窒化物半導体層は、
ドリフト層と、前記ドリフト層の表面から突出して設けられているＪＦＥＴ領域と、を有するｎ型のドリフト領域と、
前記ＪＦＥＴ領域に隣接しており、前記窒化物半導体層内に埋め込まれているｐ型の埋め込み領域と、を有しており、
前記窒化物半導体層の表面に直交する方向から観測したときに、前記埋め込み領域の存在範囲内において、前記基板及び前記ドリフト層を貫通して前記埋め込み領域に達する溝が形成されている、窒化物半導体装置。 - 前記溝は、前記基板の裏面に向けて先細りのテーパ状である、請求項３に記載の窒化物半導体装置。
- 前記窒化物半導体層の前記表面の一部に設けられている絶縁ゲート部と、
前記窒化物半導体層の前記表面の他の一部に設けられているソース電極と、
前記基板の裏面に設けられているドレイン電極と、をさらに備えており、
前記窒化物半導体層は、
前記埋め込み領域上に設けられており、前記窒化物半導体層の前記表面に露出しており、前記埋め込み領域よりも不純物濃度が薄いｐ型のチャネル領域と、
前記チャネル領域によって前記ＪＦＥＴ領域から隔てられており、前記窒化物半導体層の前記表面に露出するｎ型のソース領域と、をさらに有しており、
前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている前記チャネル領域に対向しており、
前記ソース電極は、前記ソース領域に接している、請求項３又は４に記載の窒化物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017216511A JP6906427B2 (ja) | 2017-11-09 | 2017-11-09 | 窒化物半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017216511A JP6906427B2 (ja) | 2017-11-09 | 2017-11-09 | 窒化物半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019087689A true JP2019087689A (ja) | 2019-06-06 |
| JP6906427B2 JP6906427B2 (ja) | 2021-07-21 |
Family
ID=66764300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017216511A Active JP6906427B2 (ja) | 2017-11-09 | 2017-11-09 | 窒化物半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6906427B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156658A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Corp | 半導体装置 |
| JP2011243670A (ja) * | 2010-05-17 | 2011-12-01 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2012174831A (ja) * | 2011-02-21 | 2012-09-10 | Fuji Electric Co Ltd | ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置 |
| JP2014150211A (ja) * | 2013-02-04 | 2014-08-21 | Pawdec:Kk | 半導体素子の製造方法、絶縁ゲート型電界効果トランジスタ、絶縁ゲート型電界効果トランジスタの製造方法、半導体発光素子の製造方法および太陽電池の製造方法 |
| JP2015019070A (ja) * | 2013-07-11 | 2015-01-29 | ソウル セミコンダクター カンパニー リミテッド | ｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタおよびその製造方法 |
| JP2015115430A (ja) * | 2013-12-11 | 2015-06-22 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
-
2017
- 2017-11-09 JP JP2017216511A patent/JP6906427B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156658A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Corp | 半導体装置 |
| JP2011243670A (ja) * | 2010-05-17 | 2011-12-01 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2012174831A (ja) * | 2011-02-21 | 2012-09-10 | Fuji Electric Co Ltd | ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置 |
| JP2014150211A (ja) * | 2013-02-04 | 2014-08-21 | Pawdec:Kk | 半導体素子の製造方法、絶縁ゲート型電界効果トランジスタ、絶縁ゲート型電界効果トランジスタの製造方法、半導体発光素子の製造方法および太陽電池の製造方法 |
| JP2015019070A (ja) * | 2013-07-11 | 2015-01-29 | ソウル セミコンダクター カンパニー リミテッド | ｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタおよびその製造方法 |
| JP2015115430A (ja) * | 2013-12-11 | 2015-06-22 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6906427B2 (ja) | 2021-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6219704B2 (ja) | 半導体装置 | |
| JP5642191B2 (ja) | 半導体装置 | |
| JP2014146666A (ja) | 半導体装置 | |
| JP6996302B2 (ja) | 窒化物半導体装置とその製造方法 | |
| JP6461063B2 (ja) | 半導体装置とその製造方法 | |
| JP6593294B2 (ja) | 半導体装置 | |
| JP2017045776A (ja) | 半導体装置およびその製造方法 | |
| JPWO2015015808A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US10256338B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR102296258B1 (ko) | 트렌치 게이트형 탄화규소 모스펫 구조 및 그 제조방법 | |
| JP6571467B2 (ja) | 絶縁ゲート型スイッチング素子とその製造方法 | |
| JP7031238B2 (ja) | 窒化物半導体装置とその製造方法 | |
| JP2013214551A (ja) | 半導体装置及びその製造方法 | |
| JP2019071338A (ja) | 窒化物半導体装置 | |
| US10388725B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5607947B2 (ja) | 半導体装置およびその製造方法 | |
| US11227945B2 (en) | Transistor having at least one transistor cell with a field electrode | |
| JP6906427B2 (ja) | 窒化物半導体装置とその製造方法 | |
| JP6844482B2 (ja) | 窒化物半導体装置とその製造方法 | |
| WO2016017273A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6988261B2 (ja) | 窒化物半導体装置 | |
| US9728599B1 (en) | Semiconductor device | |
| JP2020013861A (ja) | 半導体装置とその製造方法 | |
| JP2014192242A (ja) | 半導体装置 | |
| JP2019036606A (ja) | 窒化物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200814 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6906427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |