JP2011127445A - イグナイタ用電力半導体装置 - Google Patents

Abstract

【課題】 異常発生の際に確実に半導体スイッチング素子を保護するソフト遮断機能を簡易な構成で実現し、信頼性の高いイグナイタ用電力半導体装置を提供する。
【解決手段】 点火コイルの一次側電流を通電・遮断する半導体スイッチング素子と、前記半導体スイッチング素子を駆動制御する集積回路とを有するイグナイタ用電力半導体装置であって、前記集積回路は、通常動作時に、前記点火コイルの二次側に点火プラグ飛火電圧を発生させるように、前記半導体スイッチング素子の制御端子に蓄積された電荷を放電して遮断させる第１の放電手段と、異常状態を検出した際に、前記点火コイルの二次側電圧が点火プラグ飛火電圧以下となるように、前記第１の放電手段より緩慢に前記半導体スイッチング素子の制御端子に蓄積された電荷を放電して遮断させる第２の放電手段とを備えた。
【選択図】 図１

Description

この発明は、内燃機関のイグニッションシステムにおいて、異常高温や長時間通電信号といった異常状態が発生した際に半導体スイッチング素子を遮断する保護機能を備えたイグナイタ用電力半導体装置に関するものである。

自動車エンジン等の内燃機関用イグニッションシステム（点火システム）は、点火プラグに印加する高電圧を発生させるため、点火コイル（誘導負荷）とこれを駆動する半導体スイッチング素子およびその制御回路素子（半導体集積回路）とを搭載する電力半導体装置、いわゆるイグナイタと、コンピュータを含むエンジン制御装置（ＥＣＵ）から構成されている。多くの場合、その動作中において異常発熱の発生やある一定時間以上持続してオン信号が印加される等といった異常状態の際に半導体スイッチング素子を保護するために、この異常状態を検知し半導体スイッチング素子に流れる電流を強制的に遮断する保護機能が搭載されている（例えば、特許文献１参照）。

前記の保護機能は、電力半導体装置の自己保護による動作のため、その遮断タイミングは、ＥＣＵによる点火信号タイミングと無関係に行われる。そのため、保護機能による遮断動作によって点火シーケンス上不適切なタイミングでの点火が起こり、エンジンのバックファイアやノッキング等の問題が発生する場合がある。

前記問題の対策として、遮断動作のタイミング時に点火を引き起こさないように電流をソフトに遮断する方法、すなわち点火コイルの一次側コイルに流れる電流の遮断速度を、点火プラグが飛火しない程度に緩やかなものとして、不要な点火動作を防止する方法が各種提案されている（例えば、特許文献２および特許文献３参照）。

特開平８−３３８３５０号公報 特開２００１−２４８５２９号公報 特開２００８−４５５１４号公報

従来のイグナイタ用電力半導体装置の保護機能において、異常状態となった場合に点火プラグが飛火しないようソフト遮断を実現するためには、１０ｍ〜１００ｍｓｅｃ程度の時定数を生成する回路を設ける必要がある。半導体集積回路上にその種の回路を形成する場合、チップサイズの増大や、あるいは工数の増加といった問題がある。

前記特許文献２においては、半導体スイッチング素子のコレクタ電流を制限する電流制限回路において、フィードバックをかけるアンプの基準電圧をステップ的に減少させることでソフト遮断を実現する回路の例が開示されている。また、前記特許文献３においては、同じく電流制限回路用アンプの基準電圧を低速度で減じることによりソフト遮断を実現するといった回路例が開示されている。いずれも電流制限用アンプの基準電圧を変化させることで電流制限値を下げ、結果的に半導体スイッチング素子をソフト遮断させるものである。

しかしながら前記の従来の技術に係るソフト遮断機能にあっては、基準電圧を変化させる機構が複雑になるといった問題がある。また、一般的に前記電流制限回路のアンプおよび基準電圧には高精度のものが要求されるが、前記の先行技術のように基準電圧が変化するように構成されることは高精度を維持する上で好ましいとは言えない。さらに、アンプにとっても基準電圧が変化することは制御安定性の面で不利であるといった問題や、同相入力範囲を広くするために構成の複雑なアンプを使用せざるを得ないなどといった問題がある。

この発明は、上述のような課題を解決するためになされたもので、異常発生の際に確実に半導体スイッチング素子を保護するソフト遮断機能を簡易な構成で実現し、信頼性の高いイグナイタ用電力半導体装置を得ることを目的としたものである。

この発明に係るイグナイタ用電力半導体装置においては、点火コイルの一次側電流を通電・遮断する半導体スイッチング素子と、前記半導体スイッチング素子を駆動制御する集積回路とを有するイグナイタ用電力半導体装置であって、前記集積回路は、通常動作時に、前記点火コイルの二次側に点火プラグ飛火電圧を発生させるように、前記半導体スイッチング素子の制御端子に蓄積された電荷を放電して遮断させる第１の放電手段と、異常状態を検出した際に、前記点火コイルの二次側電圧が点火プラグ飛火電圧以下となるように、前記第１の放電手段より緩慢に前記半導体スイッチング素子の制御端子に蓄積された電荷を放電して遮断させる第２の放電手段とを有する。

異常状態発生時に、半導体スイッチング素子の制御端子に蓄積された電荷を放電させて前記半導体スイッチング素子を遮断させる際、通常動作時の放電手段より緩慢に放電させる別の放電手段によって放電させるので、簡易な構成でソフト遮断を実現することができる。また、ソフト遮断のために電流制限機能の基準電圧を変化させる必要がないので制御安定性に影響を与えることがない。

本発明の実施例１の構成を説明する回路図である。 本発明の実施例１の動作を説明するタイミングチャートである。 本発明の第２の実施例の構成を説明する回路図である。 本発明の第２の実施例の動作を説明するタイミングチャートである。 本発明の第３の実施例の構成を説明する回路図である。 本発明の第３および第６の実施例の動作を説明するタイミングチャートである。 本発明の第４の実施例の構成を説明する回路図である。 本発明の第４の実施例の動作を説明するタイミングチャートである。 本発明の第５の実施例の構成を説明する回路図である。 本発明の第５の実施例の動作を説明するタイミングチャートである。 本発明の第６の実施例の構成を説明する回路図である。

図１は、この発明に係るイグニッションシステムの１実施例を示すものである。図１のイグニッションシステムにおいて、点火コイル６は、一次側コイル６１の一端にバッテリー等の電源Ｖｂａｔが接続され、他端にはイグナイタ用電力半導体装置５が接続されている。また、二次側コイル６２の一端が同様に電源Ｖｂａｔに接続され、他端には一端が接地された点火プラグ７が接続されている。さらに、ＥＣＵ１は半導体スイッチング素子４１を駆動させる制御入力信号をイグナイタ用電力半導体装置に出力する。

この中でイグナイタ用電力半導体装置５は、一次側コイル６１に流れる電流を通電・遮断するＩＧＢＴ４１を含む半導体スイッチング素子４と、ＥＣＵ１からの制御信号とその他動作条件に応じてＩＧＢＴ４１を駆動制御するための集積回路３を備えている。

半導体スイッチング素子４の主たる構成要素であるＩＧＢＴ４１には、電極端子として一般的なコレクタ、エミッタ、ゲートの他に、コレクタ電流Ｉｃを検知するため、これに比例（たとえば、１／１０００程度）した電流が流れるセンスエミッタを有したものを採用している。加えて、サージ電圧保護を目的としたツェナーダイオード４２がコレクタ−ゲート間に逆方向接続されている。

次に図２のタイミングチャートを参照して、集積回路３の機能および本イグニッションシステム全体の点火動作について説明する。

まずは通常動作時の説明を行う。時刻ｔ１においてＥＣＵ１から集積回路３の入力端子に印加されるハイレベルの制御入力信号は、シュミットトリガ回路１１によって波形整形された後、第１のＰｃｈＭＯＳ１２をオフさせる。

また、異常検知回路２７から出力される異常検知信号ＥＭはローレベルであり、第１のＮＯＴ回路１５を介して出力される反転異常検知信号／ＥＭはハイレベルである。（一般に反転信号は元信号名の上にオーバーバーを加えることで表現されるが、ここでは元信号名の前にスラッシュ「／」を加えることで表現する。）よって、前記反転異常検知信号／ＥＭにより第２のＰｃｈＭＯＳ１６もオフさせられる。

これにより、第３のＰｃｈＭＯＳ１７および第４のＰｃｈＭＯＳ１８で構成される第１のカレントミラー回路が動作する。

前記第１のカレントミラー回路の基準側電流値Ｉｇ１は、定電流源１９の出力電流値Ｉｂ１から、後述する電流制限回路の出力電流値Ｉｆ２を減じた電流値となる。この基準側電流Ｉｇ１に対し、前記第１のカレントミラー回路のミラー比に応じた電流Ｉｇ２が出力電流となる。

また、前記反転異常検知信号／ＥＭは第１の抵抗２３に直列に接続された第１のＮｃｈＭＯＳ２６をオンさせ、前記第１の抵抗２３を基準電源電位ＧＮＤに接続する。よって前記第１のカレントミラー回路の負荷インピーダンスとしては、前記第１の抵抗２３と第２の抵抗２４の並列接続となる。

ここで、前記第１の抵抗２３は数１０ｋオームであり、前記第２の抵抗２４は、その１００倍程度の数Ｍオームとなるようあらかじめ設定されているので、両者の並列接続抵抗値はほぼ数１０ｋオームとなる。すなわち、前記第１のカレントミラー回路の負荷インピーダンスとしては前記第１の抵抗２３のみがほとんど寄与する。

よって、前記第１のカレントミラー回路の出力電流Ｉｇ２はほとんど前記第１の抵抗２３に流れる。これによりＩＧＢＴ４１のゲート駆動電圧が発生することで前記ＩＧＢＴ４１がオン動作する。このとき、一次側コイル６１のインダクタンスと配線抵抗で決まる時定数に従って、図２のようなコレクタ電流Ｉｃが一次側コイル６１および前記ＩＧＢＴ４１に流れる。

次に時刻ｔ２においてＥＣＵ１からローレベルの制御入力信号が印加されると、前記第１のＰｃｈＭＯＳ１２がオンすることで前記第１のカレントミラー回路が停止する。ＩＧＢＴ４１のゲートに蓄積された電荷は、そのほとんどが第１の放電手段である前記第１の抵抗２３および前記第１のＮｃｈＭＯＳ２６を通じて、極短い時間で放電されるのでＩＧＢＴ４１が急速に遮断される。

このとき、一次側コイル６１によって、今まで流れていた電流を流し続けようとする向きに５００Ｖ程度の高電圧がＩＧＢＴ４１のコレクタ端子に発生する。この電圧は点火コイル６の巻線比に応じて３０ｋＶ程度まで昇圧され、二次側コイル６２に接続された点火プラグ７を飛火させる。

次に時刻ｔ３において、比較的長い通電時間となるハイレベル制御入力信号がＥＣＵ１から印加される場合を説明する。

先の説明と同様に、ＥＣＵ１からのハイレベルの制御入力信号印加により、コレクタ電流Ｉｃは時刻ｔ３より徐々に増加していくが、点火コイル６の巻線溶断やトランスの磁気飽和を防止するため、コレクタ電流Ｉｃが一定値以上にならないよう電流制限値が設定されている。

コレクタ電流Ｉｃの制限は、以下のメカニズムで実現される。ＩＧＢＴ４１のセンス電流Ｉｅｓは集積回路３内の第３の抵抗２５に通電され、ＩＧＢＴ４１のコレクタ電流Ｉｃに応じた電圧が前記第３の抵抗２５に発生する。この電圧はアンプ２１によって第１の基準電圧源２２の電圧Ｖｒｅｆ１と比較され、その差に応じた電流Ｉｆ１がＶ−Ｉ変換回路２０によって出力される。この電流Ｉｆ１は第５のＰｃｈＭＯＳ１３および第６のＰｃｈＭＯＳ１４によって構成される第２のカレントミラー回路によってそのミラー比に応じた出力電流が電流制限信号Ｉｆ２として出力される。前記電流制限信号Ｉｆ２は、ＩＧＢＴ４１のゲート駆動電圧を発生させる電流Ｉｇ２を減らす方向に働くため、ゲート電圧は低下しコレクタ電流Ｉｃの増加を妨げる。すなわち、コレクタ電流Ｉｃに関し系全体として負帰還動作するように働くため、コレクタ電流Ｉｃは所定の一定値に制限されることになる。

時刻ｔ４において、コレクタ電流Ｉｃが前記電流制限値に達したとき、ＩＧＢＴ４１はゲート電圧が低下しており５極管動作している。すなわち、コレクタ電流Ｉｃが流れている状態でコレクタ電圧が十分低下しておらず、ＩＧＢＴ４１にジュール損失が発生している状態にある。

次に時刻ｔ５において、異常状態である連続通電状態が発生した場合の動作について説明する。図２の例では、本来制御入力信号がローレベルとなるべき期間が経過しても依然ハイレベルを維持している。

前述のとおり、比較的長い通電時間である場合は電流制限機能によりＩＧＢＴ４１にジュール損失が発生している状態である。この状態が長く続いてしまうとチップ温度が上昇していくので、許容損失を超えないようにＩＧＢＴ４１をオフさせる保護機能が必要である。

時刻ｔ６において前記異常検知回路２７が、所定の期間を越えて連続通電状態となっていることを検知したり、またはチップ温度の異常な上昇を検知したりすると、前記異常検知信号ＥＭをハイレベルにする。さらに、前記ＮＯＴ回路１５を介して前記反転異常検知信号／ＥＭをローレベルにする。これにより、前記第２のＰｃｈＭＯＳ１６がオンするので前記第１のカレントミラー回路が停止するとともに、前記第１のＮｃｈＭＯＳ２６がオフする。

このとき、前記ＩＧＢＴ４１のゲート端子には第２の放電手段として、数Ｍオームの前記第２の抵抗２４のみが基準電源電位ＧＮＤに接続されている状態となっている。前記ＩＧＢＴ４１ゲート容量は一般的に１０００ｐＦ程度の容量Ｃｇｅがあり、前記ＩＧＢＴ４１のゲートに蓄積された電荷は、数ｍ〜数１０ｍｓｅｃ程度の時定数で緩慢に放電されるので、前記点火プラグ７に飛火することなく前記ＩＧＢＴ４１を遮断するソフト遮断が実現される。

図３にこの発明に係るイグナイタ用電力半導体装置の第２の実施例を示す。以下の図面において、実施例１と同一の機能を有する構成には同一符号を付し、重複する説明は省略する。

第２の実施例では、第２の放電手段として実施例１における第２の抵抗２４の替わりに定電流源を用いるものである。図３では定電流源として、前記第１のＮｃｈＭＯＳ２６に並列に接続され、ゲート端子が第１の固定電圧Ｖｂｉａｓ１に接続される第２のＮｃｈＭＯＳ２８を用いる例を示す。

前記ＮｃｈＭＯＳ２８は、ゲート幅、ゲート長および前記固定電圧Ｖｂｉａｓ１を調整して、定電流値がおよそ０．５〜１マイクロアンペア程度となるように設定される。この値は前記第１の放電手段としての前記第１の抵抗２３に流れる放電電流と比較して十分小さく（１／１００程度）なるような値が選ばれる。

図４に本実施例におけるタイミングチャートを示す。実施例１と同様に、時刻ｔ６で前記異常検知回路２７によって前記異常検知信号ＥＭがハイレベルにされるものとする。

通常動作時、前記反転異常検知信号／ＥＭはハイレベルであるため、前記第１のＮｃｈＭＯＳ２６はオンしている。よって前記ＩＧＢＴ４１のゲート電極に蓄積された電荷のほとんどは、前記第１の放電手段である前記第１の抵抗２３を通って放電される。

時刻ｔ６において前記異常検知信号ＥＭがハイレベルとなり、前記反転異常検知信号／ＥＭがローレベルになると、前記第１のＮｃｈＭＯＳ２６がオフする。このとき前記ＩＧＢＴ４１のゲート電極に蓄積された電荷は、前記第１の抵抗２３〜前記第２のＮｃｈＭＯＳ２８（定電流源）〜前記基準電源電位ＧＮＤの経路で放電されることで、ソフト遮断が実現される。

本実施例におけるソフト遮断は上述のとおり定電流源で放電するので、図４に示したとおり前記ＩＧＢＴ４１のゲート電圧は直線的に低下し、コレクタ電流Ｉｃの減衰速度変化も少なくなる。ゆえに、実施例１の第２の抵抗２４で放電する場合と比較して、ｔ６のソフト遮断開始時に発生する前記点火コイル６の二次側電圧のピーク値をより低く抑制することが可能である。

また、実施例１の第２の放電手段は前記第２の抵抗２４を用いるが、これは数Ｍオームの高抵抗値が必要であり、集積回路３上で比較的広いチップ面積を占有する。対して本実施例においてはＮｃｈＭＯＳによる定電流源を用いるため、実施例１と比較して狭い占有面積で同機能が実現でき、集積回路３をより小型化することが可能である。

前記実施例１および第２の実施例においては、ソフト遮断時、比較的高抵抗の前記第２の抵抗２４または比較的低い定電流値に設定された定電流源としての前記第２のＮｃｈＭＯＳ２８を通じて前記ＩＧＢＴ４１のゲート電荷を放電させる。このことは、前記ＩＧＢＴ４１のゲート端子が高インピーダンスで接地されていることと等価であり、外来ノイズに対する感受性が高いことを意味する。

そこで、本実施例は、前記ＩＧＢＴ４１のゲート端子電圧をモニタする制御端子電圧監視手段を設け、ゲート電圧が前記ＩＧＢＴ４１のしきい値以下になった場合は速やかに前記第１の放電手段によりゲート電荷を放電させるものである。

図５にこの発明に係るイグナイタ用電力半導体装置の第３の実施例を、図６に本実施例の動作を説明するタイミングチャートを示す。図５において、前記制御端子電圧監視手段として、第２の固定電圧Ｖｂｉａｓ２にバイアスされ定電流源として動作する第７のＰｃｈＭＯＳ３１と、この定電流源を能動負荷とし前記ＩＧＢＴ４１のゲート端子がゲートに入力された第３のＮｃｈＭＯＳ３０と、前記第３のＮｃｈＭＯＳ３０のドレイン電圧と前記異常検知信号ＥＭの論理積を出力する第１のＡＮＤ回路３２と、前記第１のＡＮＤ回路３２によって駆動され前記第１の放電手段を有効化する第４のＮｃｈＭＯＳ２９とを有している。

ここで、前記第７のＰｃｈＭＯＳ３１と前記第３のＮｃｈＭＯＳ３０は、前記ＩＧＢＴ４１のゲート電圧を入力とする論理反転回路として動作する。この論理反転回路のしきい値は、前記ＩＧＢＴ４１のしきい値電圧Ｖｔｈと同一となるようにＭＯＳサイズ及び前記第２の固定電圧Ｖｂｉａｓ２があらかじめ設定されている。

通常動作時は、前記異常検知信号ＥＭがローレベルであるため、前記第１のＡＮＤ回路３２の出力は、前記ＩＧＢＴ４１のゲート電圧に依らず常にローレベルであり、前記第４のＮｃｈＭＯＳ２９は常にオフしている。すなわち、通常動作時は前述の第２の実施例と全く同じ動作をする。

異常状態となる時刻ｔ６において、前記異常検知信号ＥＭがハイレベルになった場合を説明する。異常検知直後は、前記ＩＧＢＴ４１のゲート電圧はしきい値電圧Ｖｔｈより高いので、前記第３のＮｃｈＭＯＳ３０はオンしておりドレイン電圧はローレベルである。よって前記第１のＡＮＤ回路３２の出力もローレベルであり、前記第４のＮｃｈＭＯＳ２９もオフを維持しているので、前記第２の実施例で説明したとおり、ソフト遮断動作を開始する。

ソフト遮断動作が継続し、時刻ｔ７において前記ＩＧＢＴ４１のゲート電圧がしきい値Ｖｔｈに達すると、前記第３のＮｃｈＭＯＳ３０はオフしドレイン電圧はハイレベルに遷移するので、前記第１のＡＮＤ回路３２の出力がハイレベルになり、前記第４のＮｃｈＭＯＳ２９がオンする。

前記第４のＮｃｈＭＯＳ２９がオンすることにより、前記第１の抵抗２３は前記基準電源電位ＧＮＤに接続されるので、前記ＩＧＢＴ４１のゲート電荷は急速に放電される。このとき、前記ＩＧＢＴ４１のコレクタ電流Ｉｃは既にほぼ０になっているので、この段階でソフト遮断を中断し急速にゲート電荷を放電しても前記点火コイル６の二次側電圧は前記点火プラグ７を飛火させる程度には励起されない。

すなわち、異常検知直後は高インピーダンスの前記第２の放電手段でソフト遮断を行うが、前記点火プラグ７に飛火させるだけのエネルギーを前記点火コイル６が失うまで経過した時点で速やかに低インピーダンスの前記第１の放電手段に切り替えることで、外来ノイズによる前記ＩＧＢＴ４１の再オンを防止することが出来る。

図７にこの発明に係るイグナイタ用電力半導体装置の第４の実施例を示す。一般的に集積回路の各端子には外来サージから内部回路を保護する目的で、図に示したとおりサージ保護ダイオード４０が各端子〜電源間に挿入される。通常動作時において前記サージ保護ダイオード４０は動作になんら影響を及ぼさないが、チップ温度が上昇し、前記サージ保護ダイオード４０や前記半導体スイッチング素子４に載置された前記ツェナーダイオード４２にリーク電流Ｉｌｅａｋ２、Ｉｌｅａｋ１が発生し、ゲート端子に漏洩することがある。

前述のとおり、本発明に係るイグナイタ用電力半導体装置においては、異常検知時のソフト遮断を高インピーダンスの前記第２の放電手段にて行うため、異常高温動作時には前記リーク電流Ｉｌｅａｋ１、Ｉｌｅａｋ２によってゲート電圧が上昇してしまい、遮断が行えなくなる懸念がある。

そこで、本実施例には、異常高温動作時にリーク電流の影響でゲート電圧が低下できない場合には、緊急措置として前記第１の放電手段を有効化し、速やかに遮断を行うものである。

図８に本実施例の動作を説明するタイミングチャートを示す。本実施例における制御端子電圧監視手段においては、前述の第３の実施例においてゲート電圧がしきい値Ｖｔｈ以下になった時に速やかに放電する回路に加えて、前記異常高温動作時にゲート電圧が低下しない場合において急速放電させる回路を有する。

第８のＰｃｈＭＯＳ３４と第３の固定電圧Ｖｂｉａｓ３でバイアスされた第５のＮｃｈＭＯＳ３３で構成される論理反転回路のしきい値は、異常高温動作時にゲート電圧が前記第１の放電手段を有効化させるべき値（限界ゲート電圧値）まで上昇したときに出力が反転するようあらかじめ設定される。

時刻ｔ６において、前記異常検知信号ＥＭがハイレベルになると、前述のとおり高インピーダンスである前記第２の放電手段が有効化される。このとき動作周囲温度が前記サージ保護ダイオード４０または前記ツェナーダイオード４２がリークするほどの異常高温であった場合、前記ＩＧＢＴ４１のゲート電圧は一端下がり始めるが、前記リーク電流Ｉｌｅａｋ１およびＩｌｅａｋ２を前記第２の放電手段が吸い込みきれず、逆にゲート電圧が上昇しはじめる。

時刻ｔ８においてゲート電圧が前記限界ゲート電圧値に達すると、ラッチ３７がセットされ、前記第４のＮｃｈＭＯＳ２９をオンさせる。これにより低インピーダンスである前記第１の放電手段が有効化し、ゲート電圧を急速に低下させる。

この場合、急速にコレクタ電流Ｉｃが遮断されるので、前記点火コイル６の二次側には前記点火プラグ７を飛火させてしまう程度の高電圧が発生してしまうが、前記ラッチ３７により、異常状態が解除されるまで前記ＩＧＢＴ４１を遮断し続けるのでＩＧＢＴ４１を保護できる。

図９にこの発明に係るイグナイタ用電力半導体装置の第５の実施例を、図１０に本実施例の動作を説明するタイミングチャートを示す。本実施例は、前述の第４の実施例同様、異常高温時におけるソフト遮断を行う際、ゲート電圧が上昇してしまう場合の緊急遮断を行うものである。

時刻ｔ６において、前記異常検知信号ＥＭがハイレベルになると、前述のとおり高インピーダンスである前記第２の放電手段が有効化される。このときの前記ＩＧＢＴ４１のゲート電圧をホールド回路５２に記憶する。動作周囲温度が前記サージ保護ダイオード４０または前記ツェナーダイオード４２がリークするほどの異常高温であった場合、前記ＩＧＢＴ４１のゲート電圧は一端下がり始めるが、前記リーク電流Ｉｌｅａｋ１およびＩｌｅａｋ２を前記第２の放電手段が吸い込みきれず、逆にゲート電圧が上昇しはじめる。

時刻ｔ９において、ゲート電圧が前記ホールド回路５２に記憶されたソフト遮断開始時のゲート電圧値に達すると、ラッチ３７がセットされ、前記第４のＮｃｈＭＯＳ２９をオンさせる。これにより低インピーダンスである前記第１の放電手段が有効化し、ゲート電圧を急速に低下させる。

この場合、急速にコレクタ電流Ｉｃが遮断されるので、前記点火コイル６の二次側には前記点火プラグ７を飛火させてしまう程度の高電圧が発生してしまうが、前記ラッチ３７により、異常状態が解除されるまで前記ＩＧＢＴ４１を遮断し続けるのでＩＧＢＴ４１を保護できる。

上述のとおり、第４および第５の実施例における異常高温動作時の遮断は緊急的なものであるので、好ましくは前記ラッチ３７のＱ出力を前記ＥＣＵ１側に返すなどの手段で緊急停止した旨を報知することが望ましい。前記報知により、例えば、前記ＥＣＵ１が前記イグナイタ用電力半導体装置５を適切に復帰させるなどといった異常状態回復手順を行うことが可能となる。

図１１にこの発明に係るイグナイタ用電力半導体装置の第６の実施例を示す。なお、本実施例のタイミングチャートは図６に示した第３の実施例のタイミングチャートと同一であるので省略する。

前述の第４、第５の実施例においては、異常高温動作時に緊急急速遮断するので前記点火プラグ７を飛火させてしまう。本実施例においては、ゲート電圧の上昇を引き起こす前記リーク電流Ｉｌｅａｋ１、Ｉｌｅａｋ２をバイパスするリーク電流補償手段を有し、異常高温動作時であっても前記点火プラグ７を飛火させないようソフト遮断を行う。

図１１において、前記リーク電流補償手段は、第６のＮｃｈＭＯＳ５５と第７のＮｃｈＭＯＳ５６で構成される第３のカレントミラー回路と、ダミーダイオード５４とで構成される。前記リーク電流補償手段の出力電流Ｉｋ２は前記サージ保護ダイオード４０のリーク電流Ｉｌｅａｋ２と前記ツェナーダイオード４２のリーク電流Ｉｌｅａｋ１と同等となるよう、前記ダミーダイオード５４のサイズおよび前記第３のカレントミラー回路のミラー比があらかじめ調整される。

異常高温動作時において前記リーク電流Ｉｌｅａｋ１、Ｉｌｅａｋ２が発生すると、同種のダイオードであるダミーダイオード５４にもリーク電流Ｉｌｅａｋ３が発生する。よって、前記第３のカレントミラー回路によって前記リーク電流Ｉｌｅａｋ１、Ｉｒｅａｋ２は前記基準電源電位ＧＮＤにバイパスされ、ゲート電圧を上昇させることがない。これにより異常高温動作時においても、前記点火プラグ７を飛火させないようソフト遮断を行うことが可能である。

３．集積回路 ４．半導体スイッチング素子 ５．イグナイタ用電力半導体装置 ６．点火コイル ７．点火プラグ １５．第１のＮＯＴ回路 １６．第２のＰｃｈＭＯＳ ２３．第１の抵抗 ２４．第２の抵抗 ２６．第１のＮｃｈＭＯＳ ２７．異常検知回路

Claims (8)

1. 点火コイルの一次側電流を通電・遮断する半導体スイッチング素子と、
   前記半導体スイッチング素子を駆動制御する集積回路と、
   を有するイグナイタ用電力半導体装置であって、
   前記集積回路は、
   通常動作時に、前記点火コイルの二次側に点火プラグ飛火電圧を発生させるように、前記半導体スイッチング素子の制御端子に蓄積された電荷を放電して遮断させる第１の放電手段と、
   異常状態を検出した際に、前記点火コイルの二次側電圧が点火プラグ飛火電圧以下となるように、前記第１の放電手段より緩慢に前記半導体スイッチング素子の制御端子に蓄積された電荷を放電して遮断させる第２の放電手段と、
   を有することを特徴とするイグナイタ用電力半導体装置。
2. 前記第１の放電手段は、前記半導体スイッチング素子の制御端子と基準電源電位間に接続された第１の抵抗を有し、
   前記第２の放電手段は、前記半導体スイッチング素子の制御端子と基準電源電位間に接続され、かつ前記前記第１の抵抗より抵抗値が大である第２の抵抗を有することを特徴とする請求項１に記載のイグナイタ用電力半導体装置。
3. 前記第１の放電手段は、前記半導体スイッチング素子の制御端子と基準電源電位間に接続された第１の抵抗を有し、
   前記第２の放電手段は、前記半導体スイッチング素子の制御端子と基準電源電位間に接続され、かつ前記前記第１の抵抗に流れる放電電流より小さい電流値を出力する定電流源を有することを特徴とする請求項１に記載のイグナイタ用電力半導体装置。
4. 前記第２の放電手段にて前記半導体スイッチング素子の遮断動作を行っているとき、前記半導体スイッチング素子の制御端子電圧を監視し所定の電圧になった場合は前記第１の放電手段により前記半導体スイッチング素子を遮断させる制御端子電圧監視手段を有することを特徴とする請求項１〜３いずれか一項に記載のイグナイタ用電力半導体装置。
5. 前記制御端子電圧監視手段は、前記制御端子電圧が前記半導体スイッチング素子のしきい値電圧以下になった場合に第１の放電手段により遮断させることを特徴とする請求項４に記載のイグナイタ用電力半導体装置。
6. 前記制御端子電圧監視手段は、前記制御端子電圧が所定の電圧以上になった場合に第１の放電手段により遮断させることを特徴とする請求項４に記載のイグナイタ用電力半導体装置。
7. 前記制御端子電圧監視手段は、前記制御端子電圧が前記第２の放電手段にて遮断動作を開始し始めた時の電圧以上になった場合に第１の放電手段により遮断させることを特徴とする請求項４に記載のイグナイタ用電力半導体装置。
8. 前記第２の放電手段にて前記半導体スイッチング素子の遮断動作を行っているとき、前記制御端子に漏洩するリーク電流をバイパスし、前記制御端子電圧の上昇を防止するリーク電流補償手段を有することを特徴とする請求項１〜３いずれか一項に記載のイグナイタ用電力半導体装置。

Images