JP2011124559A - パッケージ基板及びその製造方法 - Google Patents

パッケージ基板及びその製造方法 Download PDF

Info

Publication number
JP2011124559A
JP2011124559A JP2010248935A JP2010248935A JP2011124559A JP 2011124559 A JP2011124559 A JP 2011124559A JP 2010248935 A JP2010248935 A JP 2010248935A JP 2010248935 A JP2010248935 A JP 2010248935A JP 2011124559 A JP2011124559 A JP 2011124559A
Authority
JP
Japan
Prior art keywords
package substrate
forming
layer
peeling prevention
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010248935A
Other languages
English (en)
Other versions
JP4991925B2 (ja
Inventor
Dong Gyu Lee
ギュ リー、ドン
Dae Young Lee
ヨン リー、デ
Tae Joon Chung
ジュン チュン、テ
Seon Jae Mun
ジャエ ムン、ソン
Jin Won Choi
ウォン チョイ、ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011124559A publication Critical patent/JP2011124559A/ja
Application granted granted Critical
Publication of JP4991925B2 publication Critical patent/JP4991925B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】柱形端子の造成及び形成工程を改善して基板の反り変形の程度を制御できるパッケージ基板及びその製造方法を提供する。
【解決手段】本発明の一実施形態によるパッケージ基板は、少なくとも一つの導電性パッドを具備した基板と、前記基板上に提供され、前記導電性パッドを露出させる開口部を有する絶縁層と、前記開口部内の前記導電性パッド上に形成され、前記絶縁層の側壁に沿って前記絶縁層の上部面より高く形成される剥離防止層と、前記剥離防止層上に形成される柱形端子と、前記柱形端子上に形成されるはんだバンプと、を含む。
【選択図】図１

Description

本発明は、パッケージ基板及びその製造方法に関し、特に、柱形端子の造成及び形成工程を改善して基板の反り変形の程度を制御できるパッケージ基板及びその製造方法に関する。
フリップチップパッケージは、チップと基板に形成されたはんだバンプを利用して接続する構造を有する。
高速大容量データ処理を目的に使用するフリップチップパッケージは、半導体のデータ処理容量の増加と軽薄短小という傾向に伴って、バンプピッチが次第に減少している。
このような傾向に伴うパッケージングの変化はバンプ信頼性の悪化という問題点を引き起こしているため、これに対する改善が迅速に行われている。
従来には、基板とチップのバンプ接続信頼性を向上させるために、チップ側のバンプの材料としてソルダーから機械的強度があって安定的な銅に替え、基板側のバンプとしても銅ポストを形成した構造が提案されている。
チップと基板に形成された銅を接合するための媒介体としては、一般的にソルダーを使用しているが、通常、基板に形成された銅ポストの上にソルダーを印刷或いはメッキして使用している。しかし、上記のような銅ポストはんだバンプはいくつかの問題点を有する。銅ポストは、銅の性質上酸化しやすく硬度が強いため、基板とチップの間に反り（ｗａｒｐａｇｅ）現象が発生すると、銅ポストに亀裂が生じて、さらに短絡が発生することもある。
これによって、様々な合金材料で銅ポストを代替しようとする試みがあった。しかし、このような合金材料に選定されたポストの形成工程で、金属シード層とドライフィルムの間でドライフィルムの剥離現象が発生して、メッキされてはならない絶縁層がメッキされたり、逆にメッキされるべきパッドには全くメッキされない問題点が発生した。
本発明は、前記のような問題点に鑑みてなされたものであって、柱形端子の造成及び形成工程を改善して基板の反り変形の程度を制御できるパッケージ基板及びその製造方法を提供することにその目的がある。
上記の目的を達成するために、本発明の一実施形態は、少なくとも一つの導電性パッドを具備した基板と、前記基板上に提供され、前記導電性パッドを露出させる開口部を有する絶縁層と、前記開口部内の前記導電性パッド上に形成され、前記絶縁層の側壁に沿って前記絶縁層の上部面より高く形成される剥離防止層と、前記剥離防止層上に形成される柱形端子と、前記柱形端子上に形成されるはんだバンプと、を含むパッケージ基板を提供する。
ここで、前記剥離防止層は、前記開口部の形状に対応してコップ状に形成されてもよい。
また、前記剥離防止層は銅からなってもよい。
また、前記剥離防止層は前記剥離防止層の最下部にメッキシード層を含んでもよい。
そして、前記剥離防止層及び前記柱形端子は電解メッキ法で形成されてもよい。
そして、前記柱形端子は錫（ｔｉｎ）及び銅（ｃｏｐｐｅｒ）の合金からなってもよい。
ここで、前記銅（ｃｏｐｐｅｒ）の含量は０．２ｗｔ％〜４ｗｔ％であってもよい。
また、前記はんだバンプは錫（ｔｉｎ）及びビズマス（ｂｉｓｍｕｔｈ）の合金からなってもよい。
上記の目的を達成するために、本発明の他の実施形態は、少なくとも一つの導電性パッドを具備した基板を用意する段階と、前記基板上に前記導電性パッドを露出させるように開口部を有する絶縁層を形成する段階と、前記開口部内の前記導電性パッド上に、前記絶縁層の側壁に沿って前記絶縁層の上部面より高く剥離防止層を形成する段階と、前記剥離防止層上に柱形端子を形成する段階と、前記柱形端子上にはんだバンプを形成する段階と、を含むパッケージ基板の製造方法を提供する。
ここで、前記剥離防止層を形成する段階の前に、前記絶縁層上にメッキシード層を形成する段階と、前記メッキシード層上に前記剥離防止層形成のためのドライフィルムパターンを形成する段階と、をさらに含んでもよい。
また、前記ドライフィルムパターンを形成する段階は、前記メッキシード層上にドライフィルムレジストを形成する段階と、前記ドライフィルムレジストを露光及び現像して前記ドライフィルムパターンを形成する段階と、を含んでもよい。
ここで、前記剥離防止層は前記開口部の形状に対応してコップ状に形成されてもよい。
また、前記剥離防止層は銅で形成されてもよい。
そして、前記剥離防止層及び前記柱形端子は電解メッキ法で形成されてもよい。
ここで、前記柱形端子は、前記柱形端子を成す粒子の大きさが小さく形成されるように、０．５ＡＳＤ（Ａ／ｄｍ２）〜３ＡＳＤ（Ａ／ｄｍ２）で電解メッキされてもよい。
また、前記柱形端子は錫（ｔｉｎ）及び銅（ｃｏｐｐｅｒ）の合金で形成されてもよい。
ここで、前記柱形端子は、前記銅（ｃｏｐｐｅｒ）の含量が０．２ｗｔ％〜４ｗｔ％になるように形成されてもよい。
また、前記はんだバンプは錫（ｔｉｎ）及びビズマス（ｂｉｓｍｕｔｈ）の合金で形成されてもよい。
そして、前記はんだバンプを形成する段階の後に、リフロー段階をさらに含んでもよい。
本発明によると、柱形端子の造成及び形成工程を改善して基板の反り変形の程度を制御できるパッケージ基板及びその製造方法を提供することができる。
また、メッキ工程時、ドライフィルムパターンの剥離現象を予め防止して、使用者が所望する所にメッキを実施し、所望しない所はメッキされないようにすることができる。
また、柱形端子を構成する物質よりも低い融点を有する物質ではんだバンプを形成して、リフロー時にはんだバンプと柱形端子が一緒に溶けることを防止することができる。
本発明の実施形態によるパッケージ基板を概略的に示す断面図である。 本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。 本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。 本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。 本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。 本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。 本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。 本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。 本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。 本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
しかし、本発明の実施形態は他の様々な形態に変形されることができ、本発明の範囲が以下で説明される実施形態に限定されるものではない。また、本発明の実施形態は、当業界における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさなどは、より明確な説明のために誇張される場合があり、図面上において同じ符号で表示される要素は同じ要素を示す。
以下では、図１を参照して本発明の実施形態によるパッケージ基板について説明する。
図１は、本発明の実施形態によるパッケージ基板を概略的に示す断面図である。
本発明の実施形態によるパッケージ基板１は、少なくとも一つの導電性パッド１０１を具備した基板１０、前記基板１０上に提供され、前記導電性パッド１０１を露出させる開口部Ｏを有する絶縁層１０２、前記開口部Ｏ内の前記導電性パッド１０１上に形成され、前記絶縁層１０２の側壁に沿って前記絶縁層１０２の上部面より高く形成された剥離防止層１０５、前記剥離防止層１０５上に形成された柱形端子１０６及び前記柱形端子１０６上に形成されたはんだバンプ１０７を含む。
ここで、剥離防止層１０５は、前記開口部Ｏの形状に対応してコップ状に形成され、銅からなることができる。
また、前記剥離防止層１０５は、前記剥離防止層１０５の最下部にメッキシード層１０３を含む。メッキシード層１０３は、無電解メッキで形成された化学銅メッキであってもよい。前記メッキシード層１０３は、以後電解メッキで形成される剥離防止層１０５と柱形端子１０６のための電極の役割を果たす。ここで、剥離防止層１０５と柱形端子１０６は電解メッキで形成されるが、剥離防止層１０５と柱形端子１０６を形成する方法はこれに限定されるものではない。例えば、メッキシード層１０３なしに無電解メッキで形成することも可能である。
前記剥離防止層１０５は、開口部Ｏ内の前記導電性パッド１０１上に形成され、前記絶縁層１０２の側壁に沿って前記絶縁層１０２の上部面より高く形成される。剥離防止層１０５は、以後形成される柱形端子１０６形成用メッキ液の絶縁層１０２と柱形端子１０６形成用ドライフィルムパターン（図示せず、図２ｄ〜図２ｈ参照）の間の界面浸透を防止することで、ドライフィルムパターンの剥離問題を予め防止して、使用者が所望する所にメッキを実施し所望しない所はメッキされないようにすることができる。
前記剥離防止層１０５上には、柱形端子１０６が電解メッキ法で形成されることができる。前記柱形端子１０６は、錫（ｔｉｎ）及び銅（ｃｏｐｐｅｒ）の合金からなることが好ましい。ここで、銅の含量は０．２ｗｔ％〜４ｗｔ％であってもよい。既存の主に使用された銅からなる柱形端子の代わりに、上記のような錫及び銅の合金からなる柱形端子１０６を使用すると、銅より軟性の錫及び銅の合金の性質によって、基板の反り変形の程度を制御できるパッケージ基板１を製作することができる。
前記柱形端子１０６上にははんだバンプ１０７が形成されるが 、前記はんだバンプ１０７は錫（ｔｉｎ）及びビズマス（ｂｉｓｍｕｔｈ）の合金からなることが好ましい。柱形端子１０６を構成する錫及び銅の合金より低い融点を有する錫及びビズマスの合金ではんだバンプ１０７を構成すると、リフローしてはんだバンプ１０７を形成する時、柱形端子１０６が一緒に溶けることを防止できる。
以下では、図２ａ〜図２ｉを参照して本発明の実施形態によるパッケージ基板の製造方法について説明する。
図２ａ〜図２ｉは、本発明の実施形態によるパッケージ基板を形成する工程を概略的に示す断面図である。
本発明の実施形態によるパッケージ基板１の製造方法は、少なくとも一つの導電性パッド１０１を具備した基板１０を用意する段階と、前記基板１０上に前記導電性パッド１０１が露出するように開口部Ｏを有する絶縁層１０２を形成する段階と、前記開口部Ｏ内の前記導電性パッド１０１上に、前記絶縁層１０２の側壁に沿って前記絶縁層１０２の上部面より高く剥離防止層１０５を形成する段階と、前記剥離防止層１０５上に柱形端子１０６を形成する段階と、前記柱形端子１０６上にはんだバンプ１０７を形成する段階とを含む。
図２ａに示すように、少なくとも一つの導電性パッド１０１を具備した基板１０上に導電性パッド１０１が露出するように開口部Ｏを有する絶縁層１０２を形成する。前記絶縁層１０２は感光性ソルダーレジストで形成されることができる。すなわち、ソルダーレジストを塗布し、露光及び現像して絶縁層１０２を形成することができる。
次に、図２ｂに示すように、開口部Ｏを有する絶縁層１０２上にメッキシード層１０３を形成する。メッキシード層１０３は無電解メッキで形成された化学銅メッキからなってもよい。前記メッキシード層１０３は、以後電解メッキで形成される剥離防止層１０５と柱形端子１０６のための電極の役割を果たす。
次に、図２ｃに示すように、前記メッキシード層１０３上にドライフィルムレジスト１０４'を形成した後、前記ドライフィルムレジスト１０４'を露光及び現像して図２ｄに示すようなドライフィルムパターン１０４を形成する。
次に、図２ｅに示すように、前記開口部Ｏ内の導電性パッド１０１上に、前記絶縁層１０２の側壁に沿って前記絶縁層１０２の上部面より高く剥離防止層１０５を形成する。
ここで、剥離防止層１０５は、前記開口部Ｏの形状に対応してコップ状に形成され、銅からなることができる。
また、剥離防止層１０５は、メッキシード層１０３を電極として電解メッキ法で形成されることができる。
ここで、剥離防止層１０５は、以後形成される柱形端子１０６形成用メッキ液の絶縁層１０２と柱形端子１０６形成用ドライフィルムパターン１０４の間の界面浸透を防止することで、ドライフィルムパターン１０４の剥離問題を予め防止して、使用者が所望する所にメッキを実施し所望しない所はメッキされないようにすることができる。
次に、図２ｆに示すように、前記剥離防止層１０５上に柱形端子１０６を形成する。柱形端子１０６も電解メッキ法で形成されることができるが、前記柱形端子１０６は錫（ｔｉｎ）及び銅（ｃｏｐｐｅｒ）の合金からなることが好ましい。ここで、銅の含量は０．２ｗｔ％〜４ｗｔ％であってもよい。既存のよく使用される銅からなる柱形端子の代わりに、上記のような錫及び銅の合金からなる柱形端子１０６を使用すると、銅より軟性の錫及び銅の合金の性質によって基板の反り変形の程度を制御できるパッケージ基板１を製作することができる。
ここで、剥離防止層１０５と柱形端子１０６は電解メッキで形成されるが、剥離防止層１０５と柱形端子１０６を形成する方法はこれに限定されるのではない。例えば、メッキシード層１０３なしに無電解メッキで形成することも可能である。
前記柱形端子１０６は、粒子の大きさが小さく形成されるように０．５ＡＳＤ（Ａ／ｄｍ２）〜３ＡＳＤ（Ａ／ｄｍ２）で電解メッキされることが好ましい。錫及び銅の合金形成工程中に高い電流密度が印加されると、前記合金の粒子の大きさが大きくなって体積の膨脹が発生し、ドライフィルムパターン１０４が剥離される現象が誘発されるおそれがある。よって、０．５ＡＳＤ（Ａ／ｄｍ２）〜３ＡＳＤ（Ａ／ｄｍ２）で錫及び銅の合金を電解メッキして柱形端子１０６を形成することで、前記柱形端子１０６を成す粒子の大きさが小さくなるようにする。
次に、図２ｇに示すように、前記柱形端子１０６上にはんだペースト１０７'を印刷する。
次に、図２ｈに示すように、はんだペースト１０７'をリフローしてはんだバンプ１０７を形成する。
前記はんだバンプ１０７は錫（ｔｉｎ）及びビズマス（ｂｉｓｍｕｔｈ）の合金からなることが好ましい。柱形端子１０６を構成する錫及び銅の合金より低い融点を有する錫及びビズマスの合金ではんだバンプ１０７を構成すると、リフローしてはんだバンプ１０７を形成する時、柱形端子１０６が一緒に溶けることを防止することができる。
次に、図２ｉに示すように、柱形端子１０６形成用ドライフィルムパターン１０４を取り除いた後、ドライフィルムパターン１０４下面のメッキシード層１０３を取り除いて図１に示されたパッケージ基板１を完成する。
本発明は、上述した実施形態及び添付の図面によって限定されず、添付の請求の範囲によって限定される。従って、請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野における通常の知識を有する者であれば、様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するものである。
本発明の実施形態によると、柱形端子の造成及び形成工程を改善して基板の反り変形の程度を制御できるパッケージ基板及びその製造方法を提供することができる。
また、メッキ工程時、ドライフィルムパターンの剥離現象を予め防止して、使用者が所望する所にメッキを実施し所望しない所にはメッキされないようにすることができる。
また、柱形端子を構成する物質より低い融点を有する物質ではんだバンプを形成して、リフロー時はんだバンプと柱形端子が一緒に溶けることを防止できる。
１：パッケージ基板
１０：基板
１０１：導電性パッド
１０２：絶縁層
１０５：剥離防止層
１０６：柱形端子
１０７：はんだバンプ

Claims (19)

  1. 少なくとも一つの導電性パッドを具備した基板と、
    前記基板上に提供され、前記導電性パッドを露出させる開口部を有する絶縁層と、
    前記開口部内の前記導電性パッド上に形成され、前記絶縁層の側壁に沿って前記絶縁層の上部面より高く形成される剥離防止層と、
    前記剥離防止層上に形成される柱形端子と、
    前記柱形端子上に形成されるはんだバンプと
    を含むことを特徴とするパッケージ基板。
  2. 前記剥離防止層は前記開口部の形状に対応してコップ状に形成されることを特徴とする請求項１に記載のパッケージ基板。
  3. 前記剥離防止層は銅からなることを特徴とする請求項１または２に記載のパッケージ基板。
  4. 前記剥離防止層は前記剥離防止層の最下部にメッキシード層を含むことを特徴とする請求項１から３の何れか１項に記載のパッケージ基板。
  5. 前記剥離防止層及び前記柱形端子は電解メッキ法で形成されることを特徴とする請求項１から４の何れか１項に記載のパッケージ基板。
  6. 前記柱形端子は錫（ｔｉｎ）及び銅（ｃｏｐｐｅｒ）の合金からなることを特徴とする請求項１から５の何れか１項に記載のパッケージ基板。
  7. 前記銅（ｃｏｐｐｅｒ）の含量は０．２ｗｔ％〜４ｗｔ％であることを特徴とする請求項６に記載のパッケージ基板。
  8. 前記はんだバンプは錫（ｔｉｎ）及びビズマス（ｂｉｓｍｕｔｈ）の合金からなることを特徴とする請求項１から７の何れか１項に記載のパッケージ基板。
  9. 少なくとも一つの導電性パッドを具備した基板を用意する段階と、
    前記基板上に前記導電性パッドを露出させるように開口部を有する絶縁層を形成する段階と、
    前記開口部内の前記導電性パッド上に、前記絶縁層の側壁に沿って前記絶縁層の上部面より高く剥離防止層を形成する段階と、
    前記剥離防止層上に柱形端子を形成する段階と、
    前記柱形端子上にはんだバンプを形成する段階と
    を含むことを特徴とするパッケージ基板の製造方法。
  10. 前記剥離防止層を形成する段階の前に、
    前記絶縁層上にメッキシード層を形成する段階と、
    前記メッキシード層上に前記剥離防止層形成のためのドライフィルムパターンを形成する段階と、をさらに含むことを特徴とする請求項９に記載のパッケージ基板の製造方法。
  11. 前記ドライフィルムパターンを形成する段階は、
    前記メッキシード層上にドライフィルムレジストを形成する段階と、
    前記ドライフィルムレジストを露光及び現像して前記ドライフィルムパターンを形成する段階と、を含むことを特徴とする請求項１０に記載のパッケージ基板の製造方法。
  12. 前記剥離防止層は前記開口部の形状に対応してコップ状に形成されることを特徴とする請求項９から１１の何れか１項に記載のパッケージ基板の製造方法。
  13. 前記剥離防止層は銅で形成されることを特徴とする請求項９から１２の何れか１項に記載のパッケージ基板の製造方法。
  14. 前記剥離防止層及び前記柱形端子は電解メッキ法で形成されることを特徴とする請求項９から１３の何れか１項に記載のパッケージ基板の製造方法。
  15. 前記柱形端子は、前記柱形端子を成す粒子の大きさが小さく形成されるように、０．５ＡＳＤ（Ａ／ｄｍ２）〜３ＡＳＤ（Ａ／ｄｍ２）で電解メッキされることを特徴とする請求項１４に記載のパッケージ基板の製造方法。
  16. 前記柱形端子は錫（ｔｉｎ）及び銅（ｃｏｐｐｅｒ）の合金で形成されることを特徴とする請求項９から１５の何れか１項に記載のパッケージ基板の製造方法。
  17. 前記柱形端子は、前記銅（ｃｏｐｐｅｒ）の含量が０．２ｗｔ％〜４ｗｔ％になるように形成されることを特徴とする請求項１６に記載のパッケージ基板の製造方法。
  18. 前記はんだバンプは錫（ｔｉｎ）及びビズマス（ｂｉｓｍｕｔｈ）の合金で形成されることを特徴とする請求項９から１７の何れか１項に記載のパッケージ基板の製造方法。
  19. 前記はんだバンプを形成する段階の後に、リフロー段階をさらに含むことを特徴とする請求項９から１８の何れか１項に記載のパッケージ基板の製造方法。
JP2010248935A 2009-12-08 2010-11-05 パッケージ基板及びその製造方法 Expired - Fee Related JP4991925B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090121098A KR101187977B1 (ko) 2009-12-08 2009-12-08 패키지 기판 및 그의 제조방법
KR10-2009-0121098 2009-12-08

Publications (2)

Publication Number Publication Date
JP2011124559A true JP2011124559A (ja) 2011-06-23
JP4991925B2 JP4991925B2 (ja) 2012-08-08

Family

ID=44288093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010248935A Expired - Fee Related JP4991925B2 (ja) 2009-12-08 2010-11-05 パッケージ基板及びその製造方法

Country Status (3)

Country Link
US (2) US8456003B2 (ja)
JP (1) JP4991925B2 (ja)
KR (1) KR101187977B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231130A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法
JP2013077726A (ja) * 2011-09-30 2013-04-25 Toppan Printing Co Ltd 半導体パッケージの製造方法
JP2016122776A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 バンプ付きプリント配線板およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US20130313710A1 (en) * 2012-05-22 2013-11-28 Micron Technology, Inc. Semiconductor Constructions and Methods of Forming Semiconductor Constructions
KR101936232B1 (ko) 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
KR101382843B1 (ko) 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US9064971B2 (en) 2012-12-20 2015-06-23 Intel Corporation Methods of forming ultra thin package structures including low temperature solder and structures formed therby
US10051741B2 (en) 2013-11-06 2018-08-14 Qualcomm Incorporated Embedded layered inductor
CN110047762A (zh) * 2019-04-03 2019-07-23 江苏纳沛斯半导体有限公司 一种提高不规则铜柱高度均匀性的优化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329966A (ja) * 2001-04-27 2002-11-15 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板及び多層配線板
JP2004207317A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP2006179797A (ja) * 2004-12-24 2006-07-06 Ibiden Co Ltd プリント配線板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269453A (en) * 1992-04-02 1993-12-14 Motorola, Inc. Low temperature method for forming solder bump interconnections to a plated circuit trace
JP2000299337A (ja) * 1999-04-13 2000-10-24 Fujitsu Ltd 半導体装置及びその製造方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6742247B2 (en) * 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards
US6878633B2 (en) * 2002-12-23 2005-04-12 Freescale Semiconductor, Inc. Flip-chip structure and method for high quality inductors and transformers
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US7323780B2 (en) * 2005-11-10 2008-01-29 International Business Machines Corporation Electrical interconnection structure formation
WO2007068133A1 (en) 2005-12-13 2007-06-21 Oc Oerlikon Balzers Ag Improved sputter target utilization
KR100772920B1 (ko) 2006-02-20 2007-11-02 주식회사 네패스 솔더 범프가 형성된 반도체 칩 및 제조 방법
KR100771320B1 (ko) 2006-05-29 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR101479512B1 (ko) 2008-01-22 2015-01-08 삼성전자주식회사 반도체 패키지의 제조방법
US8283781B2 (en) * 2010-09-10 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329966A (ja) * 2001-04-27 2002-11-15 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板及び多層配線板
JP2004207317A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP2006179797A (ja) * 2004-12-24 2006-07-06 Ibiden Co Ltd プリント配線板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231130A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法
JP2013243387A (ja) * 2011-04-25 2013-12-05 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法
JP2013077726A (ja) * 2011-09-30 2013-04-25 Toppan Printing Co Ltd 半導体パッケージの製造方法
JP2016122776A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 バンプ付きプリント配線板およびその製造方法

Also Published As

Publication number Publication date
US8835302B2 (en) 2014-09-16
JP4991925B2 (ja) 2012-08-08
KR101187977B1 (ko) 2012-10-05
US8456003B2 (en) 2013-06-04
KR20110064470A (ko) 2011-06-15
US20130237049A1 (en) 2013-09-12
US20110186991A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
JP4991925B2 (ja) パッケージ基板及びその製造方法
JP5456103B2 (ja) 配線基板及び半導体装置の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20100132998A1 (en) Substrate having metal post and method of manufacturing the same
JP5624077B2 (ja) パッケージ基板
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US20080185711A1 (en) Semiconductor package substrate
JP2009076851A (ja) 実装基板構造物及びその製造方法
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP2012049250A (ja) 配線基板の製造方法
KR100714774B1 (ko) 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법
JP6473002B2 (ja) バンプ付きプリント配線板
JP4047251B2 (ja) 配線基板および配線基板の製造方法
JP2006054467A (ja) 基板のソルダーボールの形成方法及び基板
JP2021027224A (ja) プリント配線板の製造方法
JP2007081150A (ja) 半導体装置及び基板
JP2013538015A (ja) コアレス基板処理における金または金パラジウムによる電解表面仕上げ
JP6464774B2 (ja) 配線基板およびその製造方法
US20060030069A1 (en) Packaging method for manufacturing substrates
KR100608360B1 (ko) 반도체 장치의 솔더 구조물 형성 방법
JP5562550B2 (ja) はんだ被着方法
JP2020120079A (ja) 配線基板
JP2020096097A (ja) 多層配線基板、半導体パッケージ、多層配線基板および半導体パッケージの製造方法
JP2007149920A (ja) Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板
JP2006222323A (ja) ソルダーバンプの形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4991925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees