JP2007149920A - Bga型キャリア基板の製造方法及びbga型キャリア基板 - Google Patents

Bga型キャリア基板の製造方法及びbga型キャリア基板 Download PDF

Info

Publication number
JP2007149920A
JP2007149920A JP2005341582A JP2005341582A JP2007149920A JP 2007149920 A JP2007149920 A JP 2007149920A JP 2005341582 A JP2005341582 A JP 2005341582A JP 2005341582 A JP2005341582 A JP 2005341582A JP 2007149920 A JP2007149920 A JP 2007149920A
Authority
JP
Japan
Prior art keywords
conductor layer
carrier substrate
copper plating
layer
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005341582A
Other languages
English (en)
Other versions
JP4984502B2 (ja
Inventor
Norihiko Miyahara
紀彦 宮原
Tomoaki Taniguchi
知昭 谷口
Takehito Ebihara
健仁 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2005341582A priority Critical patent/JP4984502B2/ja
Publication of JP2007149920A publication Critical patent/JP2007149920A/ja
Application granted granted Critical
Publication of JP4984502B2 publication Critical patent/JP4984502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】開口部内のはんだボール電極上に嵩上げ導体層を直流の電解銅めっきにて形成する際、予め電解銅めっきに使用する銅めっき液に銅めっき添加剤(促進剤)を添加することにより、嵩上げ導体層の表面形状を制御するようにしたBGA型キャリア基板の製造方法及びBGA型キャリア基板を提供することを目的とする。
【解決手段】本発明のBGA型キャリア基板100は、絶縁基材11の一方の面にランド21a及び半導体チップを接続するための電極パッド21bと、他方の面にランド21aと電気的に接続されたはんだボール形成用の嵩上げ導体層31とNi/Auめっき層51とが形成されており、嵩上げ導体層31を直流の電解銅プラグめっきで形成する際、銅めっき液に予めジスルフィド(二硫化物)系銅めっき添加剤(促進剤)を所定量添加しておく。
【選択図】図3

Description

本発明は、半導体チップが搭載されるBGA型キャリア基板の製造方法及びBGA型キャリア基板に関するものである。
近年の半導体装置は小型化、薄型化及び高密度化がより一層要求されるのに伴い、これらの半導体装置に用いられるパッケージ形態はQFP(クワッド・フラット・パッケージ)型やTCP(テープ・キャリア・パッケージ)からバンプ電極をエリアアレイ状に配置したBGA(ボール・グリッド・アレイ)を使ったCSP(チップ・サイズ・パッケージ)として大きく市場に展開されている。
また、半導体大規模集積回路(LSI)等の半導体素子では、近年、動作速度がクロック周波数で1GHzに達するものが出現している。この様な高速半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が1000を越えるものもある。
このような多端子数の半導体素子をプリント配線基板に実装するために、半導体素子とプリント基板の間にはキャリア基板が配置され、両者の電気的接合の橋渡しを担っている。キャリア基板は、高密度化された半導体素子の端子との接合に対応するため、プリント配線基板よりも非常に薄い層構造で、一方の面に半導体チップを実装するためのバンプが、他方の面にはんだボール電極パッドが形成されてなるBGA型キャリア基板が用いられている。
最近では、さらなる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線層を形成したものを積層して多層回路配線板全体の厚さを薄くするとともに、層間接続長を短くすることにより高周波に対応させたものも開発されてきている。
図5(a)及び(b)は、従来の半導体装置用テープキャリアの一例を示す模式平面図及び模式構成断面図である。
テープキャリア200は、ポリイミドフィルム等からなる絶縁性フィルム111の所定位置に、インナーリード121c、配線層121b、ランド121a、デバイスホール113、はんだボール電極131が設けられている。
はんだボール電極131は、ランド121aの裏面の絶縁性フィルム111に形成された開口部112内に設けられており、はんだボール電極131上にはAu(金)、Sn(錫)、はんだ等によるめっきが施される。
さらに、はんだボール電極131上には、半田球を搭載、またははんだペーストの印刷、リフローにてはんだボール電極131上にはんだボール141が形成され(図6参照)、ICチップを搭載、実装して半導体装置が得られる。
上記はんだボール電極131上に半田ボール141を形成する際、最近のファインピッチ、高密度実装の流れから、絶縁性フィルム111の厚みに対し、開口部112の径が小さくなっているため、半田球(又は、はんだペースト)が開口部112内のはんだボール電極131に接触し難くなる。
この結果、はんだ濡れ不良が生じたり、開口部112内にボイドが生じ、はんだボール電極131にはんだが接合されないことがある。
このはんだボール電極131へのはんだが接合不良問題を解決する方法として、はんだボール電極131上の開口部112内に電解銅めっきで嵩上げ導体層を形成した半導体装置用テープキャリアが提案されている(例えば、特許文献1参照)。
しかしながら、はんだボール電極131上に形成される開口部の径が小さくなってくると、嵩上げ導体層の表面形状が問題になってくる。
図7(a)は、ランド121aの裏面の絶縁性フィルム111に形成された開口部112内にはんだボール電極131が形成されたテープキャリアの部分模式構成断面図を示す。
図7(a)に示す開口部112内のはんだボール電極131上に電解銅プラグめっきにより嵩上げ導体層151を形成した嵩上げ導体層151の表面形状の一例を図7(b)に示す。
図7(b)に示す嵩上げ導体層151の表面は凸状の形状をしており、嵩上げ導体層151の厚みが、絶縁性フィルム111の8割程度に達していると、半田球を搭載する際に嵩上げ導体層151上で不安定になり、リフローする際に半田球が落ちたり、はんだボールの位置ズレ等が発生し、問題となっている。
このことから、嵩上げ導体層151の表面形状は、平坦か、凹状にすることが好ましい。
図7(b)に示す嵩上げ導体層151表面の凸状の形状は、銅プラグめっきを直流の電解銅めっきで行った場合の事例で、めっき条件等で銅めっき析出形状を制御するのは難しいという問題を有している。
特許第3238074号公報
本発明は、上記問題点に鑑み考案されたもので、開口部内のはんだボール電極上に嵩上げ導体層を直流の電解銅めっきにて形成する際、予め電解銅めっきに使用する銅めっき液に銅めっき添加剤(促進剤)を添加することにより、嵩上げ導体層の表面形状を制御するようにしたBGA型キャリア基板の製造方法及びBGA型キャリア基板を提供することを目的とする。
本発明に於いて上記課題を達成するために、まず請求項1においては、一方の面に半導体チップを実装するためのパッドが、他方の面にはんだボール電極と嵩上げ導体層とが形成されてなるBGA型キャリア基板の製造方法において、前記はんだボール電極の嵩上げ導体層を直流の電解銅めっきにて作製する際、電解銅めっきに使用する銅めっき液にジスルフィド(二硫化物)系銅めっき添加剤(促進剤)を添加したことを特徴とするBGA型キャリア基板の製造方法としたものである。
また、請求項2においては、請求項1に記載のBGA型キャリア基板の製造方法にて作製されたことを特徴とするBGA型キャリア基板としたものである。
本発明のBGA型キャリア基板の製造方法によると、はんだボール電極の嵩上げ導体層の表面形状を凹部状に形成できるので、はんだボールマウント性が安定化し、接合強度に優れたはんだボールを形成できる。
また、BGA型キャリア基板は、接合強度に優れたはんだボールを形成できるので、半導
体チップ等を実装して得られた半導体装置は、信頼性に優れた半導体装置となる。
以下、本発明の実施の形態につき説明する。
図1は、本発明のBGA型キャリア基板の製造方法で作製されたBGA型キャリア基板の一実施例を示す模式構成断面図である。
図2は、はんだボール形成用の嵩上げ導体層31の周辺部を拡大した部分拡大模式構成断面図である。
本発明のBGA型キャリア基板100は、絶縁基材11の一方の面にランド21a及び半導体チップを接続するための電極パッド21bと、他方の面にランド21aと電気的に接続されたはんだボール形成用の嵩上げ導体層31とNi/Auめっき層51とが形成されたものである。
嵩上げ導体層31の表面形状は、図2に示すように、凹状になっているため、安定したボールマウント性を確保でき、優れたハンダボール接合強度を得ることができる。
以下、本発明のBGA型キャリア基板の製造方法について説明する。
図3(a)〜(h)は、本発明のBGA型キャリア基板の製造方法の一例を示す模式構成断面図である。
まず、接着材層12が形成されたポリイミドフィルムフィルム等からなる絶縁基材11を準備する(図3(a)参照)。
次に、パンチング、レーザー加工等により穴開け加工して、絶縁基材11の所定位置に開口部13を形成し、開口部13内デスミア処理を行う(図3(b)参照)。
この開口部13は、はんだボール形成用の嵩上げ導体層を形成するためのもので、開口部13の孔径、加工精度等により穴開け加工方法を選定する。
次に、開口部13が形成された絶縁基材11の接着材層12面と銅箔を加圧、加熱して貼り合わせ、開口部13が形成された絶縁基材11に導体層21が形成された積層基材20を作製する(図3(c)参照)。
次に、積層基材20の導体層21の表面を電気的に保護するために、メンディングテープ等を貼着する等の方法で保護層(特に、図示せず)を形成し、ジスルフィド(二硫化物)系銅めっき添加剤(促進剤)を添加した下記に示す銅めっき液を使用して、導体層21をカソードにして直流の電解銅プラグめっきを行い、開口部13内に表面形状が凹状を示す嵩上げ導体層31を形成する(図3(d)参照)。
銅めっき液の組成例
硫酸銅濃度:130g/L
硫酸濃度 :190g/L
塩酸濃度 :100mg/L
銅めっき液用抑制剤(ポリエチレングリコール):15mg/L
易溶性酸化銅:適量
ジスルフィド(二硫化物)系銅めっき添加剤(促進剤):004〜068ml/L
上記ジスルフィド(二硫化物)系銅めっき添加剤(促進剤)の配合量は、例えば、3−スルホプロピル−ジスルフィド(ロームアンドハース社製:米国)を使った場合の事例である。
3−スルホプロピル−ジスルフィド(ロームアンドハース社製:米国)の配合濃度と開口部13の嵩上げ導体層31の表面形状との関係は、0.04〜0.15ml/Lの配合
濃度で、開口部13の嵩上げ導体層31表面は凹状の形状を示す。
0.15ml/Lから068ml/Lに増えるに従って、開口部13の嵩上げ導体層31表面は凹状から平坦状になり、068ml/L以上になると、開口部13の嵩上げ導体層31表面は凸状の形状を示す。
このように、通常の銅めっき液にジスルフィド(二硫化物)系銅めっき添加剤(促進剤)を適量添加することにより、直流の電解銅めっきにて、表面形状が凹状の嵩上げ導体層31を形成することが可能となる。
次に、導体層21上の保護層を剥離処理して、導体層21上にレジストを形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン41を形成し、嵩上げ導体層31面にはメンディングテープ等により保護層42を形成する(図3(e)参照)。
次に、レジストパターン41をエッチングマスクにして、導体層21をエッチングし、レジストパターン41及び保護層42を剥離処理して、ランド21、配線層(特に、図示せず)及び半導体チップを接続するための電極パッド21bを形成する(図3(f)参照)。
次に、ランド21が形成されている面の所定位置にAu/Niめっきを防止するためのレジスト層43を形成する(図3(g)参照)。
次に、レジスト層43をめっきマスクにして、嵩上げ導体層31及び電極パッド21b表面にAuめっき及びNiめっきを行い、Au/Niめっき層51を形成する。
以上の工程により、絶縁基材11の一方の面にランド21a及び半導体チップを接続するための電極パッド21bと、他方の面にランド21aと電気的に接続されたはんだボール形成用の嵩上げ導体層31とNi/Auめっき層51とが形成された本発明のBGA型キャリア基板100を得ることができる(図3(h)参照)。
さらに、本発明のBGA型キャリア基板100を用いて、BGA型キャリア基板100の嵩上げ導体層31に半田球をマウント・リフローしてはんだボール61を形成する。
さらに、ダイアタッチ剤44を介して半導体チップ71を搭載し、ボンディングワイヤ72にて半導体チップ71と電極パッド21bとをボンディング接続し、ソルダーレジスト45を形成し、モールド樹脂46にて成形加工して半導体装置110を得ることができる(図4参照)。
まず、25μm厚のポリイミドフィルム(ユーピレックスS)からなる絶縁基材11に接着テープ(巴川X)を貼り合わせて12μm厚の接着材層12を形成した(図3(a)参照)。
次に、パンチングにて穴開け加工して、接着材層12が形成された絶縁基材11の所定位置に開口部13を形成し、開口部13内デスミア処理を行った(図3(b)参照)。
次に、開口部13が形成された絶縁基材11の接着材層12面と25μm厚の銅箔(3EC−VLP)を加圧、加熱して貼り合わせ、開口部13が形成された絶縁基材11に25μm厚の導体層21が形成された積層基材20を作製した(図3(c)参照)。
次に、積層基材20の導体層21の表面を電気的に保護するために、メンディングテープ等を貼着する等の方法で保護層(特に、図示せず)を形成し、3−スルホプロピル−ジスルフィド(ロームアンドハース社製:米国)を添加した下記に示す銅めっき液を使用し
て、導体層21をカソードにして直流の電解銅プラグめっきを行い、開口部13内に表面形状が凹状を示す40μm厚の(嵩上げ導体層31を形成した(図3(d)参照)。
銅めっき液の組成例
・硫酸銅濃度:130g/L
・硫酸濃度 :190g/L
・塩酸濃度 :100mg/L
・銅めっき液用抑制剤(ポリエチレングリコール):15mg/L
・易溶性酸化銅:適量
・3−スルホプロピル−ジスルフィド(ロームアンドハース社製:米国):0.10ml/L
ここで、直流の電解銅プラグめっきは、水平銅めっきライン(シュミット製)を用い、電流密度(設定電流):22.5A/dm2(12A×4)、搬送速度0.3m/min、めっき時間13.8分のめっき条件にて行い、開口部13内に表面形状が凹状を示す40μm厚の嵩上げ導体層31を形成した。
次に、導体層21上の保護層を剥離処理して、導体層21上にレジストを形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン41を形成し、嵩上げ導体層31面にはメンディングテープ等により保護層42を形成した(図3(e)参照)。
次に、レジストパターン41をエッチングマスクにして、第2塩化銅からなるエッチング液で導体層21をエッチングし、レジストパターン41及び保護層42を剥離処理して、ランド21、配線層(特に、図示せず)及び半導体チップを接続するための電極パッド21bを形成した(図3(f)参照)。
次に、ランド21が形成されている面の所定位置にAu/Niめっきを防止するためのレジスト層43を形成した(図3(g)参照)。
次に、レジスト層43をめっきマスクにして、嵩上げ導体層31及び電極パッド21b表面にAuめっき行い0.5μm厚のAu層を、さらにAu層上にNiめっきを行い0.5μm厚のNi層を形成して、Au/Niめっき層51を形成した。
以上の工程により、絶縁基材11の一方の面にランド21a及び半導体チップを接続するための電極パッド21bと、他方の面にランド21aと電気的に接続されたはんだボール形成用の嵩上げ導体層31とNi/Auめっき層51とが形成された本発明のBGA型キャリア基板100を得た(図3(h)参照)。
本発明のBGA型キャリア基板の一実施例を示す模式構成断面図である。 嵩上げ導体層の表面形状を示す部分拡大模式構成断面図である。 (a)〜(h)は、本発明のBGA型キャリア基板の製造方法の一実施例を示す模式構成断面図である。 本発明のBGA型キャリア基板を用いて作製した半導体装置の一例を示す模式構成断面図である。 (a)は、従来の従来の半導体装置用テープキャリアの一例を示す模式平面図である。(b)は、(a)をA−A’線で切断した模式構成断面図である。 はんだボールを形成した半導体装置用テープキャリアの一例を示す模式構成断面図である。 (a)は、嵩上げ導体層を形成する開口部112の拡大図を示す説明図である。(b)は、開口部内の嵩上げ導体層151の表面形状の一例を示す説明図である。
符号の説明
11……絶縁基材
12……接着材層
13……開口部
20……積層基材
21……導体層
21a……バンプ
21b……電極パッド
31……嵩上げ導体層
41……レジストパターン
42……保護層
43……レジスト層
44……ダイアタッチ剤
45……ソルダーレジスト
46……モールド樹脂
51……Au/Ni層
61……はんだボール
71……半導体チップ
72……ボンディングワイヤ
100……BGA型キャリア基板
110……半導体装置
111……絶縁性フィルム
112……開口部
113……デバイスホール
121a……ランド
121b……配線層
121c……インナーリード
131……ハンダボール電極
141……ハンダボール
151……嵩上げ導体層

Claims (2)

  1. 一方の面に半導体チップを実装するためのパッドが、他方の面にはんだボール電極と嵩上げ導体層とが形成されてなるBGA型キャリア基板の製造方法において、
    前記はんだボール接続バッドの嵩上げ導体層を直流の電解銅めっきにて作製する際、電解銅めっきに使用する銅めっき液にジスルフィド(二硫化物)系銅めっき添加剤(促進剤)を添加したことを特徴とするBGA型キャリア基板の製造方法。
  2. 請求項1に記載のBGA型キャリア基板の製造方法にて作製されたことを特徴とするBGA型キャリア基板。
JP2005341582A 2005-11-28 2005-11-28 Bga型キャリア基板の製造方法及びbga型キャリア基板 Expired - Fee Related JP4984502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005341582A JP4984502B2 (ja) 2005-11-28 2005-11-28 Bga型キャリア基板の製造方法及びbga型キャリア基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005341582A JP4984502B2 (ja) 2005-11-28 2005-11-28 Bga型キャリア基板の製造方法及びbga型キャリア基板

Publications (2)

Publication Number Publication Date
JP2007149920A true JP2007149920A (ja) 2007-06-14
JP4984502B2 JP4984502B2 (ja) 2012-07-25

Family

ID=38210969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005341582A Expired - Fee Related JP4984502B2 (ja) 2005-11-28 2005-11-28 Bga型キャリア基板の製造方法及びbga型キャリア基板

Country Status (1)

Country Link
JP (1) JP4984502B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8945336B2 (en) 2012-06-29 2015-02-03 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002047594A (ja) * 1999-08-06 2002-02-15 Ibiden Co Ltd 電解めっき液、その液を用いた多層プリント配線板の製造方法および多層プリント配線板
JP2003124265A (ja) * 2001-10-16 2003-04-25 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
JP2004158737A (ja) * 2002-11-08 2004-06-03 Hitachi Cable Ltd 配線板の製造方法
JP2005187884A (ja) * 2003-12-25 2005-07-14 Ebara Corp めっき方法及びめっき装置
WO2005076681A1 (en) * 2004-01-29 2005-08-18 Atotech Deutschland Gmbh Method of manufacturing a circuit carrier and the use of the method
JP2005256120A (ja) * 2004-03-12 2005-09-22 Kanto Gakuin Univ Surface Engineering Research Institute 硫酸銅めっき用添加剤及びそれを用いた硫酸銅めっき方法
JP2005272874A (ja) * 2004-03-23 2005-10-06 Sumitomo Bakelite Co Ltd 回路基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002047594A (ja) * 1999-08-06 2002-02-15 Ibiden Co Ltd 電解めっき液、その液を用いた多層プリント配線板の製造方法および多層プリント配線板
JP2003124265A (ja) * 2001-10-16 2003-04-25 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
JP2004158737A (ja) * 2002-11-08 2004-06-03 Hitachi Cable Ltd 配線板の製造方法
JP2005187884A (ja) * 2003-12-25 2005-07-14 Ebara Corp めっき方法及びめっき装置
WO2005076681A1 (en) * 2004-01-29 2005-08-18 Atotech Deutschland Gmbh Method of manufacturing a circuit carrier and the use of the method
JP2005256120A (ja) * 2004-03-12 2005-09-22 Kanto Gakuin Univ Surface Engineering Research Institute 硫酸銅めっき用添加剤及びそれを用いた硫酸銅めっき方法
JP2005272874A (ja) * 2004-03-23 2005-10-06 Sumitomo Bakelite Co Ltd 回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8945336B2 (en) 2012-06-29 2015-02-03 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device

Also Published As

Publication number Publication date
JP4984502B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
US6943100B2 (en) Method of fabricating a wiring board utilizing a conductive member having a reduced thickness
US20100132998A1 (en) Substrate having metal post and method of manufacturing the same
US9111818B2 (en) Packaging substrate
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US20080185711A1 (en) Semiconductor package substrate
US20080036079A1 (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
JP2011014944A (ja) 電子部品実装構造体の製造方法
US20150008021A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2016076534A (ja) 金属ポスト付きプリント配線板およびその製造方法
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
JP6473002B2 (ja) バンプ付きプリント配線板
JP2010232616A (ja) 半導体装置及び配線基板
JP4984502B2 (ja) Bga型キャリア基板の製造方法及びbga型キャリア基板
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP2005191131A (ja) 配線基板の製造方法
JP2002246510A (ja) 配線基板及びテープキャリア並びにこれを用いた半導体装置
JP7412735B2 (ja) 半導体パッケージの製造方法
US9171818B2 (en) Package structure and the method to manufacture thereof
KR20030072855A (ko) 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법
US20080210457A1 (en) Tape carrier for semiconductor device and method for making same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees