JP2010537428A - シールドされたゲートトレンチfetのための方法及び構造 - Google Patents
シールドされたゲートトレンチfetのための方法及び構造 Download PDFInfo
- Publication number
- JP2010537428A JP2010537428A JP2010521949A JP2010521949A JP2010537428A JP 2010537428 A JP2010537428 A JP 2010537428A JP 2010521949 A JP2010521949 A JP 2010521949A JP 2010521949 A JP2010521949 A JP 2010521949A JP 2010537428 A JP2010537428 A JP 2010537428A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- layer
- trench
- forming
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 144
- 230000008569 process Effects 0.000 claims abstract description 62
- 230000005669 field effect Effects 0.000 claims abstract description 56
- 230000003647 oxidation Effects 0.000 claims abstract description 50
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 50
- 210000000746 body region Anatomy 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 9
- 238000009279 wet oxidation reaction Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/035281—Shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
- H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
- H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Electromagnetism (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (64)
- シールドされたゲートを備える電界効果トランジスタであって、
半導体領域中に伸張しているトレンチと、
前記トレンチの下部位にあるシールド電極であり、前記シールド電極は第1及び第2の誘電体層を含むシールド誘電体よって前記半導体領域から絶縁され、前記第1の誘電体層は前記第2の誘電体層と前記半導体領域との間で伸張し、前記第2の誘電体層は、前記第2の誘電体層よって覆われている前記半導体領域の表面に沿った酸化物成長を酸化プロセス中に抑制する材料を含む、シールド電極と、
前記シールド電極を覆っている電極間誘電体と、
上部トレンチ側壁を裏張りしているゲート誘電体と、
前記電極間誘電体を覆って前記トレンチの上部位にあるゲート電極と、
を含むことを特徴とする電界効果トランジスタ。 - 請求項1に記載の電界効果トランジスタであって、前記第1の誘電体層は前記トレンチ側壁に沿って伸張し、前記第1の誘電体層の部位は上部トレンチ側壁に沿って伸張して前記ゲート誘電体を形成していることを特徴とする電界効果トランジスタ。
- 請求項2に記載の電界効果トランジスタであって、前記第1の誘電体層は酸化物層を含み、前記第2の誘電体層は窒化シリコン層を含むことを特徴とする電界効果トランジスタ。
- 請求項1に記載の電界効果トランジスタであって、前記第1及び第2の誘電体層は前記トレンチ側壁に沿って伸張し、前記第1及び第2の誘電体層の部位は上部トレンチ側壁に沿って伸張して前記ゲート誘電体を形成していることを特徴とする電界効果トランジスタ。
- 請求項4に記載の電界効果トランジスタであって、前記第1の誘電体層は酸化物層を含み、前記第2の誘電体は窒化シリコン層を含むことを特徴とする電界効果トランジスタ。
- 請求項1に記載の電界効果トランジスタであって、前記第1の誘電体層は酸化物層を含み、前記第2の誘電体層は窒化シリコン層を含み、前記ゲート誘電体はゲート酸化物層を含むことを特徴とする電界効果トランジスタ。
- 請求項6に記載の電界効果トランジスタであって、前記ゲート誘電体は、窒化シリコン層。
をさらに含むことを特徴とする電界効果トランジスタ。 - 請求項1に記載の電界効果トランジスタであって、前記半導体領域は、第1の導電型のドリフト領域と、前記ドリフト領域を覆って伸張している第2の導電型のボディ領域と、前記トレンチに隣接して前記ボディ領域にある前記第1の導電型のソース領域と、
を含むことを特徴とする電界効果トランジスタ。 - 請求項8に記載の電界効果トランジスタであって、前記ゲート電極は前記トレンチにおいて前記半導体領域上面の下方に凹部をなし、前記シールドされたゲートを備える電界効果トランジスタは、前記ソース及びボディ領域に接合している内部接合層と、前記ゲート電極及び前記内部接合層を互いに絶縁するために前記ゲート電極を覆う誘電体材料と、
をさらに含むことを特徴とする電界効果トランジスタ。 - 請求項8に記載の電界効果トランジスタであって、前記半導体領域は、前記第1の導電型の基板をさらに含み、前記ドリフト領域は前記基板を覆って伸張し、前記トレンチは前記ボディ領域を通って前記ドリフト領域中に伸張することを特徴とする電界効果トランジスタ。
- 請求項8に記載の電界効果トランジスタであって、前記半導体領域は前記第2の導電型の基板を含み、前記ドリフト領域は前記基板を覆って伸張し、前記トレンチは前記ボディ領域を通って前記ドリフト領域中に伸張することを特徴とする電界効果トランジスタ。
- 請求項1に記載の電界効果トランジスタであって、前記第1の誘電体層は50〜500Åの範囲内の厚さを有する酸化物層を含むことを特徴とする電界効果トランジスタ。
- 請求項1に記載の電界効果トランジスタであって、前記第2の誘電体層は100〜300Åの範囲内の厚さ有する窒化シリコン層を含むことを特徴とする電界効果トランジスタ。
- 請求項1に記載の電界効果トランジスタであって、前記電極間誘電体は、熱酸化物を含み、前記ゲート誘電体の厚さより大きい厚さを有することを特徴とする電界効果トランジスタ。
- 請求項1に記載の電界効果トランジスタであって、前記シールド誘電体は第3の誘電体層をさらに含み、前記第2の誘電体層は前記第1及び第3の誘電体層の間で伸張していることを特徴とする電界効果トランジスタ。
- 請求項15に記載の電界効果トランジスタであって、前記第1及び第3の誘電体層の各々は酸化物層を含み、前記第2の誘電体層は窒化シリコン層を含むことを特徴とする電界効果トランジスタ。
- 請求項15に記載の電界効果トランジスタであって、前記第3の誘電体層は、前記第1及び第2の誘電体各々の厚さより大きい厚さを有することを特徴とする電界効果トランジスタ。
- 請求項15に記載の電界効果トランジスタであって、前記第3の誘電体層は、酸化物層を含み、500〜5000Åの範囲内の厚さを有することを特徴とする電界効果トランジスタ。
- シールドされたゲートを備える電界効果トランジスタであって、
第1の導電型のドリフト領域、及び前記ドリフト領域を覆って伸張している第2の導電型のボディ領域を含む半導体領域と、
前記ボディ領域を通って前記ドリフト領域中に伸張しているトレンチと、
前記トレンチに隣接して前記ボディ領域にある前記第1の導電型のソース領域と、
前記トレンチの上部トレンチ側壁及び下部トレンチ側壁及び底面を裏張りしている第1の酸化物層と、
前記第1の酸化物層を覆って前記トレンチの上部トレンチ側壁及び下部トレンチ側壁及び底面に沿って伸張している窒化シリコン層と、
前記窒化シリコン層を覆って前記トレンチの下部トレンチ側壁及び底面に沿って伸張している第2の酸化物層と、
前記トレンチの低部位にあるシールド電極であり、前記シールド電極は前記第1の酸化物層、前記窒化シリコン層及び前記第2の酸化物層によって前記ドリフト領域から絶縁されている、シールド電極と、
前記シールド電極を覆っている電極間誘電体と、
前記電極間誘電体を覆って前記トレンチの上部位にあるゲート電極であり、前記ボディ領域から前記第1の酸化物層及び前記窒化シリコン層よって絶縁されている、ゲート電極と、
を含むことを特徴とする電界効果トランジスタ。 - 請求項19に記載の電界効果トランジスタであって、前記半導体領域は前記第1の導電型の基板をさらに含み、前記ドリフト領域は前記基板を覆って伸張することを特徴とする電界効果トランジスタ。
- 請求項19に記載の電界効果トランジスタであって、前記半導体領域は前記第2の導電型の基板をさらに含み、前記ドリフト領域は前記基板を覆って伸張することを特徴とする電界効果トランジスタ。
- 請求項19に記載の電界効果トランジスタであって、前記電極間誘電体は、熱酸化物を含み、前記第1の酸化物層及び前記窒化シリコン層の結合された厚さより大きい厚さを有することを特徴とする電界効果トランジスタ。
- 請求項19に記載の電界効果トランジスタであって、前記第2の酸化物層は、前記第1の酸化物及び前記窒化シリコン層の各々の厚さより大きい厚さを有することを特徴とする電界効果トランジスタ。
- 請求項19に記載の電界効果トランジスタであって、前記第1の酸化物層は50〜500Åの範囲内の厚さを有し、前記窒化シリコン層は100〜300Åの範囲内の厚さを有し、前記第2の酸化物層は500〜5000Åの範囲内の厚さを有することを特徴とする電界効果トランジスタ。
- シールドされたゲートを備える電界効果トランジスタを形成する方法であって、
半導体領域にトレンチを形成する工程と、
前記トレンチのトレンチ側壁及び底面に沿って伸張している第1、第2及び第3の誘電体層を形成する工程であり、前記第2の誘電体層は前記第1の誘電体層の後に形成され、前記第3の誘電体層は前記第2の誘電体層の後に形成される、工程と、
前記トレンチの低部位にシールド電極を形成する工程であり,前記シールド電極は前記第1、第2及び第3の誘電体層によって前記半導体領域から絶縁される、工程と、
前記上部トレンチ側壁に沿って伸張している前記第3の誘電体層の部位を除去することによって、前記第2のシールド誘電体層の対応する部位を露出する工程と、
前記トレンチに電極間誘電体を形成する工程と、
前記電極間誘電体を覆って前記トレンチにゲート電極を形成する工程と、
を含むことを特徴とする方法。 - 請求項25に記載の方法であって、前記第1及び第3の誘電体層の各々は酸化物層を含み、前記第2の誘電体層は窒化シリコン層を含むことを特徴とする方法。
- 請求項25に記載の方法であって、前記電極間誘電体は、熱酸化物を含み、前記第1及び第2の誘電体層の結合された厚さより大きい厚さを有することを特徴とする方法。
- 請求項25に記載の方法であって、前記第3の誘電体層は、前記第1及び第2の誘電体層各々の厚さより大きい厚さを有することを特徴とする方法。
- 請求項25に記載の方法であって、前記第2の誘電体層は前記第1及び第3の誘電体層とは異なる材料を含むことを特徴とする方法。
- 請求項25に記載の方法であって、前記電極間誘電体を形成する工程は、前記シールド電極を酸化する工程を含むことを特徴とする方法。
- 請求項30に記載の方法であって、前記第2の誘電体層は、前記第2の誘電体層が伸張する前記半導体領域の表面に沿った酸化物成長を前記シールド電極の酸化工程中において抑制する材料を含むことを特徴とする方法。
- 請求項30に記載の方法であって、前記第2の誘電体層は窒化シリコンを含むことによって、前記シールド電極の酸化工程中において、前記第2の誘電体層によって覆われている前記半導体領域の表面に沿った酸化物成長を前記窒化シリコンが抑制することを特徴とする方法。
- 請求項25に記載の方法であって、前記電極間誘電体を形成する工程は、前記シールド電極を覆って伸張すると共に前記第2の誘電体層を覆う上部トレンチ側壁に沿って伸張しているポリシリコンライナを形成する工程と、酸化プロセスを実行する工程と、を含むことを特徴とする方法。
- 請求項33に記載の方法であって、前記酸化プロセスは前記ポリシリコンライナを酸化物に変成することを特徴とする方法。
- 請求項33に記載の方法であって、前記酸化プロセスは前記ポリシリコンライナ及び前記シールド電極の上部位を酸化物に変成することを特徴とする方法。
- 請求項33に記載の方法であって、前記酸化プロセスを実行する工程は、前記ポリシリコンライナを乾式酸化プロセスを用いて酸化する工程と、前記シールド電極を湿式酸化プロセスを用いて酸化する工程と、をさらに含むことを特徴とする方法。
- 請求項36に記載の方法であって、前記ゲート電極を形成する工程に先立って、前記ポリシリコンライナの酸化よって形成された酸化物の層を除去する工程をさらに含むことを特徴とする方法。
- 請求項25に記載の方法であって、前記ゲート電極を形成する工程に先立って、上部トレンチ側壁に沿って伸張している前記第2の誘電体層の当該露出された部位を除去することによって、前記第1の誘電体層の対応する部位を露出する工程をさらに含み、前記第2の誘電体層の当該除去された部位に対応している前記第1の誘電体層の部位は、前記ゲート電極を前記半導体領域から絶縁しているゲート誘電体を形成していることを特徴とする方法。
- 請求項25に記載の方法であって、前記ゲート電極を形成する工程に先立って、上部トレンチ側壁に沿って伸張している前記第1及び第2の誘電体層の部位を除去することによって、前記トレンチ側壁の対応する部位を露出する工程と、酸化プロセスを実行して、当該第1及び第2の誘電体層の除去された部位に対応する前記トレンチ側壁の部位に沿って酸化物層を形成する工程と、をさらに含み、前記酸化物層は、前記半導体領域から前記ゲート電極を絶縁しているゲート誘電体を形成していることを特徴とする方法。
- 請求項25に記載の方法であって、前記ゲート電極を形成する工程に先立って、上部トレンチ側壁に沿って伸張している前記第2の誘電体層の当該露出された部位を除去することによって、前記第1の誘電体層の対応する部位を露出する工程と、酸化プロセスを実行し、上部レンチ側壁に沿って熱酸化物層を形成する工程と、をさらに含み、前記第2の誘電体層の当該除去された部位に対応している前記第1の誘電体層の部位と共に、前記熱酸化物層は、前記半導体領域から前記ゲート電極を絶縁しているゲート誘電体を形成していることを特徴とする方法。
- 請求項25に記載の方法であって、前記半導体領域は、第1の導電型の基板を覆う前記第1の導電型のエピタキシャル層であり、前記基板は前記エピタキシャル層より高いドーピング濃度を有する、エピタキシャル層を含み、前記エピタキシャル層に第2の導電型のボディ領域を形成する工程と、前記トレンチに隣接して前記ボディ領域に前記第1の導電型のソース領域を形成する工程と、前記ソース領域に隣接して前記ボディ領域に前記第2の導電型の高濃度ボディ領域を形成する工程と、をさらに含むことを特徴とする方法。
- 請求項25に記載の方法であって、前記半導体領域は、第2の導電型の基板を覆った第1の導電型のエピタキシャル層を含み、前記エピタキシャル層に前記第2の導電型のボディ領域を形成する工程と、前記トレンチに隣接して前記ボディ領域に前記第1の導電型のソース領域を形成する工程と、前記ソース領域に隣接して前記ボディ領域に前記第2の伝導率の高濃度ボディ領域を形成する工程と、をさらに含むことを特徴とする方法。
- 請求項25に記載の方法であって、前記第1の誘電体層は50〜500Åの範囲内の厚さを有する酸化物層を含むことを特徴とする方法。
- 請求項25に記載の方法であって、前記第2の誘電体層は100〜300Åの範囲内の厚さを有する窒化物層を含むことを特徴とする方法。
- 請求項25に記載の方法であって、前記第3の誘電体層は500〜5000Åの範囲内の厚さを有する酸化物層を含むことを特徴とする方法。
- シールドされたゲートを備える電界効果トランジスタを形成する方法であって、
半導体領域にトレンチを形成する工程と、
前記トレンチのトレンチ側壁及び底面に沿って伸張している第1の酸化物層、窒化シリコン層、及び第2の酸化物層を形成する工程であり、前記窒化シリコン層は前記第1の酸化物層の後に形成され、前記第2の酸化物層は前記窒化シリコン層の後に形成されている、工程と、
前記トレンチの低部位にシールド電極を形成する工程であり、前記シールド電極は前記第1の酸化物層、前記窒化シリコン層及び前記第2の酸化物層によって前記半導体領域から絶縁されている、工程と、
上部トレンチ側壁に沿って伸張している前記第2の酸化物層の部位を除去することによって、前記窒化シリコン層の対応する部位を露出する工程と、
前記トレンチに熱酸化物を含む電極間誘電体を形成する工程と、
前記トレンチにゲート電極を前記電極間誘電体を覆って形成する工程と、
を含むことを特徴とする方法。 - 請求項46に記載の方法であって、前記電極間誘電体は、前記第1の酸化物及び窒化シリコン層の結合された厚さより大きい厚さを有することを特徴とする方法。
- 請求項46に記載の方法であって、第2の酸化物層は、前記第1の酸化物及び窒化シリコン層の各々の厚さより大きい厚さを有することを特徴とする方法。
- 請求項46に記載の方法であって、前記電極間誘電体を形成する工程は、前記シールド電極を酸化する工程を含み、前記シールド電極の酸化工程中において、前記窒化シリコン層は、前記窒化シリコン層よって被覆された前記半導体領域の表面に沿った酸化物成長を抑止することを特徴とする方法。
- 請求項46に記載の方法であって、前記電極間誘電体を形成する工程は、前記シールド電極を覆って且つ前記窒化シリコン層を覆う上部トレンチ側壁に沿って伸張しているポリシリコンライナを形成する工程と、酸化プロセスを実行する工程と、を含むことを特徴とする方法。
- 請求項50に記載の方法であって、前記酸化プロセスは前記ポリシリコンライナを酸化物に変成することを特徴とする方法。
- 請求項50に記載の方法であって、前記酸化プロセスは前記ポリシリコンライナ及び前記シールド電極の上部位を酸化物に変成することを特徴とする方法。
- 請求項50に記載の方法であって、前記酸化プロセスを実行する工程は、前記ポリシリコンライナを乾式酸化プロセスを用いて酸化する工程と、前記シールド電極を湿式酸化プロセスを用いて酸化する工程と、
を含むことを特徴とする方法。 - 請求項50に記載の方法であって、前記ゲート電極を形成する工程に先立って、前記ポリシリコンライナの酸化よって形成された酸化物の層を除去する工程をさらに含むことを特徴とする方法。
- 請求項46に記載の方法であって、前記ゲート電極を形成する工程に先立って、上部トレンチ側壁に沿って伸張している前記窒化シリコン層の当該露出された部位を除去することによって、前記第1の酸化物層の対応する部位を露出する工程をさらに含み、前記窒化シリコン層の当該除去された部位に対応する前記第1の酸化物層の部位は、前記ゲート電極を前記半導体領域から絶縁しているゲート誘電体を形成していることを特徴とする方法。
- 請求項46に記載の方法であって、前記ゲート電極を形成する工程に先立って、上部トレンチ側壁に沿って伸張している前記窒化シリコン層及び前記第1の酸化物層の部位を除去することによって、前記トレンチ側壁の対応する部位を露出する工程と、酸化プロセスを実行して、前記窒化シリコン層及び第1の酸化物層の当該除去された部位に対応する前記トレンチ側壁の部位に沿って熱酸化物層を形成する工程と、をさらに含み、前記熱酸化物層は、前記ゲート電極を前記半導体領域から絶縁しているゲート誘電体を形成していることを特徴とする方法。
- 請求項46に記載の方法であって、前記ゲート電極を形成する工程に先立って、上部トレンチ側壁に沿って伸張している前記窒化シリコン層の当該露出された部位を除去することによって、前記第1の酸化物層の対応する部位を露出する工程と、酸化プロセスを実行して、上部トレンチ側壁に沿って熱酸化物の層を形成する工程と、をさらに含み、前記窒化シリコン層の当該除去された部位に対応する前記第1の酸化物層の部位と共に、前記熱酸化物の層は、前記ゲート電極を前記半導体領域から絶縁しているゲート誘電体を形成していることを特徴とする方法。
- 請求項46に記載の方法であって、前記半導体領域は、前記第1の導電型の基板を覆って第1の導電型のエピタキシャル層を含み、前記基板は前記エピタキシャル層より高いドーピング濃度を有し、前記エピタキシャル層に第2の導電型のボディ領域を形成する工程と、前記トレンチに隣接して前記ボディ領域に前記第1の導電型のソース領域を形成する工程と、前記ソース領域に隣接して前記ボディ領域に前記第2の導電型の高濃度ボディ領域を形成する工程と、をさらに含むことを特徴とする方法。
- 請求項46に記載の方法であって、前記半導体領域は、第2の導電型の基板を覆う第1の導電型のエピタキシャル層を含み、前記エピタキシャル層に前記第2の導電型のボディ領域を形成する工程と、前記トレンチに隣接して前記ボディ領域に前記第1の導電型のソース領域を形成する工程と、前記ソース領域に隣接して前記ボディ領域に前記第2の導電型の高濃度ボディ領域を形成する工程と、をさらに含むことを特徴とする方法。
- シールドされたゲートを備える電界効果トランジスタを形成する方法であって、
半導体領域にトレンチを形成する工程と、
前記トレンチの側壁及び底面に沿って伸張している第1及び第2の誘電体層を形成する工程であり、前記第2の誘電体層は前記第1の誘電体層の後に形成される、工程と、
前記トレンチの低部位にシールド電極を形成する工程と、
前記トレンチに電極間誘電体を形成する工程と、
前記シールド電極を酸化して電極間誘電体を形成する工程であり、前記シールド電極の酸化工程中において上部トレンチ側壁に沿った酸化物成長を前記第2の誘電体層が抑制する材料を含む、工程と、
上部トレンチ側壁に沿って伸張している前記第1及び第2の誘電体層の部位を除去することによって、上部トレンチ側壁の対応する部位を露出する工程と、
当該露出された上部トレンチ側壁を裏張りするゲート誘電体を形成する工程と、
前記トレンチに前記電極間誘電体を覆ってゲート電極を形成する工程と、
を含むことを特徴とする方法。 - 請求項60に記載の方法であって、前記第1の誘電体層は酸化物層を含み、前記第2の誘電体層は窒化シリコン層を含むことを特徴とする方法。
- 請求項60に記載の方法であって、前記電極間誘電体は、熱酸化物を含み、前記ゲート誘電体の厚さより大きい厚さを有することを特徴とする方法。
- 請求項60に記載の方法であって、前記第1の誘電体層は前記第2の誘電体層の厚さより大きい厚さを有することを特徴とする方法。
- 請求項60に記載の方法であって、前記半導体領域は前記第1の導電型の基板を覆って前記第1の導電型のエピタキシャル層を含み、前記エピタキシャル層に第2の導電型のボディ領域を形成する工程と、前記トレンチに隣接して前記ボディ領域に前記第1の導電型のソース領域を形成する工程と、前記ソース領域に隣接して前記ボディ領域に前記第2の導電型の高濃度ディ領域を形成する工程と、をさらに含むことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US95698007P | 2007-08-21 | 2007-08-21 | |
US11/848,124 US8497549B2 (en) | 2007-08-21 | 2007-08-30 | Method and structure for shielded gate trench FET |
PCT/US2008/073371 WO2009026174A1 (en) | 2007-08-21 | 2008-08-15 | Method and structure for shielded gate trench fet |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010537428A true JP2010537428A (ja) | 2010-12-02 |
Family
ID=40378551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010521949A Pending JP2010537428A (ja) | 2007-08-21 | 2008-08-15 | シールドされたゲートトレンチfetのための方法及び構造 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8497549B2 (ja) |
JP (1) | JP2010537428A (ja) |
KR (1) | KR20100066481A (ja) |
CN (1) | CN101785091B (ja) |
DE (1) | DE112008002269T5 (ja) |
TW (1) | TWI506703B (ja) |
WO (1) | WO2009026174A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013508984A (ja) * | 2009-10-21 | 2013-03-07 | ヴィシェイ−シリコニックス | 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子 |
JP2018515927A (ja) * | 2015-05-07 | 2018-06-14 | 日本テキサス・インスツルメンツ株式会社 | 複数遮蔽トレンチゲートfet |
JP2021150322A (ja) * | 2020-03-16 | 2021-09-27 | 株式会社東芝 | 半導体装置 |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6838722B2 (en) | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
US7777266B2 (en) * | 2007-11-29 | 2010-08-17 | Qimonda Ag | Conductive line comprising a capping layer |
US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
US7833862B2 (en) * | 2008-03-03 | 2010-11-16 | Infineon Technologies Austria Ag | Semiconductor device and method for forming same |
KR20100050721A (ko) * | 2008-11-06 | 2010-05-14 | 주식회사 동부하이텍 | 플래시 메모리 소자 및 그 제조 방법 |
US20100187602A1 (en) * | 2009-01-29 | 2010-07-29 | Woolsey Debra S | Methods for making semiconductor devices using nitride consumption locos oxidation |
US8252647B2 (en) * | 2009-08-31 | 2012-08-28 | Alpha & Omega Semiconductor Incorporated | Fabrication of trench DMOS device having thick bottom shielding oxide |
US8105903B2 (en) * | 2009-09-21 | 2012-01-31 | Force Mos Technology Co., Ltd. | Method for making a trench MOSFET with shallow trench structures |
US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
DE102009060072B4 (de) * | 2009-12-22 | 2017-05-11 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu seiner Herstellung |
US9577089B2 (en) | 2010-03-02 | 2017-02-21 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
EP2472573A1 (en) * | 2011-01-04 | 2012-07-04 | Nxp B.V. | Vertical transistor manufacturing method and vertical transistor |
US8610205B2 (en) * | 2011-03-16 | 2013-12-17 | Fairchild Semiconductor Corporation | Inter-poly dielectric in a shielded gate MOSFET device |
CN102738232B (zh) * | 2011-04-08 | 2014-10-22 | 无锡维赛半导体有限公司 | 超结功率晶体管结构及其制作方法 |
CN103688363B (zh) | 2011-05-18 | 2017-08-04 | 威世硅尼克斯公司 | 半导体器件 |
US8889532B2 (en) * | 2011-06-27 | 2014-11-18 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
CN103875076B (zh) * | 2011-11-28 | 2017-09-01 | 富士电机株式会社 | 绝缘栅型半导体装置及其制造方法 |
US8642425B2 (en) | 2012-05-29 | 2014-02-04 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
US8778764B2 (en) | 2012-07-16 | 2014-07-15 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor |
US8829562B2 (en) * | 2012-07-24 | 2014-09-09 | Infineon Technologies Ag | Semiconductor device including a dielectric structure in a trench |
KR101452091B1 (ko) * | 2013-02-26 | 2014-10-16 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조 방법 |
CN104934471B (zh) * | 2014-03-20 | 2019-02-15 | 帅群微电子股份有限公司 | 沟槽式功率金氧半场效晶体管与其制造方法 |
US9269779B2 (en) | 2014-07-21 | 2016-02-23 | Semiconductor Components Industries, Llc | Insulated gate semiconductor device having a shield electrode structure |
EP3183753A4 (en) | 2014-08-19 | 2018-01-10 | Vishay-Siliconix | Electronic circuit |
CN104241387B (zh) * | 2014-10-11 | 2018-07-27 | 徐静恒 | 一种双栅极沟槽mos单元及其制备方法 |
US9653342B2 (en) * | 2014-11-19 | 2017-05-16 | Texas Instruments Incorporated | Trench having thick dielectric selectively on bottom portion |
CN105225935A (zh) * | 2015-09-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅结构及其制造方法 |
CN106601811B (zh) * | 2015-10-19 | 2020-03-03 | 大中积体电路股份有限公司 | 沟槽式功率晶体管 |
CN105355548B (zh) * | 2015-10-27 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
CN105428241B (zh) * | 2015-12-25 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
CN105702570A (zh) * | 2016-01-29 | 2016-06-22 | 上海华虹宏力半导体制造有限公司 | 沟槽型mos器件中沟槽底部形成屏蔽膜层的方法 |
CN105702736B (zh) * | 2016-01-29 | 2019-10-11 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 |
CN105957892B (zh) * | 2016-04-29 | 2019-04-23 | 深圳尚阳通科技有限公司 | 屏蔽栅功率器件及其制造方法 |
CN106024607B (zh) * | 2016-05-18 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅功率mosfet的制造方法 |
TWI577010B (zh) | 2016-05-18 | 2017-04-01 | 杰力科技股份有限公司 | 功率金氧半導體場效電晶體 |
TWI615889B (zh) | 2016-05-18 | 2018-02-21 | 杰力科技股份有限公司 | 功率金氧半導體場效電晶體的製造方法 |
CN106098544A (zh) * | 2016-06-16 | 2016-11-09 | 上海华虹宏力半导体制造有限公司 | 改善沟槽型双层栅mos中介质层形貌的方法 |
CN106206255B (zh) * | 2016-08-01 | 2019-02-05 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件栅氧超许容时间处理方法 |
TWI606519B (zh) | 2016-09-09 | 2017-11-21 | 帥群微電子股份有限公司 | 溝槽式功率半導體元件及其製造方法 |
CN107808827B (zh) * | 2016-09-09 | 2020-07-14 | 帅群微电子股份有限公司 | 沟槽式功率半导体元件及其制造方法 |
CN106887465B (zh) * | 2017-01-04 | 2019-12-10 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mosfet的制作方法 |
CN106876279A (zh) * | 2017-03-31 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
TWI621162B (zh) * | 2017-07-12 | 2018-04-11 | 帥群微電子股份有限公司 | 半導體元件與其製造方法 |
CN109256424A (zh) * | 2017-07-12 | 2019-01-22 | 帅群微电子股份有限公司 | 半导体元件与其制造方法 |
CN109427909A (zh) * | 2017-08-25 | 2019-03-05 | 帅群微电子股份有限公司 | 半导体元件与其制造方法 |
TWI629795B (zh) | 2017-09-29 | 2018-07-11 | 帥群微電子股份有限公司 | 溝槽式功率半導體元件及其製造方法 |
CN107910267B (zh) * | 2017-11-17 | 2023-09-08 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
CN108010961A (zh) * | 2017-11-30 | 2018-05-08 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
CN108039369A (zh) * | 2017-11-30 | 2018-05-15 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
TWI726176B (zh) * | 2017-12-06 | 2021-05-01 | 力智電子股份有限公司 | 溝槽式閘極金氧半場效電晶體的製造方法 |
TWI750375B (zh) | 2018-05-16 | 2021-12-21 | 力智電子股份有限公司 | 溝槽閘極金氧半場效電晶體及其製造方法 |
KR102471277B1 (ko) | 2018-09-19 | 2022-11-28 | 삼성전자주식회사 | 게이트 절연층을 갖는 반도체 소자 |
TWI684276B (zh) * | 2019-01-11 | 2020-02-01 | 力源半導體股份有限公司 | 溝渠式功率電晶體及其製作方法 |
TWI689977B (zh) * | 2019-01-11 | 2020-04-01 | 力源半導體股份有限公司 | 溝渠式功率電晶體及其製作方法 |
CN111564493B (zh) * | 2019-02-14 | 2023-05-09 | 力源半导体股份有限公司 | 沟渠式功率电晶体及其制作方法 |
TWI704606B (zh) * | 2019-04-24 | 2020-09-11 | 帥群微電子股份有限公司 | 溝槽式功率半導體元件及其製造方法 |
CN111863617A (zh) * | 2019-04-24 | 2020-10-30 | 帅群微电子股份有限公司 | 沟槽式功率半导体组件及其制造方法 |
US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
CN110896026A (zh) * | 2019-11-22 | 2020-03-20 | 矽力杰半导体技术(杭州)有限公司 | 沟槽型mosfet结构及其制造方法 |
CN112864248B (zh) * | 2019-11-28 | 2024-08-09 | 南通尚阳通集成电路有限公司 | Sgtmosfet器件及制造方法 |
CN113497122A (zh) * | 2020-03-18 | 2021-10-12 | 和舰芯片制造(苏州)股份有限公司 | 一种Split Gate结构、Power MOS器件及制作方法 |
US11393907B2 (en) * | 2020-08-12 | 2022-07-19 | Infineon Technologies Austria Ag | Transistor device with buried field electrode connection |
CN116157923A (zh) * | 2020-08-13 | 2023-05-23 | 德州仪器公司 | 包含横向绝缘体的半导体装置 |
TWI751697B (zh) * | 2020-09-15 | 2022-01-01 | 富鼎先進電子股份有限公司 | 溝槽式半導體元件製造方法 |
US11444167B2 (en) | 2020-11-18 | 2022-09-13 | Advanced Power Electronics Corp. | Method of manufacturing trench type semiconductor device |
CN112133637B (zh) * | 2020-11-30 | 2021-02-12 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽的半导体器件的制造方法 |
KR102444384B1 (ko) * | 2021-03-16 | 2022-09-19 | 주식회사 키파운드리 | 트렌치 파워 mosfet 및 그 제조방법 |
CN112802903A (zh) * | 2021-04-15 | 2021-05-14 | 成都蓉矽半导体有限公司 | 一种改进栅结构的槽栅vdmos器件 |
CN113782449A (zh) * | 2021-09-30 | 2021-12-10 | 深圳市芯电元科技有限公司 | 一种屏蔽栅mosfet的制作方法 |
CN113808949A (zh) * | 2021-09-30 | 2021-12-17 | 深圳市芯电元科技有限公司 | 一种屏蔽栅沟槽mosfet的制造方法 |
TWI809577B (zh) * | 2021-11-26 | 2023-07-21 | 帥群微電子股份有限公司 | 溝槽式功率半導體元件及其製造方法 |
EP4270487A1 (en) * | 2022-04-28 | 2023-11-01 | Infineon Technologies Austria AG | Power transistor device and method of fabricating a transistor device |
CN115172150A (zh) * | 2022-09-01 | 2022-10-11 | 杭州芯迈半导体技术有限公司 | 一种沟槽型mosfet及其制造方法 |
CN118173598A (zh) * | 2022-12-08 | 2024-06-11 | 达尔科技股份有限公司 | 垂直式半导体功率器件及其制造方法 |
CN116013776B (zh) * | 2023-03-02 | 2023-09-15 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US20040031987A1 (en) * | 2002-03-19 | 2004-02-19 | Ralf Henninger | Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration |
WO2007002857A2 (en) * | 2005-06-29 | 2007-01-04 | Fairchild Semiconductor Corporation | Structures and methods for forming shielded gate field effect transistors |
JP2009542002A (ja) * | 2006-06-19 | 2009-11-26 | フェアチャイルド・セミコンダクター・コーポレーション | 互いに接続されたシールド電極及びゲート電極を有するシールドゲートトレンチfetの構造及びこれを形成する方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6351018B1 (en) | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
US6437386B1 (en) | 2000-08-16 | 2002-08-20 | Fairchild Semiconductor Corporation | Method for creating thick oxide on the bottom surface of a trench structure in silicon |
US6870220B2 (en) | 2002-08-23 | 2005-03-22 | Fairchild Semiconductor Corporation | Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses |
US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US7122860B2 (en) * | 2002-05-31 | 2006-10-17 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices |
KR100467023B1 (ko) | 2002-10-31 | 2005-01-24 | 삼성전자주식회사 | 자기 정렬 접촉 구조 및 그 형성 방법 |
JP2004228342A (ja) * | 2003-01-23 | 2004-08-12 | Denso Corp | 半導体装置およびその製造方法 |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6939781B2 (en) | 2003-06-27 | 2005-09-06 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component that includes self-aligning a gate electrode to a field plate |
CN103199017B (zh) * | 2003-12-30 | 2016-08-03 | 飞兆半导体公司 | 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法 |
CN101185169B (zh) | 2005-04-06 | 2010-08-18 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
DE112006001318T5 (de) | 2005-05-26 | 2008-04-17 | Fairchild Semiconductor Corp. | Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben |
US7648877B2 (en) * | 2005-06-24 | 2010-01-19 | Fairchild Semiconductor Corporation | Structure and method for forming laterally extending dielectric layer in a trench-gate FET |
US7807536B2 (en) | 2006-02-10 | 2010-10-05 | Fairchild Semiconductor Corporation | Low resistance gate for power MOSFET applications and method of manufacture |
US8044459B2 (en) * | 2008-11-10 | 2011-10-25 | Infineon Technologies Austria Ag | Semiconductor device with trench field plate including first and second semiconductor materials |
US8252647B2 (en) * | 2009-08-31 | 2012-08-28 | Alpha & Omega Semiconductor Incorporated | Fabrication of trench DMOS device having thick bottom shielding oxide |
-
2007
- 2007-08-30 US US11/848,124 patent/US8497549B2/en active Active
-
2008
- 2008-08-15 KR KR1020107004843A patent/KR20100066481A/ko not_active Application Discontinuation
- 2008-08-15 WO PCT/US2008/073371 patent/WO2009026174A1/en active Application Filing
- 2008-08-15 JP JP2010521949A patent/JP2010537428A/ja active Pending
- 2008-08-15 DE DE112008002269T patent/DE112008002269T5/de not_active Withdrawn
- 2008-08-15 CN CN200880103707.8A patent/CN101785091B/zh active Active
- 2008-08-20 TW TW097131716A patent/TWI506703B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US20040031987A1 (en) * | 2002-03-19 | 2004-02-19 | Ralf Henninger | Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration |
WO2007002857A2 (en) * | 2005-06-29 | 2007-01-04 | Fairchild Semiconductor Corporation | Structures and methods for forming shielded gate field effect transistors |
JP2009500831A (ja) * | 2005-06-29 | 2009-01-08 | フェアチャイルド・セミコンダクター・コーポレーション | 保護ゲート電界効果トランジスタであると形成するための構造と方法 |
JP2009542002A (ja) * | 2006-06-19 | 2009-11-26 | フェアチャイルド・セミコンダクター・コーポレーション | 互いに接続されたシールド電極及びゲート電極を有するシールドゲートトレンチfetの構造及びこれを形成する方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013508984A (ja) * | 2009-10-21 | 2013-03-07 | ヴィシェイ−シリコニックス | 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子 |
JP2018515927A (ja) * | 2015-05-07 | 2018-06-14 | 日本テキサス・インスツルメンツ株式会社 | 複数遮蔽トレンチゲートfet |
JP2021150322A (ja) * | 2020-03-16 | 2021-09-27 | 株式会社東芝 | 半導体装置 |
JP7256770B2 (ja) | 2020-03-16 | 2023-04-12 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200915437A (en) | 2009-04-01 |
CN101785091A (zh) | 2010-07-21 |
CN101785091B (zh) | 2014-03-19 |
DE112008002269T5 (de) | 2010-07-01 |
TWI506703B (zh) | 2015-11-01 |
US20090050959A1 (en) | 2009-02-26 |
WO2009026174A1 (en) | 2009-02-26 |
US8497549B2 (en) | 2013-07-30 |
KR20100066481A (ko) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010537428A (ja) | シールドされたゲートトレンチfetのための方法及び構造 | |
KR101945336B1 (ko) | 트렌치형 게이트 소자를 위한 두꺼운 저부 유전체의 구조 및 그 제조 방법 | |
US7825465B2 (en) | Structure and method for forming field effect transistor with low resistance channel region | |
JP4168049B2 (ja) | 上面ドレインmosゲートデバイスおよびそのための製造方法 | |
KR101644372B1 (ko) | 내부에 질화물층을 가지는 전극간 유전체를 포함하는 보호 게이트 트렌치 전계효과 트렌지스터를 형성하기 위한 구조 및 방법 | |
US7385248B2 (en) | Shielded gate field effect transistor with improved inter-poly dielectric | |
TWI459561B (zh) | 用以形成具有其中含有低k介電體之極間電極介電體之屏蔽閘極溝渠場效電晶體(fet)的結構及方法 | |
TWI395294B (zh) | 溝式閘極場效電晶體及其形成方法 | |
US9324838B2 (en) | LDMOS power semiconductor device and manufacturing method of the same | |
JP2005524970A (ja) | トレンチ型パワーmosゲートデバイス | |
JP2013125827A (ja) | 半導体装置およびその製造方法 | |
US9230851B2 (en) | Reduction of polysilicon residue in a trench for polysilicon trench filling processes | |
JP2008270811A (ja) | トレンチ金属酸化物半導体 | |
JP6269819B2 (ja) | 半導体装置及びその製造方法 | |
WO2020103655A1 (zh) | 半导体器件及半导体器件制备方法 | |
TWI458022B (zh) | 低閘極電荷的溝槽式功率半導體製造方法 | |
US12051745B2 (en) | Manufacturing method of a semiconductor device | |
TWI429073B (zh) | 半導體結構及其形成方法 | |
JP2009026809A (ja) | 半導体装置とその製造方法 | |
JP2004193281A (ja) | 半導体装置とその製造方法 | |
TW202324509A (zh) | 半導體裝置以及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |