JP2010517286A5 - - Google Patents

Download PDF

Info

Publication number
JP2010517286A5
JP2010517286A5 JP2009546830A JP2009546830A JP2010517286A5 JP 2010517286 A5 JP2010517286 A5 JP 2010517286A5 JP 2009546830 A JP2009546830 A JP 2009546830A JP 2009546830 A JP2009546830 A JP 2009546830A JP 2010517286 A5 JP2010517286 A5 JP 2010517286A5
Authority
JP
Japan
Prior art keywords
manufacturing
donor substrate
initial donor
type wafer
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009546830A
Other languages
English (en)
Other versions
JP4817342B2 (ja
JP2010517286A (ja
Filing date
Publication date
Priority claimed from EP20070290094 external-priority patent/EP1950803B1/en
Application filed filed Critical
Publication of JP2010517286A publication Critical patent/JP2010517286A/ja
Publication of JP2010517286A5 publication Critical patent/JP2010517286A5/ja
Application granted granted Critical
Publication of JP4817342B2 publication Critical patent/JP4817342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (7)

  1. シリコン・オン・インシュレータ(SOI)タイプのウェハの製造方法であって、
    a)シリコンの初期ドナー基板(1)を用意するステップと、
    b)前記初期ドナー基板(1)上に二酸化シリコンの絶縁層(3)を形成するステップと、
    c)前記初期ドナー基板(1)に所定の分割エリアを形成するステップと、
    d)前記初期ドナー基板をハンドル基板(9)に貼り付けるステップと、
    e)前記所定の分割エリア(7)で前記ドナー基板(1)を剥離することで、前記初期ドナー基板(1)の層(13)を前記ハンドル基板(9)上に転写して、SOIウェハを形成するステップと、
    を備え
    当該製造方法が、少なくとも3回、好ましくは、5回〜10回繰り返され、
    前記初期ドナー基板(1)の残部(15)が、後続する製造ランにおいて初期ドナー基板(1)として再利用される、方法において、
    前記絶縁層(3)が、900℃未満、好ましくは、850℃以下の温度で実行される熱処理によって形成されることを特徴とするSOIタイプのウェハの製造方法。
  2. 前記被転写層(15)の厚さが、1000Å以下である、請求項1に記載のSOIタイプのウェハの製造方法。
  3. 仕上げステップ後、特に、研磨およびアニールを実行した後、前記被転写層が、エピタキシャル堆積により、特に、6000Åの層の厚さを達成するように、さらに厚層化される、請求項1または2に記載のSOIタイプのウェハの製造方法。
  4. 第1の製造ランの前の新しい初期ドナー基板(1)の格子間酸素濃度が、25ppma(old ASTM)未満、特に、16ppma(old ASTM)未満である、請求項1〜のいずれか一項に記載のSOIタイプのウェハの製造方法。
  5. 前記初期ドナー基板(1)、および、後続する残部(15)を用いた各製造ランにおいて、前記被転写層のHF欠陥密度が、0.1欠陥/cm未満、特に、0.05欠陥/cm未満であるように熱処理が実行される、請求項1〜のいずれか一項に記載のSOIタイプのウェハの製造方法。
  6. 製造ランごとに、前記絶縁層(3)がより高い温度で形成される、請求項1〜のいずれか一項に記載のSOIタイプのウェハの製造方法。
  7. 前記絶縁層(3)の厚さが、少なくとも1000Å、特に、約1450Åである、請求項1〜のいずれか一項に記載の方法。

JP2009546830A 2007-01-24 2008-01-16 Soiタイプのウェハの製造方法 Active JP4817342B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20070290094 EP1950803B1 (en) 2007-01-24 2007-01-24 Method for manufacturing silicon on Insulator wafers and corresponding wafer
EP07290094.7 2007-01-24
PCT/IB2008/000131 WO2008090439A1 (en) 2007-01-24 2008-01-16 Method for manufacturing compound material wafers and corresponding compound material wafer

Publications (3)

Publication Number Publication Date
JP2010517286A JP2010517286A (ja) 2010-05-20
JP2010517286A5 true JP2010517286A5 (ja) 2011-02-03
JP4817342B2 JP4817342B2 (ja) 2011-11-16

Family

ID=38157805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009546830A Active JP4817342B2 (ja) 2007-01-24 2008-01-16 Soiタイプのウェハの製造方法

Country Status (7)

Country Link
US (1) US7736994B2 (ja)
EP (2) EP2264755A3 (ja)
JP (1) JP4817342B2 (ja)
KR (1) KR101302426B1 (ja)
CN (1) CN101558487B (ja)
AT (1) ATE518241T1 (ja)
WO (1) WO2008090439A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011072161A2 (en) 2009-12-09 2011-06-16 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using thin planar semiconductors
JP5438986B2 (ja) 2008-02-19 2014-03-12 株式会社半導体エネルギー研究所 光電変換装置の製造方法
KR20140015247A (ko) 2010-08-05 2014-02-06 솔렉셀, 인크. 태양전지용 백플레인 보강 및 상호연결부
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
JP2015516672A (ja) 2012-02-26 2015-06-11 ソレクセル、インコーポレイテッド レーザ分割及び装置層移設のためのシステム及び方法
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
FR3076069B1 (fr) * 2017-12-22 2021-11-26 Commissariat Energie Atomique Procede de transfert d'une couche utile
FR3076070B1 (fr) * 2017-12-22 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
DE102018221582A1 (de) 2018-12-13 2020-06-18 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10114176A (ja) 1996-10-11 1998-05-06 Kunio Kuramochi 図示式野球スコアブック
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US6737337B1 (en) * 2001-04-27 2004-05-18 Advanced Micro Devices, Inc. Method of preventing dopant depletion in surface semiconductor layer of semiconductor-on-insulator (SOI) device
US20030029957A1 (en) 2001-08-13 2003-02-13 Smith Ronald D. System and method for manufacturing an ignition coil
JP2003068744A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US7153757B2 (en) * 2002-08-29 2006-12-26 Analog Devices, Inc. Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
EP1662549B1 (en) * 2003-09-01 2015-07-29 SUMCO Corporation Method for manufacturing bonded wafer
EP1973155B1 (en) * 2004-11-19 2011-07-06 S.O.I. TEC Silicon Method for fabricating a germanium on insulator (GeOI) type wafer
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
US20070117350A1 (en) * 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor

Similar Documents

Publication Publication Date Title
JP2010517286A5 (ja)
JP2008311621A5 (ja)
WO2009066739A1 (ja) 半導体デバイスの製造方法、半導体デバイス、通信機器、および半導体レーザ
JP2009010353A5 (ja)
JP2009111362A5 (ja)
WO2012012138A3 (en) Method for finishing silicon on insulator substrates
JP2009158943A5 (ja)
JP2010034523A5 (ja)
JP2011142310A5 (ja) 半導体装置の作製方法
WO2009016795A1 (ja) 貼り合わせウエーハの製造方法
JP2004533726A5 (ja)
JP2012509581A5 (ja)
JP2009260314A5 (ja)
JP2011523784A5 (ja)
EP1791174A3 (en) A process for regenerating layer transferred wafer and layer transferred wafer regenerated by the process
TW201543538A (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
JP2011176095A5 (ja)
JP2009260295A5 (ja) 半導体基板の作製方法
JP2010500761A5 (ja)
CA2583683A1 (en) Surface reconstruction method for silicon carbide substrate
JP2009212503A5 (ja)
TWI573173B (zh) Method for manufacturing conformable SOI wafers
JP2016046530A5 (ja) 半導体装置の作製方法
RU2014102993A (ru) Способ получения термообработанных изделий с покрытием с использованием покрытия из алмазоподобного углерода (dlc) и защитной пленки направленной кислотной поверхности
JP2010539696A5 (ja)