DE102018221582A1 - Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe - Google Patents

Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe Download PDF

Info

Publication number
DE102018221582A1
DE102018221582A1 DE102018221582.0A DE102018221582A DE102018221582A1 DE 102018221582 A1 DE102018221582 A1 DE 102018221582A1 DE 102018221582 A DE102018221582 A DE 102018221582A DE 102018221582 A1 DE102018221582 A1 DE 102018221582A1
Authority
DE
Germany
Prior art keywords
substrate wafer
interior
wafer
front side
vacancies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018221582.0A
Other languages
English (en)
Inventor
Wolfgang Staudacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102018221582.0A priority Critical patent/DE102018221582A1/de
Publication of DE102018221582A1 publication Critical patent/DE102018221582A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe, die durch das Verfahren zugänglich ist. Das Verfahren umfasst das Bereitstellen einer Substratscheibe mit einer Vorderseite und mit einer Rückseite und mit einer Kante zwischen der Vorderseite und der Rückseite und einer Schicht aus Halbleitermaterial mit einer Dicke von mindestens 100 µm, die von der Vorderseite ins Innere der Substratscheibe reicht und in der Zwischengitteratome des Halbleitermaterials als Punktdefekte gegenüber Leerstellen dominieren und in der Defekte vom Large-etch-pit-Typ nicht nachweisbar sind;das Bedecken der Vorderseite mit einer Maske, die Aussparungen aufweist, aufgrund derer die Vorderseite teilweise unbedeckt bleibt;eine Behandlung der Substratscheibe, die, von der Vorderseite ausgehend, im Inneren der Substratscheibe Leerstellen erzeugt, sofern das Innere nicht durch das Vorhandensein der Maske abgeschirmt ist, so dass erste Bereiche entstehen, die von der Vorderseite nahezu vertikal ins Innere der Substratscheibe reichen und in denen Leerstellen die dominierende Punktdefektart bilden.

Description

  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung einer Halbleiterscheibe mit ersten und zweiten Bereichen, die sich insbesondere in dem Ausmaß unterscheiden, wie sich in diesen Bereichen nach einer Wärmebehandlung Sauerstoff enthaltende Präzipitate bilden, und Halbleiterscheibe mit solchen ersten und zweiten Bereichen.
  • Stand der Technik / Probleme
  • US 2015/032 433 A1 beschreibt die Herstellung einer Halbleiterscheibe aus einkristallinem Silizium. Die Halbleiterscheibe weist eine denuded zone auf, die sich von deren Vorderseite ins Innere der Halbleiterscheibe erstreckt und einen getternden Bereich, der an die denuded zone angrenzt und in dem eine vergleichsweise hohe Dichte an BMDs vorhanden ist. BMDs (bulk micro defects) sind Sauerstoff enthaltende Präzipitate, die Getterzentren darstellen, weil sie energetische Senken für insbesondere metallische Verunreinigungen sind. Es ist von Interesse, einen solchen getternden Bereich möglichst in der Nähe von Strukturen elektronischer Bauelemente zu platzieren, damit Verunreinigungen, welche die Funktion der Bauelemente beeinträchtigen können, im getternden Bereich gesammelt und zurückgehalten werden.
  • US 2006/0 225 639 A1 und JP 2017 132 686 A beschreiben, wie man bereits im Verlauf des Ziehens eines Einkristalls aus Silizium nach der Czochralski-Methode durch die Auswahl der Ziehgeschwindigkeit Einfluss nehmen kann, ob eine vom Einkristall geschnittene Halbleiterscheibe dazu neigt BMDs zu bilden oder nicht.
  • In US 2011/0042791 A1 ist ein Verfahren beschrieben, wie man durch Implantieren von Protonen in eine Halbleiterscheibe und einer anschließenden Wärmebehandlung einen getternden Bereich im Inneren der Halbleiterscheibe schaffen kann. Des Weiteren ist auch erwähnt, dass darüber hinaus die Möglichkeit besteht, durch eine Behandlung der Rückseite der Halbleiterscheibe in nitridierender Atmosphäre Leerstellen im Inneren der Halbleiterscheibe zu erzeugen und damit die Bildung von Getterzentren zu erleichtern.
  • US 8 133 769 B1 und US 6 509 248 B1 und beschreiben Verfahren, die das Implantieren von Ionen umfassen, wobei in einem Fall eine Maske verwendet wird, um das Eindringen der Ionen an vorbestimmten Stellen zu blockieren. Diese Verfahren haben zum Ziel, getternde Bereiche in unmittelbarer Nachbarschaft zu Strukturen elektronischer Bauelemente zu platzieren.
    Nachteilig an den zuletzt genannten Verfahren ist, dass durch die notwendige Wärmebehandlung die Bildung von getternden Zentren auch dort angeregt wird, wo sie stören, nämlich in Bereichen, die zur Schaffung von Strukturen elektronischer Bauelemente vorgesehen sind.
  • Die vorliegende Erfindung widmet sich der Aufgabe, diesen Nachteil zu überwinden.
  • Die Aufgabe der Erfindung wird gelöst durch ein Verfahren zur Herstellung einer Halbleiterscheibe, umfassend
    das Bereitstellen einer Substratscheibe mit einer Vorderseite und mit einer Rückseite und mit einer Kante zwischen der Vorderseite und der Rückseite und einer Schicht aus Halbleitermaterial mit einer Dicke von mindestens 100 µm, die von der Vorderseite ins Innere der Substratscheibe reicht und in der Zwischengitteratome des Halbleitermaterials als Punktdefekte gegenüber Leerstellen dominieren und in der Defekte vom Large-etch-pit-Typ nicht nachweisbar sind;
    das Bedecken der Vorderseite mit einer Maske, die Aussparungen aufweist, aufgrund derer die Vorderseite teilweise unbedeckt bleibt;
    eine Behandlung der Substratscheibe, die, von der Vorderseite ausgehend, im Inneren der Substratscheibe Leerstellen erzeugt, sofern das Innere nicht durch das Vorhandensein der Maske abgeschirmt ist, so dass erste Bereiche entstehen, die von der Vorderseite nahezu vertikal ins Innere der Substratscheibe reichen und in denen Leerstellen die dominierende Punktdefektart bilden.
  • Das Verfahren ermöglicht es, in einer Schicht aus Halbleitermaterial, die von der Vorderseite ins Innere der Substratscheibe reicht, erste und zweite Bereiche zur Verfügung zu stellen, in denen die dominierende Punktdefektart entweder Zwischengitteratome des Halbleitermaterials (erste Bereiche) oder Leerstellen (zweite Bereiche) sind. Im Zuge einer Wärmebehandlung der Substratscheibe werden BMDs gebildet, wobei deren Konzentration in den zweiten Bereichen wesentlich größer ist als in den ersten Bereichen. Die ersten Bereiche eignen sich daher besonders als Bereiche zum Unterbringen von Strukturen elektronischer Bauelemente, inbesondere von Dioden oder Transistoren, die zweiten Bereiche eignen sich besonders dazu, Getterzentren in Form von BMDs zur Verfügung zu stellen und zwar in unmittelbarer seitlicher Nachbarschaft zu den ersten Bereichen.
  • Die Substratscheibe ist vorzugsweise eine Halbleiterscheibe aus einkristallinem Silizium oder aus Silizium und Germanium (SiGe) oder eine SOI-Scheibe (silicon on insulator) oder eine SiGeOI-Scheibe. Der Durchmesser der Substratscheibe beträgt vorzugsweise mindestens 300 mm.
  • Die Substratscheibe aus einkristallinem Silizium oder aus SiGe wird von einem Einkristall geschnitten, der nach der CZ-Methode gezogen wurde, und zwar unter Bedingungen, durch die im gezogenen Einkristall Zwischengitteratome (interstitials) gegenüber Leerstellen (vacancies) als Punktdefekte dominieren, allerdings nicht in einem Ausmaß, dass Defekte vom large-etch-Typ (Lpits) nachweisbar sind. Einkristallines Silizium mit dieser Eigenschaft wird häufig als im Pi-Gebiet gezogen bezeichnet und kann gezielt hergestellt werden, indem beim Ziehen des Einkristalls ein bestimmtes Verhältnis V/G von Ziehgeschwindigkeit V und axialem Temperaturgradienten G an der Grenzfläche zwischen dem wachsenden Einkristall und der Schmelze eingestellt wird. Vorzugsweise wird der Einkristall in einer Atmosphäre gezogen, die Wasserstoff enthält, weil in dessen Gegenwart die Spanne geeigneter V/G-Werte erweitert ist. Ebenfalls bevorzugt ist es, während des Ziehens des Einkristalls dafür zu sorgen, beispielsweise durch Anlegen eines horizontalen Magnetfelds oder eines CUSP-Magnetfelds an die Schmelze, dass, gemäß new ASTM, nicht mehr als 5 × 1017 Atome/cm3 an interstitiellem Sauerstoff Oi im gewachsenen Einkristall und damit auch in der Substratscheibe enthalten sind. Eine solche Sauerstoff-Konzentration hat den Vorteil, dass sie die Bildung von BMDs in den oben erwähnten ersten Bereichen eher erschwert, für die Bildung von BMDs in den oben erwähnten zweiten Bereichen jedoch geeignet ist.
  • Der Schmelze, aus der der Einkristall gezogen wird, kann mindestens ein elektrisch aktiver Dotierstoff, insbesondere Bor oder Phosphor, absichtlich hinzugefügt sein. Darüber hinaus kann die Schmelze zusätzlich auch mit Stickstoff oder Kohlenstoff dotiert sein, um die Neigung des Halbleitermaterials zu erhöhen, in den erwähnten zweiten Bereichen BMDs zu bilden. Vorzugsweise beträgt die Stickstoff-Konzentration in der Substratscheibe bis zu 1 × 1014 Atome/cm3.
  • Die Substratscheibe aus einkristallinem Silizium beziehungsweise aus einkristallinem SiGe kann als Donorscheibe verwendet werden und beispielsweise im Zuge des in US 2008/ 0 176 380 A1 beschriebenen Verfahrens verarbeitet werden, um zu einer SOI-Scheibe beziehungsweise zu einer SiGeOI-Scheibe zu gelangen, die selbst als Substratscheiben zur Durchführung des erfindungsgemäßen Verfahren eingesetzt werden können.
  • Die im erfindungsgemäßen Verfahren verwendete Substratscheibe hat eine Vorderseite und eine Rückseite und eine Kante zwischen der Vorderseite und der Rückseite. Die Vorderseite, die Rückseite und die Kante sind vorzugsweise in poliertem Zustand.
  • Die Vorderseite der Substratscheibe wird mit einer strukturierten Maske bedeckt, also mit einer Maske mit Aussparungen, die den Zugang zur Vorderseite unmaskiert belassen. Die Maske besteht vorzugsweise aus einem Photolack. Die Aussparungen haben vorzugsweise einen rechteckigen oder einen quadratischen Umriss und erstrecken sich vorzugsweise über Flächen, die an Flächen angrenzen, unter denen vorgesehen ist, im Zuge der Herstellung elektronischer Bauelemente eine elektrische Isolierung wie STI oder DTI (shallow trench isolation, deep trench isolators) vorzusehen und/oder sie erstrecken sich über Flächen, durch die Trennlinien verlaufen werden, entlang derer, nach der Herstellung von elektronischen Bauelementen beabsichtigt ist, Einheiten solcher Bauelemente zu Chips zu vereinzeln. Ungeachtet dessen können die Aussparungen auch in regelmäßigen Abständen voneinander angeordnet sein, so dass im Zuge der Herstellung elektronischer Bauelemente mit den zweiten Bereichen Inseln mit Getterwirkung entstehen, zwischen denen sich die ersten Bereiche befinden, die zum Aufbau von Strukturen elektronischer Bauelemente besonders geeignet sind.
  • Nach dem Aufbringen der strukturierten Maske wird die Substratscheibe einer Behandlung unterzogen, die, von der Vorderseite ausgehend, im Inneren der Substratscheibe Leerstellen erzeugt, sofern das Innere der Substratscheibe nicht durch das Vorhandensein der Maske abgeschirmt ist.
  • Vorzugsweise besteht die Behandlung darin, Protonen, Deuteronen oder Helium-Ionen durch die Aussparungen der Maske ins Innere der Substratscheibe zu strahlen. Die Implantationsenergie beträgt vorzugsweise 1 keV bis 100 keV, besonders bevorzugt 1 keV bis 60 keV und die Dosis der Implantation vorzugsweise nicht mehr als 5 × 1013 cm-2. Implantationsenergie und Dosis werden vorzugsweise so abgestimmt, dass die Spitzendichte an erzeugten Leerstellen nicht tiefer als 50 µm, vorzugsweise nicht tiefer als 25 µm und besonders bevorzugt nicht tiefer als 10 µm von der Vorderseite der Substratscheibe entfernt ist.
  • Die Behandlung kann aber auch eine RTA-Behandlung (rapid thermal anneal) in nitridierender Atmosphäre sein, wobei die Flächen auf der Vorderseite der Substratscheibe oxidiert werden, die wegen der Präsenz der Aussparungen in der Maske frei zugänglich sind. Vorzugsweise wird die Substratscheibe auf eine Temperatur von nicht weniger als 1150 °C und nicht mehr als 1190 °C für einen Zeitraum von nicht weniger als 10 s und nicht mehr als 45 s erhitzt und wieder abgekühlt, mit einer Temperatursteigerungsrate von vorzugsweise nicht weniger als 20 °C/s und nicht mehr als 100 °C/s und einer Abkühlrate von vorzugsweise nicht weniger als 35 °C/s und nicht mehr als 50 °C/s. Eine nitridierende Atmosphäre bestehend aus Argon und Ammoniak im Volumen-Verhältnis von vorzugsweise 10:1 bis 24:1 ist besonders bevorzugt.
  • Im Anschluss an die Behandlung wird die strukturierte Maske und, sofern vorhanden, die oxidierte Oberfläche der Vorderseite entfernt, beispielsweise mittels Politur oder auf chemische Weise.
  • Eine Wärmebehandlung, auf Grund derer BMDs insbesondere in den zweiten Bereichen entstehen, kann vor den Aktivitäten zur Herstellung von Strukturen elektronischer Bauelemente erfolgen oder im Zuge solcher Aktivitäten. Es ist auch möglich, diese Wärmebehandlung vor dem Entfernen der strukturierten Maske durchzuführen. Ist die Wärmebehandlung vor den Aktivitäten zur Herstellung von Strukturen elektronischer Bauelemente vorgesehen, beinhaltet die Wärmebehandlung vorzugsweise das Erhitzen der Halbleiterscheibe auf eine Temperatur von 750 ° bis 800 °C über einen Zeitraum von 2 h bis 4 h und anschließend das Erhitzen der Halbleiterscheibe auf eine Temperatur von 950 °C bis 1050 °C über einen Zeitraum von 14 h bis 18 h.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf Zeichnungen weiter erläutert.
  • Figurenliste
    • 1 zeigt einen Teilausschnitt einer Substratscheibe 1 im Querschnitt.
    • 2 und 3 zeigen jeweils eine Substratscheibe in Draufsicht auf die Vorderseite, die mit einer strukturierten Maske bedeckt ist.
    • 4 zeigt Merkmale einer typischen CMOS-Struktur
  • Liste der verwendeten Bezugszeichen
    • 1
    Substratscheibe
    2
    Vorderseite
    3
    Maske
    4
    Aussparung
    5
    erster Bereich an Halbleitermaterial
    6
    zweiter Bereich an Halbleitermaterial
    7
    Rückseite
    8
    Oxidschicht
  • Detaillierte Beschreibung erfindungsgemäßer Ausführungsbeispiele
  • 1 zeigt einen Teilausschnitt einer Substratscheibe 1 im Querschnitt. Die Vorderseite 2 der Substratscheibe 1 ist mit einer strukturierten Maske 3 bedeckt, die Aussparungen 4 aufweist. Von der Vorderseite bis zu einer Tiefe von mindestens 100 µm besteht das Innere der Substratscheibe 1 aus Halbleitermaterial, in dem Zwischengitteratome des Halbleitermaterials als Punktdefekte dominieren und in dem Defekte vom Large-etch-pit-Typ nicht nachweisbar sind. Halbleitermaterial mit dieser Eigenschaft bildet Bereiche 6. Durch Einstrahlen von beispielsweise Protonen oder durch eine nitridierende Behandlung der freien Oberfläche der Substratscheibe 1 entstehen erste Bereiche 5 im Inneren des Substratscheibe, die an den Stellen der Aussparungen 4 von der Vorderseite ins Innere des Halbleitermaterials reichen. In den Bereichen 5 dominieren Leerstellen als Punktdefekte gegenüber Zwischengitteratomen des Halbleitermaterials. Sofern es sich bei der Substratscheibe um eine SOI-Scheibe oder eine SiGeOI-Scheibe handelt, ist des Weiteren zwischen der Vorderseite 2 und einer Rückseite 7 der Substratscheibe 1 eine vergrabene Oxidschicht (buried oxide) 8 im Inneren der Substratscheibe 1 vorhanden.
  • 2 und 3 zeigen jeweils eine Substratscheibe 1 in Draufsicht auf die Vorderseite 2, die mit einer strukturierten Maske 3 bedeckt ist. Im Fall der Substratscheibe 1 gemäß 2 folgen die Aussparungen 4 Trennlinien, entlang derer nach der Herstellung von elektronischen Bauelementen beabsichtigt ist, Einheiten solcher Bauelemente zu vereinzeln. Im Fall der Substratscheibe 1 gemäß 3 sind die Aussparungen 4 in regelmäßigen Abständen voneinander angeordnet, so dass nach der Bildung der ersten Bereiche und von BMDs in den ersten Bereichen Inseln mit Getterwirkung vorhanden sind, zwischen denen Strukturen elektronischer Bauelemente aufgebaut werden können.
  • 4 zeigt am Beispiel von Merkmalen (Isolatoren (STI), Dotierstoff-Typ (n, p) und Dotierstoff-Grad (n+, p+)) einer typischen CMOS-Struktur, dass die ersten Bereiche 5 auch auf der Skala von Strukturen elektronischer Bauelemente platziert werden können. In der gezeigten Darstellung grenzen die ersten Bereiche 5 an Isolatoren STI der CMOS-Struktur an.
  • Die vorstehende Beschreibung beispielhafter Ausführungsformen ist exemplarisch zu verstehen. Die damit erfolgte Offenbarung ermöglicht es dem Fachmann einerseits, die vorliegende Erfindung und die damit verbundenen Vorteile zu verstehen, und umfasst andererseits im Verständnis des Fachmanns auch offensichtliche Abänderungen und Modifikationen der beschriebenen Strukturen und Verfahren. Daher sollen alle derartigen Abänderungen und Modifikationen sowie Äquivalente durch den Schutzbereich der Ansprüche abgedeckt sein.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2015032433 A1 [0002]
    • US 2006/0225639 A1 [0003]
    • JP 2017132686 A [0003]
    • US 2011/0042791 A1 [0004]
    • US 8133769 B1 [0005]
    • US 6509248 B1 [0005]
    • US 2008/0176380 A1 [0012]

Claims (3)

  1. Verfahren zur Herstellung einer Halbleiterscheibe, umfassend das Bereitstellen einer Substratscheibe mit einer Vorderseite und mit einer Rückseite und mit einer Kante zwischen der Vorderseite und der Rückseite und einer Schicht aus Halbleitermaterial mit einer Dicke von mindestens 100 µm, die von der Vorderseite ins Innere der Substratscheibe reicht und in der Zwischengitteratome des Halbleitermaterials als Punktdefekte gegenüber Leerstellen dominieren und in der Defekte vom Large-etch-pit-Typ nicht nachweisbar sind; das Bedecken der Vorderseite mit einer Maske, die Aussparungen aufweist, aufgrund derer die Vorderseite teilweise unbedeckt bleibt; eine Behandlung der Substratscheibe, die, von der Vorderseite ausgehend, im Inneren der Substratscheibe Leerstellen erzeugt, sofern das Innere nicht durch das Vorhandensein der Maske abgeschirmt ist, so dass erste Bereiche entstehen, die von der Vorderseite nahezu vertikal ins Innere der Substratscheibe reichen und in denen Leerstellen die dominierende Punktdefektart bilden.
  2. Verfahren nach Anspruch 1, umfassend eine Wärmebehandlung der Substratscheibe, aufgrund derer in den ersten Bereichen BMDs mit einer Dichte von nicht weniger als 1 × 108 cm3 entstehen.
  3. Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einer Kante zwischen der Vorderseite und der Rückseite, gekennzeichnet durch erste Bereiche, die von der Vorderseite in eine Tiefe von nicht mehr als 5 µm im Wesentlichen vertikal ins Innere der Halbleiterscheibe reichen und in denen Leerstellen die dominierende Punktdefektart ist und zweite Bereiche, die von der Vorderseite in eine Tiefe von nicht weniger als 5 µm im Wesentlichen vertikal ins Innere der Halbleiterscheibe reichen und in denen Zwischengitteratome die dominierende Punktdefektart ist, wobei jeder der ersten Bereiche zu mindestens einem der zweiten Bereiche benachbart ist.
DE102018221582.0A 2018-12-13 2018-12-13 Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe Withdrawn DE102018221582A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102018221582.0A DE102018221582A1 (de) 2018-12-13 2018-12-13 Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018221582.0A DE102018221582A1 (de) 2018-12-13 2018-12-13 Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe

Publications (1)

Publication Number Publication Date
DE102018221582A1 true DE102018221582A1 (de) 2020-06-18

Family

ID=70858771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018221582.0A Withdrawn DE102018221582A1 (de) 2018-12-13 2018-12-13 Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe

Country Status (1)

Country Link
DE (1) DE102018221582A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509248B1 (en) 1997-08-21 2003-01-21 Micron Technology, Inc. Fabrication of semiconductor gettering structures by ion implantation
US20060225639A1 (en) 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
US20080176380A1 (en) 2007-01-24 2008-07-24 Patrick Reynaud Method for manufacturing compound material wafers and corresponding compound material wafer
US20110042791A1 (en) 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
US8133769B1 (en) 2010-12-17 2012-03-13 Truesense Imaging, Inc. Methods for gettering in semiconductor substrate
US20150032433A1 (en) 2012-03-01 2015-01-29 Commonwealth Scientific And Industrial Research Organisation Cutting drum and method of designing a cutting drum
JP2017132686A (ja) 2016-01-22 2017-08-03 株式会社Sumco シリコン単結晶の製造方法およびシリコンウェーハ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509248B1 (en) 1997-08-21 2003-01-21 Micron Technology, Inc. Fabrication of semiconductor gettering structures by ion implantation
US20060225639A1 (en) 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
US20110042791A1 (en) 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
US20080176380A1 (en) 2007-01-24 2008-07-24 Patrick Reynaud Method for manufacturing compound material wafers and corresponding compound material wafer
US8133769B1 (en) 2010-12-17 2012-03-13 Truesense Imaging, Inc. Methods for gettering in semiconductor substrate
US20150032433A1 (en) 2012-03-01 2015-01-29 Commonwealth Scientific And Industrial Research Organisation Cutting drum and method of designing a cutting drum
JP2017132686A (ja) 2016-01-22 2017-08-03 株式会社Sumco シリコン単結晶の製造方法およびシリコンウェーハ

Similar Documents

Publication Publication Date Title
DE69817365T2 (de) Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer
DE69933777T2 (de) Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
DE102015103810B4 (de) Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102015109961A1 (de) Verfahren zur Behandlung eines Halbleiterwafers
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE19722112B4 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE112014006413T5 (de) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
DE112014006124T5 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
DE2627855A1 (de) Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE112013005512B4 (de) Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
DE102015114361B4 (de) Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE102016225138A1 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
DE112010002935B4 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE102016117921A1 (de) Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
DE2611559B2 (de) Verfahren zur Herstellung von Halbleiterstrukturen
DE102018221582A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe
DE4110331C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102021130116A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102009042514B4 (de) Verfahren und Vorrichtung mit SOI-Substratdotierung
DE3937393C2 (de)
WO2019081201A1 (de) Halbleiterscheibe aus einkristallinem silizium

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee