JP2010267660A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010267660A
JP2010267660A JP2009115614A JP2009115614A JP2010267660A JP 2010267660 A JP2010267660 A JP 2010267660A JP 2009115614 A JP2009115614 A JP 2009115614A JP 2009115614 A JP2009115614 A JP 2009115614A JP 2010267660 A JP2010267660 A JP 2010267660A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
contact
wide portion
wide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009115614A
Other languages
English (en)
Other versions
JP5552261B2 (ja
Inventor
Shuko Senda
周子 千田
Fumito Ito
史人 伊藤
Hiroshige Hirano
博茂 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009115614A priority Critical patent/JP5552261B2/ja
Priority to US12/753,628 priority patent/US8421233B2/en
Publication of JP2010267660A publication Critical patent/JP2010267660A/ja
Application granted granted Critical
Publication of JP5552261B2 publication Critical patent/JP5552261B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】異なる配線層内に設けられた配線同士をコンタクト部を介して接続する際に、コンタクト部の特定の部分への電流集中を回避しうる構造を提供する。
【解決手段】半導体装置は、下層配線２と、配線部分３２、及び配線部分３２より配線幅の広い第１の幅広部２２を有する上層配線１と、下層配線２と第１の幅広部２２とを接続するコンタクト部３が配置されたコンタクト形成部２６とを備えている。コンタクト形成部２６は、第１の幅広部２２の配線幅方向に平行な方向の長さＬ１が第１の幅広部２２の配線長方向に平行な方向の長さＬ２よりも長い平面形状を有する。
【選択図】図１

Description

本発明は、半導体集積回路において、異なる配線層内に設けられた配線同士の接続部分の形状に関する。
半導体集積回路において、異なる配線層間に設けられた配線同士を電気的に接続するコンタクトでは、配線段差やコンタクトの抵抗のために断線などが起こりやすいため、複数個のコンタクトを配置して抵抗を低減し、断線の発生等を回避することが行われている。
図１５は、従来の半導体装置において、異なる配線層内に設けられた配線の接続部分を示す平面図である。従来の半導体装置は、半導体基板と、半導体基板上に設けられた第１の絶縁層と、第１の絶縁層の上に設けられた配線１０３と、配線１０３の上に設けられた第２の絶縁層と、第２の絶縁層の上に設けられたボンディングパット１０１、及びこれと一体的に形成された配線１０２とを備えている。配線１０２のうち第２の絶縁層の開口部内に設けられた部分は配線１０３に接続するコンタクト１０４となっている。ボンディングパッド及び配線１０２はアルミニウム（Ａｌ）で構成され、配線１０３はポリシリコンで構成されている。各コンタクト１０４の平面形状は正方形である。
従来の半導体装置では、配線１０３のうち、コンタクト１０４を介して配線１０２と電気的に接続するための接続用領域の形状は、その端部の幅を他の部分の配線幅（ｄ１）の数倍〜数十倍程度の幅（ｄ２）程度まで広げ、配線１０３が延びる方向に向かってテ−パ−状に徐々に他の部分と同じ配線幅（ｄ１）になるように形成されている。
２つの配線１０２、１０３を複数のコンタクト１０４を介して接続する場合、複数のコンタクト１０４のうち、配線抵抗が大きい方の配線（ここでは配線１０３）が延びる方向（図１５での右方向；配線１０３の引き出し方向）に位置するコンタクト１０４に電流が集中する。特に、配線１０３と当該コンタクト１０４との接触部分のうち配線１０３が延びる方向の端部に電流が集中する。
これに対し、従来の半導体装置では、配線１０３の接続用領域をテ−パ−状に徐々に広くすることで、配線１０３が延びる方向に位置するコンタクト１０４以外のコンタクト１０４にも電流が回り込むことを期待している。
特開平０８−０９７３３９号公報
しかしながら、実際には配線１０３の接続用領域の幅を拡げても電流は最短経路を通って流れようとするため、電流集中を緩和する効果は少ない。よって、電流集中部分で発熱や断線が生じる可能性は払拭されず、配線に大きな電流を流すことは難しい。
このような電流集中を防ぐために、配線１０３の膜厚を厚くしたり、太くすることも可能であるが、チップサイズの制約などから限界がある。
以上を鑑みて、本発明は、異なる配線層に設けられた配線同士をコンタクト部を介して接続する際に、コンタクト部の特定の部分への電流集中を回避しうる構造を有した半導体装置を提供することを目的とする。
上記課題を解決するため、本発明の一例である半導体装置は、半導体基板上に設けられた第１の層間絶縁膜と、前記第１の層間絶縁膜上に設けられた下層配線と、前記第１の層間絶縁膜上及び前記下層配線上に設けられ、前記下層配線の一部上に開口部を有する第２の層間絶縁膜と、前記第２の層間絶縁膜上に設けられ、第１の配線部分と、前記第１の配線部分より配線幅の広い第１の幅広部とを有する上層配線と、前記開口部内に形成されるとともに、前記下層配線と前記第１の幅広部とを接続する少なくとも１つのコンタクト部が配置され、前記第１の幅広部の配線幅方向に平行な方向の長さが前記第１の幅広部の配線長方向に平行な方向の長さよりも長い平面形状を有するコンタクト形成部とを備えている。
この構成によれば、上層配線がコンタクト部を介して下層配線と接続するための第１の幅広部を有し、且つコンタクト形成部は、第１の幅広部の配線幅方向に平行な方向の長さが第１の幅広部の配線長方向に平行な方向の長さよりも長い平面形状を有しているので、従来の半導体装置に比べてコンタクト部の一部への電流集中を緩和することができる。このため、コンタクト部での発熱及び断線の発生が抑えられ、従来の半導体装置よりも信頼性を向上させることができる。また、下層配線及び上層配線の厚みを増やしたり、下層配線及び上層配線全体の配線幅を大きくする必要がないので面積の増加を抑えながら、信頼性の向上を図ることができる。
前記上層配線は前記第２の層間絶縁膜上に設けられており、前記コンタクト部は前記上層配線の一部であってもよい。
また、前記第１の幅広部は前記上層配線の端部に設けられており、前記コンタクト形成部と前記上層配線の配線端との平面距離を第１の距離とし、前記第１の配線部分と前記第１の幅広部との境界から前記コンタクト形成部までの最短平面距離を第２の距離とするとき、前記第２の距離が前記第１の距離より大きいことが好ましい。第１の距離が十分な長さを有していれば、コンタクト部の長手方向に電流を拡げることができるので、効果的に電界集中を緩和することが可能となる。
前記第１の配線部分と前記第１の幅広部との境界の中心点から前記コンタクト形成部までの最短平面距離を第２の距離とし、前記第１の配線部分と前記第１の幅広部との境界の中心点から前記コンタクト形成部のうち前記第１の配線部分に面した部分までの最長平面距離を第３の距離とするとき、第３の距離が第２の距離の１．７倍より小さいことが好ましい。
前記コンタクト形成部には、互いにほぼ等しい四辺形の平面形状を有する複数の前記コンタクト部が配置されていてもよい。
前記コンタクト部は、コーナー部が面取りされた八角形の平面形状を有していてもよい。
前記第１の幅広部の幅は、前記第１の幅広部と前記第１の配線部分との境界から前記コンタクト形成部に向かうに従って広くなっており、前記第１の幅広部の配線幅方向の一方を第１の方向とするとき、前記第１の幅広部と前記第１の配線部分との境界の前記第１の方向の端を起点とする斜辺は、前記第１の幅広部と前記第１の配線部分との境界の当該端と前記コンタクト形成部の前記第１の方向の端部とを結ぶ線より外側にあってもよい。
前記下層配線は、第２の配線部分と、前記コンタクト部に接続され、前記第２の配線部分より配線幅の広い第２の幅広部とを有していてもよい。
前記第２の幅広部の伸長方向は前記第１の幅広部の伸長方向と平行であってもよい。この場合、第１の幅広部を電流が流れる方向と第２の幅広部を電流が流れる方向とは同一方向であってもよいし、逆方向であってもよい。
前記第２の配線部分は前記第２の幅広部から曲がる方向に伸長しており、前記第２の幅広部の一部は、配線幅方向に間隔を空けて配置された複数の絶縁膜により複数の配線部分に分割されていてもよい。
前記コンタクト形成部の平面形状は四辺形であってもよいし、円弧状または楕円弧状であってもよい。
前記上層配線の配線抵抗は前記下層配線の配線抵抗よりも大きくてもよい。
前記第１の層間絶縁膜上には複数本の前記下層配線が設けられており、前記第２の層間絶縁膜上にはそれぞれに対応する前記下層配線と前記コンタクト部を介して接続された複数の前記上層配線が設けられており、各々が前記第１の幅広部を含む前記上層配線と前記下層配線との接続部分は、前記半導体基板の上方から見て千鳥状に配置されていてもよい。
本発明の半導体装置によれば、従来の半導体装置に比べてコンタクト部の一部への電流集中を効果的に緩和することができる。
本発明の第１の実施形態に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 第１の実施形態に係る半導体装置における、図１のII-II線を通る面での断面図である。 第１の実施形態に係る半導体装置において、複数の接続構造を示す平面図である。 第１の実施形態に係る配線接続構造を備えた半導体チップである半導体装置の構成例を示す平面図である。 第１の実施形態の第１の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 第１の実施形態の第２の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 第１の実施形態の第３の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 本発明の第２の実施形態に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 第２の実施形態の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 本発明の第３の実施形態に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 第３の実施形態の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 本発明の第４の実施形態に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 第４の実施形態に係る半導体装置において、図１２のXIII-XIII線を通る面での断面図である。 第４の実施形態の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。 従来の半導体装置において、異なる配線層内に設けられた配線の接続部分を示す平面図である。
以下、本発明の実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図であり、図２は、当該半導体装置において、図１のII-II線を通る面での断面図である。また、図３は本実施形態の半導体装置において、複数の接続構造を示す平面図であり、図４は、図１〜図３に示す構造を備えた半導体チップである半導体装置の構成例である。なお、図１および図３では、理解を容易にするために下層配線２と上層配線１との間にある絶縁膜（第２の層間絶縁膜）は図示しないものとする。また、以下の説明において「コンタクト形成部」とは、下層配線２と上層配線１との接続部分である一個または複数個のコンタクト部３が設けられた部分全体を意味するものとする。本明細書中で「コンタクト部」とは異なる配線層内の配線同士を接続するための部材を意味し、いわゆるコンタクトプラグ、ビアプラグ等も含む語であるものとする。また、配線の「配線幅方向」とは、特に限定しない場合、半導体基板の上方から見たときに当該配線を流れる電流の進行方向に対して垂直な方向をいうものとする。配線の「配線長方向」とは、特に限定しない場合、半導体基板の上方から見たときに当該配線を流れる電流の進行方向に対して水平な方向をいうものとする。
図１、図２に示すように、本実施形態の半導体装置は、種々の半導体素子が設けられた半導体基板１０と、半導体基板１０上に設けられた第１の層間絶縁膜１２と、第１の層間絶縁膜１２の上部に埋め込まれた下層配線２と、第１の層間絶縁膜１２及び下層配線２の上に設けられ、下層配線２の一部上に開口部を有する第２の層間絶縁膜１４と、第２の層間絶縁膜１４の上に設けられ、コンタクト形成部２６における開口部内に形成されたコンタクト部３を介して下層配線２に接続された上層配線１とを備えている。
上層配線１は、例えばエリアパッド等に接続されており、配線幅が他の部分(配線部分３２)より広く、コンタクト部３を介して下層配線２と電気的に接続するための第１の幅広部２２を有している。下層配線２は、例えば後に説明するように入出力回路等に接続されており、配線幅が他の部分(配線部分４０)より広く、コンタクト部３と接続するための部分である第２の幅広部２４を有している。第１の幅広部２２と第２の幅広部２４とは半導体基板１０の上方から見てコンタクト形成部２６を含むように一部が重複するように設けられている。また、図１に示す例ではコンタクト形成部２６内にコンタクト部３が一つのみ設けられているので、本実施形態では、コンタクト形成部２６の平面形状の長さ及び幅はコンタクト部３と同じでそれぞれＬ１、Ｌ２となっている。コンタクト部３は、下層配線２に接触している部分全体を指すものとする。またここで、コンタクト形成部２６の長さＬ１（長手方向）と平行な方向が第１の幅広部２２及び第２の幅広部２４における配線幅方向であり、コンタクト形成部２６の長さ（幅）Ｌ２（短手方向）と平行な方向が第１の幅広部２２及び第２の幅広部２４における配線長方向である。そして、上層配線１における第１の幅広部２２からの配線部分３２の伸長方向は、コンタクト形成部２６の短手方向であり、下層配線２における第２の幅広部２４からの配線部分４０の伸長方向と平行である。従って、配線部分３２と配線部分４０とはコンタクト形成部２６を挟んで互いに反対側の短手方向に伸長している。
本実施形態の例では、下層配線２は銅（Ｃｕ）配線、上層配線１はアルミニウム（Ａｌ）配線であり、下層配線２のうち第２の幅広部２４を除く部分の配線抵抗は、上層配線１のうち第１の幅広部２２を除く部分の配線抵抗より小さくなっている。
本実施形態のように上層配線１がＡｌで構成される場合、コンタクト部３もＡｌで構成され、コンタクト部３は上層配線１と同時且つ一体的に形成される。すなわち、上層配線１のうち、第２の層間絶縁膜１４に設けられた下層配線２上の開口部内に設けられた部分がコンタクト部３となっている。
本実施形態の半導体装置において、コンタクト部３が設けられたコンタクト形成部２６は、第１の幅広部２２の配線幅方向（図１における上下方向；第１の幅広部２２の中心線II-II線に垂直な方向）に平行な方向の長さＬ１が、第１の幅広部２２の配線長方向に平行な方向の長さ（幅）Ｌ２よりも長い略四辺形の平面形状を有している。また、上層配線１において、通常幅の配線部分３２と第１の幅広部２２との境界の中心からコンタクト部３（コンタクト形成部２６）までの最短平面距離Ｌ４は、後述するように、第１の幅広部２２に流れる電流がコンタクト部３の全体に拡がるのに十分な長さとなっている。なお、図１に示すＬ５は、当該配線部分３２と第１の幅広部２２との境界の中心からコンタクト部３（コンタクト形成部２６）のうち配線部分３２に面した部分までの最長平面距離を表しており、Ｌ３は第２の幅広部２４において、コンタクト部３を形成するためのマージン部分の幅、すなわち上層配線１の配線端からコンタクト部３（コンタクト形成部２６）までの平面距離を表している。
具体的には、下層配線２の膜厚は０．２μｍ〜２μｍ程度であり、上層配線１の膜厚は０．４μｍ〜２μｍ程度である。上層配線１の配線幅は５μｍ〜１０μｍ程度であり、下層配線２の配線幅は５０ｎｍ〜１０μｍ程度である。上層配線１のうち下層配線２と接続するコンタクト部３の深さ（ここでは、第２の層間絶縁膜１４の膜厚とほぼ等しい）は０．３μｍ〜０．６μｍ程度であれば好ましい。
ここで、コンタクト部３の深さがあまり深くなるとコンタクト部３と第１の幅広部２２との境界部分でＡｌのカバレッジが悪くなり、この境界部分の膜厚が薄くなる。すると、従来の構成では、電流が流れる際にこの境界部分で発熱や断線が生じやすくなる等、信頼性が悪くなるため、流すことのできる電流制限が発生していた。下層配線２と上層配線１との接続部分全体に多くの電流を流すためには、コンタクト部３の辺の一部分に電流が集中しない構造とすることが重要である。
本実施形態の半導体装置では、コンタクト形成部２６の平面形状について、第１の幅広部２２の配線幅方向に対して平行な方向の長さＬ１が第１の幅広部２２の配線長方向に対して平行な方向の長さ（幅）Ｌ２よりも例えば２倍〜７倍程度長くなっている。さらに、通常幅の配線部分３２と第１の幅広部２２との境界の中心からコンタクト部３までの最短平面距離Ｌ４を所定の長さとして確保しているので、例えば上層配線１から下層配線２へと電流が流れる際に、第１の幅広部２２に入った電流を進行方向に対して左右方向（図１での上下方向）に拡げることができる。このため、Ｌ４が短い場合に比べてコンタクト部３の一部に電流が集中するのが緩和され、電流はコンタクト部３の長手方向に拡がって流れる。この結果、従来に比べて電流の集中による発熱や断線が生じにくくなっている。従って、本実施形態の半導体装置は、従来の半導体装置よりも２つの配線間に大きな電流を流すことができ、且つ断線等の発生が抑えられ、信頼性が向上している。
本実施形態では、Ｌ１は例えば２０μｍ以上５０μｍ以下とし、Ｌ２は問題なく加工できる最小サイズとして３μｍ以上１０μｍ以下とするのが好ましい。Ｌ３は、コンタクト部３を含む上層配線１を加工するのに必要な長さとして２μｍ程度とし、Ｌ４は例えば１５μｍ以上３０μｍ以下とするのが好ましい。また、Ｌ４はＬ３より大きいことが好ましい。また、Ｌ５はＬ４の１．０倍以上で１．７倍以下の長さであることが特に好ましい。Ｌ５がＬ４の１．７倍を越える場合でも従来の半導体装置に比べて電流の集中は緩和されるが、Ｌ５がＬ４の１．７倍以下の長さである場合、第１の幅広部２２に流れる電流をコンタクト部３の長手方向に十分に拡げて伝達させることができるので、本実施形態の構成による効果をより十分に発揮させることができる。なお、電流は下層配線２から上層配線１へと流れる場合もあるが、この場合でもコンタクト部３における、上層配線１の配線部分３２と第１の幅広部２２との境界に近い方の辺に電流が集中するのは同じであるので、本実施形態の構成によれば、効果的に電流の集中を緩和することができる。なお、本実施形態ではコンタクト形成部２６の平面形状が四辺形であるため、Ｌ５はＬ４よりも大きくなっている。
また、後の実施形態で説明するが、下層配線２の抵抗が上層配線の抵抗より低い場合は電流の引き出し方向の影響は受けにくいが、抵抗が高い場合にはコンタクト部３への電流集中を回避するために下層配線の引き出し方向に引き出す方が好ましい。
図３は、図１及び図２を用いて説明した２つの配線の接続構造を複数配置した場合の実施例を示している。同図に示すように、半導体基板（図示せず）上に形成された第１の配線層内には複数の下層配線２が設けられており、第１の配線層の直上にある第２の配線層内には複数の上層配線１が設けられている。この場合、下層配線２とこれに対応する上層配線１との接続構造は、一列に配置されていてもよいが、図３に示すように、互いに隣接する配線層の引き出し間隔を小さくしたい場合には、千鳥状に配置されていてもよい。
図４は、本実施形態に係る配線接続構造を半導体チップ４上に形成した半導体装置の例を示している。同図に示す例では、半導体チップ４の上面中央部を含む領域には、集積回路等が設けられた内部回路が形成され、上面周辺部には入出力回路６または（及び）パッドが半導体チップ４の辺に沿って複数個設けられている。半導体チップ４上面の周辺部であって入出力回路６の内側には、回路構成部（内部回路）５が配置されている。回路構成部５を含む領域の上方には、フリップチップ接続等に用いられる複数のエリアパッド２０が設けられている。図４において、符号７は配線層乗り換え部を示す。
図４の例では、下層配線２は入出力回路６に接続される信号線として用いられ、配線層乗り換え部７付近で上層のコンタクト部３を介して上層配線１に接続される。上層配線１は例えばエリアパッド２０に接続される。また、入出力回路６に接続された下層配線２を回路構成部５に接続された上層配線１と接続する構成であってもよい。この際、配線の接続構造を図３に示すような千鳥状とすることにより、接続構造を一列に配置する場合に比べて配線間隔を縮小することができるので、配線に要する面積を縮小し、半導体チップ４のサイズを小さくすることができる。また、配線の厚みを厚くしたり、配線全体の配線幅を大きくしたりせずに異なる配線層内の２つの配線間の接続信頼性を向上させることができる。
以上では、下層配線２をＣｕ配線、上層配線１をＡｌ配線とした例について説明したが、下層配線２と上層配線１が共にＣｕ配線またはＡｌ配線であってもよい。下層配線２をＡｌ配線とする場合には下層配線２は第１の層間絶縁膜１２（図２参照）上に設けられる。
また、下層配線２をＡｌ配線、上層配線１をＣｕ配線としてもよい。この場合、下層配線２の配線抵抗が上層配線１の配線抵抗より大きくなり、コンタクト部３と下層配線２との接続部分のうち、第２の幅広部２４と配線部分との境界に面した辺に電流が集中するので、当該境界の中心からコンタクト部３までの距離を所定値以上とする必要がある。
なお、本実施形態の半導体装置においては、コンタクト部３と第１の幅広部２２との接続部分のうち、第１の幅広部２２と上層配線１の配線部分３２との境界に面した辺に電流が集中するため、少なくともＬ４（図１参照）を所定以上の長さにしておけばよい。例えば、上述のように、Ｌ５がＬ４の１．７倍以下の長さとなるようにＬ４を設定しておけば、第２の幅広部２４において第２の幅広部２４と下層配線２の配線部分４０との境界と、コンタクト部３との最短平面距離をＬ４より短くしても信頼性の低下は来さないので、チップサイズの増加を抑えることが可能となる。
また、第２の幅広部２４の配線幅は、第１の幅広部２２の配線幅と同等以下でもよいが、少なくともコンタクト形成部２６の長手方向の長さＬ１以上であればコンタクト部３の全体と第２の幅広部２４とが接触できるのでより好ましい。
以上で説明した配線接続構造は、公知の配線形成プロセスを組み合わせて実現することができる。
−本実施形態の半導体装置の変形例−
図５は、第１の実施形態の第１の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。本変形例のII−II線を通る面での断面は第１の実施形態に係る半導体装置と同様であり、図２のようになっている。
図５に示す第１の実施形態の第１の変形例に係る半導体装置では、１つのコンタクト形成部２６内に同一形状の複数のコンタクト部３が形成されている。各コンタクト部３の平面形状は例えば略正方形である。ここで、コンタクト形成部２６は、第１の幅広部２２の配線幅方向に平行な方向に配置された一方の端のコンタクト部３の端部から他方の端のコンタクト部３の逆の端部までの長さＬ１を長手とし、第１の幅広部２２の配線長方向（第１の幅広部２２の中心軸II-II線方向）に平行な方向のコンタクト部３の長さ（幅）Ｌ２を短手とする略長方形の平面形状を有している。
コンタクト部３の平面形状を同一の正方形状とすることによって、半導体チップの全体上でコンタクトサイズを統一することができ、コンタクト部３の加工を安定して精度良く行うことが可能となる。また、複数のコンタクト部３が設けられたコンタクト形成部２６において、Ｌ１はＬ２よりも長くなっているので、電流が特定のコンタクト部３の特定の辺に集中するのを抑制することができる。また、図１に示す例に比べて加工を安定して精度良く行うことが可能なため、コンタクト部３を形成するためのマージンを小さくすることが可能となる。
図５ではコンタクト形成部２６に３個のコンタクト部３が形成される例が示されているが、コンタクト部３の個数や大きさは流れる電流量に応じて適宜変えればよい。例えばＬ１を４８μｍとし、平面寸法が３μｍ四方のコンタクト部３を５μｍピッチで１０個程度配置してもよい。
なお、Ｌ１〜Ｌ５の相互関係は第１の実施形態と同様に設定することができる。
また、ここではコンタクト部３の平面形状を略正方形としたが、略長方形としてもコンタクト部３の加工を安定して行うことができる。
図６は、第１の実施形態の第２の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。本変形例のII−II線を通る面での断面は第１の実施形態に係る半導体装置と同様であり、図２のようになっている。
図１に示す半導体装置ではコンタクト部３の平面形状は長方形であるが、図６に示す第１の実施形態の第２の変形例に係る半導体装置では、コンタクト部３の平面形状が、そのコーナー部を面取りした形状となっている。面取りの角度は特に限定されないが、例えば４５度であってもよい。
図２に示すように、コンタクト部３と第１の幅広部２２との境界には段差が形成されるところ、特にコンタクト部３のコーナー部では２方向（長手方向と短手方向）の段差部が接するため、例えばＡｌなどからなる上層配線１のカバレッジが非常に悪くなり、この部分で電流が流れる際の導通信頼性が悪くなる場合がある。
本変形例の半導体装置は、コンタクト部３のコーナー部における配線材料のカバレッジをより改善するために例えば４５度の面取りを行った構造のものである。従って、コンタクト部３の平面形状は略八角形となっている。この構成により、コンタクト部３全体としての導通信頼性を向上させることができる。なお、図６に示すＬ１〜Ｌ５の関係は、図１に示す第１の実施形態の半導体装置と同様とすることができる。
なお、後述する第２の実施形態に係る半導体装置において、コンタクト形成部２６内に複数のコンタクト部３を設ける場合にも、各コンタクト部３のコーナー部を面取り構造とすることによって、導通信頼性をさらに向上させることができる。
図７は、第１の実施形態の第３の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。本変形例のII−II線を通る面での断面は第１の実施形態に係る半導体装置と同様であり、図２のようになっている。
第１の実施形態に係る半導体装置では、第１の幅広部２２の配線幅が一定であったが、本変形例に係る半導体装置では、第１の幅広部２２の配線幅が配線部分（通常の配線幅の部分）３２との境界部からコンタクト形成部２６に向かうにつれ拡がっている。
ここで、第１の幅広部２２の平面形状において、配線部分３２と第１の幅広部２２との境界の配線幅方向の一方（第１の方向）の端部Ａ（図７参照）を起点とする斜辺は、端部Ａとコンタクト形成部２６の当該第１の方向の端部Ｂとを結ぶ線より外側にあれば、配線部分３２から流れる電流をコンタクト部３の全体に拡げることができるので好ましい。配線部分３２と第１の幅広部２２との境界の配線幅方向の他方（第２の方向）を端部（コーナー部）を起点とする斜辺についても同様とすることが好ましい。図７では、配線部分３２の伸長方向に対して斜辺が４５度の角度を成す例を示している。
電流は、平面的に見て、配線部分３２と第１の幅広部２２との境界端部とコンタクト形成部２６の端部とを結ぶ線より外側にはほとんど流れないため、当該境界の端部を起点とする斜辺を設ける構成をとっても、電流経路にはほとんど影響を与えない。
また、本変形例の構成によれば、図７に示すような配線接続部分を千鳥状に配置したり、図１の例に比べてカットされた第１の幅広部２２のコーナー部分に他の信号線を配置するなどしてレイアウト面積の縮小を図ることができる。
（第２の実施形態）
図８は、本発明の第２の実施形態に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。なお、同図中のa-a'線は、コンタクト形成部２６の短手方向に平行な第１の幅広部２２の中心線を示している。
第１の実施形態に係る半導体装置では、上層配線１と下層配線２とで電流が流れる方向がほぼ一致するように両配線を形成していたが、本実施形態に係る半導体装置では、上層配線１を流れる電流の方向と下層配線２を流れる電流の方向とが異なっている。
図８に示す例では、上層配線１を流れる電流の方向と下層配線２を流れる電流の方向とが平面的に見て略直角になっている。具体的には、上層配線１の形状は第１の実施形態の半導体装置と同様であるが、下層配線２はコンタクト部３を介して上層配線１に接続された部分から、上層配線１と直交する方向に延びている。
半導体装置のレイアウトによっては、例えば上層配線１を流れる電流を、下層配線２によって同じ方向に引き出すことが困難な場合もある。このような場合でも、本実施形態の配線接続構造をとることによって、コンタクト部３と第１の幅広部２２との接続部分に流れる電流を従来の半導体装置に比べて長手方向に均一にすることができ、電界集中を緩和することができる。なお、下層配線２は、図８に示す下方向に延びて入出力回路等に接続される。
本実施形態の接続構成では下層配線２における電流の進行方向がコンタクト部３の長手方向と一致しているので、第１の実施形態に係る半導体装置に比べてコンタクト部３の下層配線２の端部から遠い方の長手方向（図８における下方向）の端部に電流が集中しやすくなっている。しかし、下層配線２の配線抵抗が上層配線１の配線抵抗より低い場合にはコンタクト部３の当該部分に電流は集中しにくいので、特に問題は生じない。
以上の構成によれば、下層配線２の配置の自由度が大きくなるので、配線レイアウト面積の縮小を図ることができる。
−本実施形態の半導体装置の変形例−
図９は、本発明の第２の実施形態の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。
同図に示す半導体装置では、コンタクト部３との接続をとるための第２の幅広部２４における電流の進行方向と上層配線１を流れる電流の進行方向とが逆方向になっている。すなわち、第２の幅広部２４の伸長方向は第１の幅広部２２の伸長方向と平行であり、コンタクト形成部２６から見て同一の短手方向に伸長しており、配線部分３２はコンタクト形成部２６の短手方向に第１の幅広部２２から伸長しているのに対して、配線部分４０はコンタクト形成部２６の長手方向に第２の幅広部２４から伸長している。
上層配線１の第１の幅広部２２のサイズやコンタクト部３のサイズ等は第１の実施形態の半導体装置と同様であり、第２の幅広部２４の幅（図９の上下方向の長さ）はコンタクト形成部２６の長さ以上あればよい。また、下層配線２の配線抵抗が上層配線１の配線抵抗より大きい場合には、第２の幅広部２４の長さ（図９における左右方向の長さ）を十分に長くとり、コンタクト部３の全体にできるだけ均一に電流を流すことが好ましい。
本変形例の接続構成によれば、下層配線２のレイアウトの自由度を向上させることができるので、配線のレイアウト面積を縮小しうる。また、本変形例の構成は、下層配線２の配線抵抗と上層配線１の配線抵抗の大小関係に関わらず用いることができるので、図８に示す配線接続構造に比べてより広く適用できる。
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。なお、同図中のa-a'線は、コンタクト形成部２６の短手方向に平行な第１の幅広部２２の中心線を示している。
本実施形態に係る半導体装置では、第１の実施形態に係る半導体装置と同様に、第２の幅広部２４に流れる電流の方向を上層配線１（第１の幅広部２２）を流れる電流の方向と同じにしているが、第２の幅広部２４のコーナー部から例えば垂直方向に配線部分４０が延びている。すなわち、第２の幅広部２４の伸長方向は第１の幅広部２２の伸長方向と平行であり、コンタクト形成部２６から見て互いに反対側の短手方向に伸長しており、配線部分３２はコンタクト形成部２６の短手方向に第１の幅広部２２から伸長しているのに対して、配線部分４０はコンタクト形成部２６の長手方向に第２の幅広部２４から伸長している。電流が上層配線１から下層配線２へと流れる場合、コンタクト部３を介して第２の幅広部２４に入った電流は第２の幅広部２４内を第１の幅広部２２にほぼ平行な方向に流れた後、第２の幅広部２４から例えば９０度曲げられた方向に延びる配線部分４０に流れる。配線部分４０は例えば入出力回路等に接続されている。
第２の幅広部２４の長さ（コンタクト部３の短手方向に平行な方向の長さ）のうち、通常幅の配線部分４０が接続されている側の端部からコンタクト部３（コンタクト形成部２６）までの最短平面距離Ｌ６は例えば１５μｍ程度とすればよいが、下層配線２の配線抵抗等に応じて適宜変更してもよい。なお、上層配線１の形状は第１の実施形態の半導体装置と同様であり、Ｌ１〜Ｌ５までの数値や好ましい範囲も第１の実施形態の半導体装置と同様である。
この構成によれば、レイアウト上下層配線２を直線状に延ばせない場合でもコンタクト部３の短手方向の辺の一部に電流が集中するのを抑えることができる。さらに、所定の長さの第２の幅広部２４を設けているので、コンタクト部３の長手方向の辺への電流集中が緩和されている。このため、本実施形態の構成は、下層配線２の配線抵抗と上層配線１の配線抵抗の大小関係に関わらず用いることができる。
−本実施形態の半導体装置の変形例−
図１１は、本発明の第３の実施形態の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。
本変形例の半導体装置では、コンタクト部３との接続部分からの下層配線２の引き出し方向を第３の実施形態に係る半導体装置と同様にしており、下層配線２は、コンタクト部３との接続部分から一定の長さの第２の幅広部２４と、第２の幅広部２４から例えば９０度曲がった配線部分４０とを有している。すなわち、第２の幅広部２４の伸長方向は第１の幅広部２２の伸長方向と平行であり、コンタクト形成部２６から見て互いに反対側の短手方向に伸長しており、配線部分３２はコンタクト形成部２６の短手方向に第１の幅広部２２から伸長しているのに対して、配線部分４０はコンタクト形成部２６の長手方向に第２の幅広部２４から伸長している。ここで、第２の幅広部２４の長さ（コンタクト部３の短手方向に平行な方向の長さ）のうち、コンタクト部３から第２の幅広部２４の端までのＬ６の長さは例えば１０μｍ程度である。
本変形例の第２の幅広部２４では、第２の幅広部２４の一部が複数本（図１１に示す例では４本）の配線２８に分割されている。具体的には、第２の幅広部２４の電流経路上に、それぞれコンタクト部３の長手方向に平行な方向に間隔を空けて配置された絶縁膜５０が配置されており、この絶縁膜５０が第２の幅広部２４の一部を４本の配線２８に区画している。第２の幅広部２４の幅が例えば４９μｍであるとき、各配線２８の幅及び長さはそれぞれ例えば１０μｍ、５μｍである。
配線部分４０の延びる方向を、第２の幅広部２４の延びる方向に対して曲げた場合、電流は短い経路を通ろうとするため、曲がった部分の内側に集中しやすい。本変形例の半導体装置では、第２の幅広部２４の一部が複数の絶縁膜５０により４つの配線に区画されているので、下層配線２が曲がっている部分の内側に電流が集中するのを抑えることができる。このため、コンタクト部３の一部に電流が集中するのが抑えられている。この構造により、第３の実施形態に係る半導体装置に比べて、第２の幅広部２４のＬ６の長さを短く設定でき（例えば、１５μｍから１０μｍへと５μｍ程度短くできる）、レイアウト面積を縮小できるという効果がある。
なお、下層配線２において、基板上方から見た場合の配線部分４０に近い方の絶縁膜の幅は、配線部分４０から遠い方の絶縁膜５０の幅よりも大きくし、コンタクト部３における電流集中の一層の緩和を図ることもできる。
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図であり、図１３は、当該半導体装置において、図１２のXIII-XIII線を通る面での断面図である。
第１の実施形態に係る半導体装置では、第１の幅広部２２、コンタクト部３及びコンタクト形成部２６の平面形状はそれぞれ四辺形であったが、本実施形態に係る半導体装置では、第１の幅広部２２の平面形状が略半円状であり、コンタクト部３及びコンタクト形成部の平面形状も円弧状になっている。本実施形態においても、コンタクト形成部２６の平面形状は、第１の幅広部２２の配線幅方向（図１２での上下方向）に平行な方向の長さ（コンタクト部３の幅）が第１の幅広部２２の配線長方向に水平な方向の長さ（コンタクト部３が形成する円弧の両端を結んだ線の長さ）よりも長い形状となっている。
この構成により、上層配線１の配線部分３２と第１の幅広部２２との境界の中心からコンタクト部３までの距離が、コンタクト部３の部分によらずほぼ一定になっている。すなわち、ほぼＬ５＝Ｌ４となっている。Ｌ４及びＬ５は例えば１５μｍであり、コンタクト部３の幅は３〜１０μｍである。このため、コンタクト部３の内側の端部に流れる電流が均一になり、コンタクト部３を介した配線接続の信頼性がより向上するという効果がある。また、第１の幅広部２２の平面形状をコンタクト部３の平面形状に合わせて不要なコーナー部を設けず、半円状にしているので、配線に要する面積を縮小することができる。
また、本実施形態では、第１の幅広部２２の平面形状は略円弧状であるが、第１の幅広部２２の平面形状は四辺形状であってもよい。この場合、第１の幅広部２２のうちコンタクト部３の円弧より外側に位置する第１の幅広部２２のコーナー部には電流が流れないので残しておいても電気的特性に影響は与えない。
なお、コンタクト形成部２６の平面形状は円弧状に限らず、楕円弧状であってもよい。この場合には、Ｌ５はＬ４の１倍以上且つ１．７倍よりも小さくなっていることが好ましい。
−本実施形態に係る半導体装置の変形例−
図１４は、第４の実施形態の変形例に係る半導体装置において、上下に隣接する配線層に設けられた２つの配線の接続構造を示す平面図である。本変形例のXIII-XIII線を通る面での断面は第４の実施形態に係る半導体装置と同様であり、図１３のようになっている。
本変形例に係る半導体装置では、下層配線２、第１の幅広部２２、及び配線部分３２の形状は第４の実施形態に係る半導体装置と同じであるが、平面形状が円弧状のコンタクト形成部２６内に平面形状が略正方形の複数のコンタクト部３が設けられている点が第４の実施形態に係る半導体装置と異なっている。
本変形例の半導体装置において、上層配線１の配線部分３２と第１の幅広部２２との境界の中心から各コンタクト部３までの距離は互いにほぼ等しくなっている。すなわち、ほぼＬ５＝Ｌ４となっている。Ｌ４及びＬ５は例えばそれぞれ１５μｍであり、コンタクト部３の平面形状の一辺の長さは３〜１０μｍである。
本変形例の配線接続構造によれば、上層配線１の配線部分３２と第１の幅広部２２との境界の中心から各コンタクト部３までの距離は互いにほぼ等しいため、各コンタクト部３にほぼ均一に電流を流すことができる。このため、平面視において、コンタクト部３のうち上層配線１の配線部分３２と第１の幅広部２２との境界に面した部分に電流が集中するのを緩和することができ、電気的な接続の信頼性を向上させることができる。
さらに、複数のコンタクト部３の平面形状を正方形にすることで、半導体チップ状の回路内に設けられるコンタクトと形状を揃えることができるので、半導体チップ上のコンタクトサイズを統一することによってコンタクトの形状のばらつきをより小さくすることができる。
なお、本発明の範囲は上述した各実施形態に限られるものではなく、例えば可能な範囲で複数の実施形態に係る配線接続構造を組み合わせたものも本願発明に含まれる。
本発明の配線接続構成は、複数の配線層内に配線が設けられた種々の回路を有する半導体装置に用いられる。
１ 上層配線
２ 下層配線
３ コンタクト部
４ 半導体チップ
５ 回路構成部
５ａ 内部回路領域
６ 入出力回路
７ 配線層乗り換え部
１０ 半導体基板
１２ 第１の層間絶縁膜
１４ 第２の層間絶縁膜
２０ エリアパッド
２２ 第１の幅広部
２４ 第２の幅広部
２６ コンタクト形成部
２８ 配線
３２、４０ 配線部分
５０ 絶縁膜

Claims (14)

  1. 半導体基板上に設けられた第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に設けられた下層配線と、
    前記第１の層間絶縁膜上及び前記下層配線上に設けられ、前記下層配線の一部上に開口部を有する第２の層間絶縁膜と、
    前記第２の層間絶縁膜上に設けられ、第１の配線部分と、前記第１の配線部分より配線幅の広い第１の幅広部とを有する上層配線と、
    前記開口部内に形成されるとともに、前記下層配線と前記第１の幅広部とを接続する少なくとも１つのコンタクト部が配置され、前記第１の幅広部の配線幅方向に平行な方向の長さが前記第１の幅広部の配線長方向に平行な方向の長さよりも長い平面形状を有するコンタクト形成部とを備えている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記上層配線は前記第２の層間絶縁膜上に設けられており、
    前記コンタクト部は前記上層配線の一部であることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記第１の幅広部は前記上層配線の端部に設けられており、
    前記コンタクト形成部と前記上層配線の配線端との平面距離を第１の距離とし、前記第１の配線部分と前記第１の幅広部との境界から前記コンタクト形成部までの最短平面距離を第２の距離とするとき、前記第２の距離が前記第１の距離より大きいことを特徴とする半導体装置。
  4. 請求項１〜３のうちいずれか１つに記載の半導体装置において、
    前記第１の配線部分と前記第１の幅広部との境界の中心点から前記コンタクト形成部までの最短平面距離を第２の距離とし、前記第１の配線部分と前記第１の幅広部との境界の中心点から前記コンタクト形成部のうち前記第１の配線部分に面した部分までの最長平面距離を第３の距離とするとき、第３の距離が第２の距離の１．７倍より小さいことを特徴とする半導体装置。
  5. 請求項１〜４のうちいずれか１つに記載の半導体装置において、
    前記コンタクト形成部には、互いにほぼ等しい四辺形の平面形状を有する複数の前記コンタクト部が配置されていることを特徴とする半導体装置。
  6. 請求項１〜４のうちいずれか１つに記載の半導体装置において、
    前記コンタクト部は、コーナー部が面取りされた八角形の平面形状を有していることを特徴とする半導体装置。
  7. 請求項１〜６のうちいずれか１つに記載の半導体装置において、
    前記第１の幅広部の幅は、前記第１の幅広部と前記第１の配線部分との境界から前記コンタクト形成部に向かうに従って広くなっており、
    前記第１の幅広部の配線幅方向の一方を第１の方向とするとき、前記第１の幅広部と前記第１の配線部分との境界の前記第１の方向の端を起点とする斜辺は、前記第１の幅広部と前記第１の配線部分との境界の当該端と前記コンタクト形成部の前記第１の方向の端部とを結ぶ線より外側にあることを特徴とする半導体装置。
  8. 請求項１〜７のうちいずれか１つに記載の半導体装置において、
    前記下層配線は、第２の配線部分と、前記コンタクト部に接続され、前記第２の配線部分より配線幅の広い第２の幅広部とを有していることを特徴とする半導体装置。
  9. 請求項１〜８のうちいずれか１つに記載の半導体装置において、
    前記第２の幅広部の伸長方向は前記第１の幅広部の伸長方向と平行であることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記第２の配線部分は前記第２の幅広部から曲がる方向に伸長しており、
    前記第２の幅広部の一部は、配線幅方向に間隔を空けて配置された複数の絶縁膜により複数の配線部分に分割されていることを特徴とする半導体装置。
  11. 請求項１〜１０のうちいずれか１つに記載の半導体装置において、
    前記コンタクト形成部の平面形状は四辺形であることを特徴とする半導体装置。
  12. 請求項１〜８のうちいずれか１つに記載の半導体装置において、
    前記コンタクト形成部の平面形状は円弧状または楕円弧状であることを特徴とする半導体装置。
  13. 請求項１〜１２のうちいずれか１つに記載の半導体装置において、
    前記上層配線の配線抵抗は前記下層配線の配線抵抗よりも大きいことを特徴とする半導体装置。
  14. 請求項１〜１３のうちいずれか１つに記載の半導体装置において、
    前記第１の層間絶縁膜上には複数本の前記下層配線が設けられており、
    前記第２の層間絶縁膜上にはそれぞれに対応する前記下層配線と前記コンタクト部を介して接続された複数の前記上層配線が設けられており、
    各々が前記第１の幅広部を含む前記上層配線と前記下層配線との接続部分は、前記半導体基板の上方から見て千鳥状に配置されていることを特徴とする半導体装置。
JP2009115614A 2009-05-12 2009-05-12 半導体装置 Expired - Fee Related JP5552261B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009115614A JP5552261B2 (ja) 2009-05-12 2009-05-12 半導体装置
US12/753,628 US8421233B2 (en) 2009-05-12 2010-04-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009115614A JP5552261B2 (ja) 2009-05-12 2009-05-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2010267660A true JP2010267660A (ja) 2010-11-25
JP5552261B2 JP5552261B2 (ja) 2014-07-16

Family

ID=43067844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009115614A Expired - Fee Related JP5552261B2 (ja) 2009-05-12 2009-05-12 半導体装置

Country Status (2)

Country Link
US (1) US8421233B2 (ja)
JP (1) JP5552261B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093432B2 (en) * 2011-09-23 2015-07-28 Sanken Electric Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0186246U (ja) * 1987-11-30 1989-06-07
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置
JPH10214893A (ja) * 1996-11-26 1998-08-11 Hitachi Ltd 半導体集積回路装置
JP2001035851A (ja) * 1999-07-22 2001-02-09 Oki Electric Ind Co Ltd 接続構造
JP2008227227A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
JPH02192146A (ja) * 1989-01-20 1990-07-27 Toshiba Corp 半導体装置
JPH03129738A (ja) * 1989-07-10 1991-06-03 Nec Corp 半導体装置
JPH03142934A (ja) * 1989-10-30 1991-06-18 Mitsubishi Electric Corp 半導体集積回路装置の配線接続構造
JP3101077B2 (ja) * 1992-06-11 2000-10-23 株式会社日立製作所 半導体集積回路装置
JPH0897339A (ja) 1994-09-21 1996-04-12 Nippondenso Co Ltd 半導体集積回路装置
JPH1140564A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体装置およびその製造方法
JP2004006531A (ja) * 2002-05-31 2004-01-08 Renesas Technology Corp 半導体装置およびその製造方法
JP4072523B2 (ja) * 2004-07-15 2008-04-09 日本電気株式会社 半導体装置
US7936072B2 (en) * 2007-11-12 2011-05-03 Renesas Electronics Corporation Semiconductor device having dual damascene structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0186246U (ja) * 1987-11-30 1989-06-07
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置
JPH10214893A (ja) * 1996-11-26 1998-08-11 Hitachi Ltd 半導体集積回路装置
JP2001035851A (ja) * 1999-07-22 2001-02-09 Oki Electric Ind Co Ltd 接続構造
JP2008227227A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5552261B2 (ja) 2014-07-16
US20100289151A1 (en) 2010-11-18
US8421233B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
JP4802697B2 (ja) 半導体装置
JP2014011169A (ja) シリコンインターポーザ及びこれを備える半導体装置
JP2009177139A (ja) 半導体集積回路
JP6008603B2 (ja) 半導体装置
TW201639113A (zh) 半導體裝置
US7893536B2 (en) Semiconductor device
JP4993929B2 (ja) 半導体集積回路装置
TWI652514B (zh) 波導結構以及其製作方法
JP2008004736A (ja) 半導体パッケージ
JP2006202924A (ja) 半導体集積回路
EP3065171A2 (en) Electronic device and electronic package thereof
US20110241125A1 (en) Power Semiconductor Device with Low Parasitic Metal and Package Resistance
JP5552261B2 (ja) 半導体装置
JP2006121004A (ja) パワーｉｃ
US20130285247A1 (en) Semiconductor device and production method of the same
JP2009218264A (ja) 半導体装置
JP5522039B2 (ja) 半導体装置
JP2006229186A (ja) 半導体集積回路およびその製造方法
US9609742B2 (en) Electrical characteristics of package substrates and semiconductor packages including the same
JP2016139784A (ja) コイル部品
JP5168872B2 (ja) 半導体集積回路
JP2007149809A (ja) 半導体装置およびその製造方法
JP5640438B2 (ja) 半導体装置
JP5377568B2 (ja) 半導体装置
JP2009260147A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120405

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R151 Written notification of patent or utility model registration

Ref document number: 5552261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees