JP2010258215A5 - 半導体装置 - Google Patents

Description

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
また、本発明は以下の態様を含む。
［１］第１絶縁層と、
前記第１絶縁層に埋め込まれ、上面が前記第１絶縁層の上面より高い配線と、
前記配線と前記第１絶縁層の間に位置するエアギャップと、
少なくとも前記第１絶縁層上及び前記エアギャップ上に形成された第２絶縁層と、
少なくとも前記第２絶縁層上に形成されたエッチングストッパー膜と、
前記エッチングストッパー膜上に形成された第３絶縁層と、
少なくとも前記第３絶縁層に埋め込まれ、前記配線に接続するビアと、
を備える半導体装置。
［２］［１］に記載の半導体装置において、
前記エアギャップは、前記第２絶縁層により形成されている半導体装置。
［３］［１］又は［２］に記載の半導体装置において、
前記第２絶縁層は、比誘電率が３．５以下である半導体装置。
［４］［１］〜［３］のいずれか一つに記載の半導体装置において、
前記配線は、上面が前記第２絶縁層に被覆されておらず、
前記エッチングストッパー膜は、前記配線上にも形成されている半導体装置。
［５］［１］〜［３］のいずれか一つに記載の半導体装置において、
前記配線は、上面が前記第２絶縁層に被覆されており、
前記ビアは、下部が前記第２絶縁層に埋め込まれている半導体装置。
［６］［１］〜［５］のいずれか一つに記載の半導体装置において、
前記配線上に位置する金属キャップ膜を備える半導体装置。
［７］［１］〜［６］のいずれか一つに記載の半導体装置において、
前記ビアは、メッキ法により形成されている半導体装置。
［８］［１］〜［７］のいずれか一つに記載の半導体装置において、
前記第１絶縁層は、ＳｉＣＯＨ膜、ＳｉＣＯＨＮ膜、またはＳｉＣＯＨ膜若しくはＳｉＣＯＨＮ膜のポーラス膜である半導体装置。
［９］第１絶縁層を形成する工程と、
前記第１絶縁層に溝を形成する工程と、
前記溝に埋め込まれた配線を形成する工程と、
前記第１絶縁層と前記配線の間にスペースを形成し、かつ前記配線の上面を前記第１絶縁層の上面より高くする工程と、
前記スペースにエアギャップを形成し、かつ少なくとも前記第１絶縁層上及び前記配線上に第２絶縁層を形成する工程と、
少なくとも前記第２絶縁層上にエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に第３絶縁層を形成する工程と、
少なくとも前記第３絶縁層に、前記配線上に位置するビアを埋め込む工程と、
を備える半導体装置の製造方法。
［１０］［９］に記載の半導体装置の製造方法において、
前記エアギャップ及び前記第２絶縁層を形成する工程において、前記第２絶縁層によって前記エアギャップを形成する半導体装置の製造方法。
［１１］［１０］に記載の半導体装置の製造方法において、
前記エアギャップ及び前記第２絶縁層を形成する工程は、
前記スペース上、前記第１配線層上、及び前記配線上に前記第２絶縁層を成膜する工程と、
前記第２絶縁層の表層をＣＭＰ法により除去する工程と、
を備える半導体装置の製造方法。
［１２］［１１］に記載の半導体装置の製造方法において、
前記第２絶縁層の表層をＣＭＰ法により除去する工程において、前記配線を前記第２絶縁層から露出させる半導体装置の製造方法。
［１３］［１１］に記載の半導体装置の製造方法において、
前記第２絶縁層の表層をＣＭＰ法により除去する工程において、前記第２絶縁層を前記配線上に残す半導体装置の製造方法。
［１４］［９］〜［１３］のいずれか一つに記載の半導体装置の製造方法において、
前記第２絶縁層は比誘電率が３．５以下である半導体装置の製造方法。
［１５］［９］〜［１４］のいずれか一つに記載の半導体装置の製造方法において、
前記溝を形成する工程において、前記溝の側壁に前記第１絶縁層が変質した第１変質層を形成し、
前記配線を形成する工程と、前記スペースを形成して前記配線の上面を前記第１絶縁層の上面より高くする工程の間に、前記第１絶縁層の表層に、前記第１絶縁層が変質した第２変質層を形成する工程を有し、
前記第１絶縁層と前記配線の間にスペースを形成し、かつ前記配線の上面を前記第１絶縁層の上面より高くする工程は、前記第１変質層及び前記第２変質層を除去する工程である半導体装置の製造方法。
［１６］［１５］に記載の半導体装置の製造方法において、
前記第１絶縁層は、ＳｉＣＯＨ膜、ＳｉＣＯＨＮ膜、またはＳｉＣＯＨ膜若しくはＳｉＣＯＨＮ膜のポーラス膜であり、
前記第１変質層、及び前記第２変質層は、前記第１絶縁層の炭素濃度が低下した低炭素層である半導体装置の製造方法。
［１７］［１６］に記載の半導体装置の製造方法において、
前記第２変質層を形成する工程は、前記第１絶縁層を水素含有プラズマで処理する工程である半導体装置の製造方法。
［１８］［９］〜［１７］のいずれか一つに記載の半導体装置の製造方法において、
前記ビアを形成する工程は、
少なくとも前記第３絶縁層に接続孔を形成する工程と、
前記接続孔の底面及び側壁に拡散防止膜を形成する工程と、
前記拡散防止膜上にメッキシード膜を形成する工程と、
前記メッキシード膜を用いてメッキ処理を行うことにより、前記接続孔内に導電膜を埋め込む工程と、
を含む半導体装置の製造方法。
［１９］［９］〜［１８］のいずれか一つに記載の半導体装置の製造方法において、
前記配線を形成する工程の後、前記第２絶縁層及び前記エアギャップを形成する工程の前に、前記配線上に金属キャップ膜を形成する工程を有する半導体装置の製造方法。
［２０］［１９］に記載の半導体装置の製造方法において、
前記金属キャップ膜を形成する工程は、無電解メッキ法又は選択ＣＶＤ法である半導体装置の製造方法。

Claims (1)

1. 第１絶縁層と、
   前記第１絶縁層に埋め込まれ、上面が前記第１絶縁層の上面より高い配線と、
   前記配線と前記第１絶縁層の間に位置するエアギャップと、
   少なくとも前記第１絶縁層上及び前記エアギャップ上に形成された第２絶縁層と、
   少なくとも前記第２絶縁層上に形成されたエッチングストッパー膜と、
   前記エッチングストッパー膜上に形成された第３絶縁層と、
   少なくとも前記第３絶縁層に埋め込まれ、前記配線に接続するビアと、
   を備える半導体装置。