JP2010258213A5 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010258213A5 JP2010258213A5 JP2009106384A JP2009106384A JP2010258213A5 JP 2010258213 A5 JP2010258213 A5 JP 2010258213A5 JP 2009106384 A JP2009106384 A JP 2009106384A JP 2009106384 A JP2009106384 A JP 2009106384A JP 2010258213 A5 JP2010258213 A5 JP 2010258213A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor device
- wiring
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
また、本発明は以下の態様を含む。
[1]第1絶縁層と、
前記第1絶縁層に埋め込まれ、上面が前記第1絶縁層の上面より高い配線と、
前記配線と前記第1絶縁層の間に位置するエアギャップと、
前記第1絶縁層上、前記エアギャップ上、及び前記配線上に形成されたエッチングストッパー膜と、
前記エッチングストッパー膜上に形成された第2絶縁層と、
前記第2絶縁層に埋め込まれ、前記配線に接続するビアと、
を備え、
前記エッチングストッパー膜は、前記エアギャップ上に位置する部分が、前記配線上に位置する部分より厚い半導体装置。
[2][1]に記載の半導体装置において、
前記エアギャップは、前記エッチングストッパー膜により形成されている半導体装置。
[3][1]又は[2]に記載の半導体装置において、
前記配線上に位置する金属キャップ膜を備える半導体装置。
[4][1]〜[3]のいずれか一つに記載の半導体装置において、
前記第1絶縁層は、SiCOH膜、SiCOHN膜、またはSiCOH膜若しくはSiCOHN膜ポーラス膜である半導体装置。
[5]第1絶縁層を形成する工程と、
前記第1絶縁層に溝を形成する工程と、
前記溝に埋め込まれた配線を形成する工程と、
前記第1絶縁層と前記配線の間にスペースを形成し、かつ前記配線の上面を前記第1絶縁層の上面より上に位置させる工程と、
前記スペースにエアギャップを形成し、かつ前記第1絶縁層上及び前記配線上にエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に第2絶縁層を形成する工程と、
前記第2絶縁層に、前記配線上に位置するビアを埋め込む工程と、
を備える半導体装置の製造方法。
[6][5]に記載の半導体装置の製造方法において、
前記エアギャップ及び前記エッチングストッパー膜を形成する工程において、前記エッチングストッパー膜によって前記エアギャップを形成する半導体装置の製造方法。
[7][5]又は[6]に記載の半導体装置の製造方法において、
前記溝を形成する工程において、前記溝の側壁に前記第1絶縁層が変質した第1変質層を形成し、
前記配線を形成する工程と、前記スペースを形成して前記配線の上面を前記第1絶縁層の上面より上に位置させる工程の間に、前記第1絶縁層の表層に、前記第1絶縁層が変質した第2変質層を形成する工程を有し、
前記第1絶縁層と前記配線の間にスペースを形成し、かつ前記配線の上面を前記第1絶縁層の上面より上に位置させる工程は、前記第1変質層及び前記第2変質層を除去する工程である半導体装置の製造方法。
[8][7]に記載の半導体装置の製造方法において、
前記第1絶縁層は、SiCOH膜、SiCOHN膜、またはSiCOH膜若しくはSiCOHN膜ポーラス膜であり、
前記第1変質層、及び前記第2変質層は、前記第1絶縁層の炭素濃度が低下した低炭素層である半導体装置の製造方法。
[9][8]に記載の半導体装置の製造方法において、
前記第2変質層を形成する工程は、前記第1絶縁層を水素含有プラズマで処理する工程である半導体装置の製造方法。
[10][5]〜[9]のいずれか一つに記載の半導体装置の製造方法において、
前記ビアを形成する工程は、
前記第2絶縁層に接続孔を形成する工程と、
前記接続孔の底面及び側壁に拡散防止膜を形成する工程と、
前記拡散防止膜上にメッキシード膜を形成する工程と、
前記メッキシード膜を用いてメッキ処理を行うことにより、前記接続孔内に導電膜を埋め込む工程と、
を含む半導体装置の製造方法。
[11][5]〜[10]のいずれか一つに記載の半導体装置の製造方法において、
前記配線を形成する工程の後、前記エッチングストッパー膜及び前記エアギャップを形成する工程の前に、前記配線上に金属キャップ膜を形成する工程を有し、
前記エッチングストッパー膜及び前記エアギャップを形成する工程において、前記金属キャップ膜上に前記エッチングストッパー膜を形成する半導体装置の製造方法。
[12][11]に記載の半導体装置の製造方法において、
前記金属キャップ膜を形成する工程は、無電解メッキ法又は選択CVD法である半導体装置の製造方法。
また、本発明は以下の態様を含む。
[1]第1絶縁層と、
前記第1絶縁層に埋め込まれ、上面が前記第1絶縁層の上面より高い配線と、
前記配線と前記第1絶縁層の間に位置するエアギャップと、
前記第1絶縁層上、前記エアギャップ上、及び前記配線上に形成されたエッチングストッパー膜と、
前記エッチングストッパー膜上に形成された第2絶縁層と、
前記第2絶縁層に埋め込まれ、前記配線に接続するビアと、
を備え、
前記エッチングストッパー膜は、前記エアギャップ上に位置する部分が、前記配線上に位置する部分より厚い半導体装置。
[2][1]に記載の半導体装置において、
前記エアギャップは、前記エッチングストッパー膜により形成されている半導体装置。
[3][1]又は[2]に記載の半導体装置において、
前記配線上に位置する金属キャップ膜を備える半導体装置。
[4][1]〜[3]のいずれか一つに記載の半導体装置において、
前記第1絶縁層は、SiCOH膜、SiCOHN膜、またはSiCOH膜若しくはSiCOHN膜ポーラス膜である半導体装置。
[5]第1絶縁層を形成する工程と、
前記第1絶縁層に溝を形成する工程と、
前記溝に埋め込まれた配線を形成する工程と、
前記第1絶縁層と前記配線の間にスペースを形成し、かつ前記配線の上面を前記第1絶縁層の上面より上に位置させる工程と、
前記スペースにエアギャップを形成し、かつ前記第1絶縁層上及び前記配線上にエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に第2絶縁層を形成する工程と、
前記第2絶縁層に、前記配線上に位置するビアを埋め込む工程と、
を備える半導体装置の製造方法。
[6][5]に記載の半導体装置の製造方法において、
前記エアギャップ及び前記エッチングストッパー膜を形成する工程において、前記エッチングストッパー膜によって前記エアギャップを形成する半導体装置の製造方法。
[7][5]又は[6]に記載の半導体装置の製造方法において、
前記溝を形成する工程において、前記溝の側壁に前記第1絶縁層が変質した第1変質層を形成し、
前記配線を形成する工程と、前記スペースを形成して前記配線の上面を前記第1絶縁層の上面より上に位置させる工程の間に、前記第1絶縁層の表層に、前記第1絶縁層が変質した第2変質層を形成する工程を有し、
前記第1絶縁層と前記配線の間にスペースを形成し、かつ前記配線の上面を前記第1絶縁層の上面より上に位置させる工程は、前記第1変質層及び前記第2変質層を除去する工程である半導体装置の製造方法。
[8][7]に記載の半導体装置の製造方法において、
前記第1絶縁層は、SiCOH膜、SiCOHN膜、またはSiCOH膜若しくはSiCOHN膜ポーラス膜であり、
前記第1変質層、及び前記第2変質層は、前記第1絶縁層の炭素濃度が低下した低炭素層である半導体装置の製造方法。
[9][8]に記載の半導体装置の製造方法において、
前記第2変質層を形成する工程は、前記第1絶縁層を水素含有プラズマで処理する工程である半導体装置の製造方法。
[10][5]〜[9]のいずれか一つに記載の半導体装置の製造方法において、
前記ビアを形成する工程は、
前記第2絶縁層に接続孔を形成する工程と、
前記接続孔の底面及び側壁に拡散防止膜を形成する工程と、
前記拡散防止膜上にメッキシード膜を形成する工程と、
前記メッキシード膜を用いてメッキ処理を行うことにより、前記接続孔内に導電膜を埋め込む工程と、
を含む半導体装置の製造方法。
[11][5]〜[10]のいずれか一つに記載の半導体装置の製造方法において、
前記配線を形成する工程の後、前記エッチングストッパー膜及び前記エアギャップを形成する工程の前に、前記配線上に金属キャップ膜を形成する工程を有し、
前記エッチングストッパー膜及び前記エアギャップを形成する工程において、前記金属キャップ膜上に前記エッチングストッパー膜を形成する半導体装置の製造方法。
[12][11]に記載の半導体装置の製造方法において、
前記金属キャップ膜を形成する工程は、無電解メッキ法又は選択CVD法である半導体装置の製造方法。
Claims (1)
- 第1絶縁層と、
前記第1絶縁層に埋め込まれ、上面が前記第1絶縁層の上面より高い配線と、
前記配線と前記第1絶縁層の間に位置するエアギャップと、
前記第1絶縁層上、前記エアギャップ上、及び前記配線上に形成されたエッチングストッパー膜と、
前記エッチングストッパー膜上に形成された第2絶縁層と、
前記第2絶縁層に埋め込まれ、前記配線に接続するビアと、
を備え、
前記エッチングストッパー膜は、前記エアギャップ上に位置する部分が、前記配線上に位置する部分より厚い半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009106384A JP2010258213A (ja) | 2009-04-24 | 2009-04-24 | 半導体装置及び半導体装置の製造方法 |
US12/662,335 US8274155B2 (en) | 2009-04-24 | 2010-04-12 | Semiconductor device and method of manufacturing semiconductor device |
CN201010166496.1A CN101924093B (zh) | 2009-04-24 | 2010-04-23 | 半导体器件和制造半导体器件的方法 |
US13/589,712 US8466055B2 (en) | 2009-04-24 | 2012-08-20 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009106384A JP2010258213A (ja) | 2009-04-24 | 2009-04-24 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258213A JP2010258213A (ja) | 2010-11-11 |
JP2010258213A5 true JP2010258213A5 (ja) | 2012-04-12 |
Family
ID=42991386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009106384A Pending JP2010258213A (ja) | 2009-04-24 | 2009-04-24 | 半導体装置及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8274155B2 (ja) |
JP (1) | JP2010258213A (ja) |
CN (1) | CN101924093B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
US8575000B2 (en) * | 2011-07-19 | 2013-11-05 | SanDisk Technologies, Inc. | Copper interconnects separated by air gaps and method of making thereof |
KR20140117437A (ko) * | 2011-12-28 | 2014-10-07 | 도호쿠 다이가쿠 | 배선 구조체, 배선 구조체를 구비한 반도체 장치 및 그 반도체 장치의 제조 방법 |
CN102623433B (zh) * | 2012-03-22 | 2014-09-24 | 清华大学 | 一种空气间隙的三维互连结构 |
KR20140018546A (ko) * | 2012-08-02 | 2014-02-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR102167603B1 (ko) * | 2014-01-06 | 2020-10-19 | 삼성전자주식회사 | 배선 구조물 형성 방법 및 반도체 장치의 제조 방법 |
US9666534B2 (en) * | 2014-05-13 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor interconnect structure and manufacturing method thereof |
US9305836B1 (en) | 2014-11-10 | 2016-04-05 | International Business Machines Corporation | Air gap semiconductor structure with selective cap bilayer |
US9685368B2 (en) * | 2015-06-26 | 2017-06-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure having an etch stop layer over conductive lines |
US9768058B2 (en) * | 2015-08-10 | 2017-09-19 | Globalfoundries Inc. | Methods of forming air gaps in metallization layers on integrated circuit products |
JP6648544B2 (ja) | 2016-02-08 | 2020-02-14 | 三菱電機株式会社 | 半導体装置 |
CN108701755A (zh) * | 2016-03-28 | 2018-10-23 | 英特尔公司 | 用于集成mram器件的互连帽盖过程以及所产生的结构 |
US20170365504A1 (en) | 2016-06-20 | 2017-12-21 | Globalfoundries Inc. | Forming air gap |
US10727114B2 (en) * | 2017-01-13 | 2020-07-28 | International Business Machines Corporation | Interconnect structure including airgaps and substractively etched metal lines |
KR20210137276A (ko) * | 2020-05-07 | 2021-11-17 | 삼성전자주식회사 | 반도체 소자 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2554704B1 (fr) * | 1983-11-10 | 1987-04-24 | Ascher Gilles | Appareil portatif de surveillance de l'activite cardiaque |
US6350672B1 (en) * | 1997-07-28 | 2002-02-26 | United Microelectronics Corp. | Interconnect structure with gas dielectric compatible with unlanded vias |
JP2948588B1 (ja) * | 1997-11-06 | 1999-09-13 | 松下電子工業株式会社 | 多層配線を有する半導体装置の製造方法 |
JP2000183158A (ja) * | 1998-12-14 | 2000-06-30 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
US6815329B2 (en) * | 2000-02-08 | 2004-11-09 | International Business Machines Corporation | Multilayer interconnect structure containing air gaps and method for making |
TWI227043B (en) * | 2000-09-01 | 2005-01-21 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device |
EP1382066A2 (en) * | 2001-04-13 | 2004-01-21 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic device |
US6867125B2 (en) * | 2002-09-26 | 2005-03-15 | Intel Corporation | Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material |
JP2005079434A (ja) * | 2003-09-02 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4918778B2 (ja) * | 2005-11-16 | 2012-04-18 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
US7803713B2 (en) | 2006-09-21 | 2010-09-28 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for fabricating air gap for semiconductor device |
US7745282B2 (en) | 2007-02-16 | 2010-06-29 | International Business Machines Corporation | Interconnect structure with bi-layer metal cap |
JP2008300652A (ja) | 2007-05-31 | 2008-12-11 | Toshiba Corp | 半導体装置の製造方法 |
US20090001594A1 (en) * | 2007-06-29 | 2009-01-01 | Hui Jae Yoo | Airgap interconnect system |
US7868455B2 (en) * | 2007-11-01 | 2011-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solving via-misalignment issues in interconnect structures having air-gaps |
-
2009
- 2009-04-24 JP JP2009106384A patent/JP2010258213A/ja active Pending
-
2010
- 2010-04-12 US US12/662,335 patent/US8274155B2/en not_active Expired - Fee Related
- 2010-04-23 CN CN201010166496.1A patent/CN101924093B/zh not_active Expired - Fee Related
-
2012
- 2012-08-20 US US13/589,712 patent/US8466055B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010258213A5 (ja) | 半導体装置 | |
JP2010258215A5 (ja) | 半導体装置 | |
JP2009164481A5 (ja) | ||
SG141312A1 (en) | Method of fabricating interconnections of microelectronic device using dual damascene process | |
TW200710966A (en) | Semiconductor device and method for production thereof | |
TW200741916A (en) | Low resistance and inductance backside through vias and methods of fabricating same | |
WO2009079657A8 (en) | High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability | |
JP2010056579A5 (ja) | ||
JP2013115289A5 (ja) | ||
TW200735188A (en) | Method for forming storage node contact plug in semiconductor device | |
TW200638510A (en) | Method for fabricating semiconductor device with metal line | |
JP2010232590A (ja) | 回路基板の製造方法 | |
TW200744162A (en) | Method for fabricating semiconductor device having capacitor | |
TW200644163A (en) | Multilevel semiconductor devices and methods of manufacturing the same | |
JP2010080774A (ja) | 半導体装置 | |
JP2010278330A5 (ja) | 半導体装置 | |
JP2007214567A5 (ja) | ||
KR101841199B1 (ko) | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 | |
TWI264084B (en) | Interconnect structure and method for its fabricating | |
JP2006013136A5 (ja) | ||
TW200705556A (en) | Wire structure and forming method of the same | |
SG141316A1 (en) | Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers | |
TW200802701A (en) | Interconnect structure, methods for fabricating the same, and methods for improving adhesion between low-k dielectric layers | |
TW200608517A (en) | Method for manufacturing dual damascene structure with a trench formed first | |
JP2010141024A5 (ja) |