JP2010278330A5 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010278330A5
JP2010278330A5 JP2009130906A JP2009130906A JP2010278330A5 JP 2010278330 A5 JP2010278330 A5 JP 2010278330A5 JP 2009130906 A JP2009130906 A JP 2009130906A JP 2009130906 A JP2009130906 A JP 2009130906A JP 2010278330 A5 JP2010278330 A5 JP 2010278330A5
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
connection hole
holes
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009130906A
Other languages
English (en)
Other versions
JP2010278330A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009130906A priority Critical patent/JP2010278330A/ja
Priority claimed from JP2009130906A external-priority patent/JP2010278330A/ja
Publication of JP2010278330A publication Critical patent/JP2010278330A/ja
Publication of JP2010278330A5 publication Critical patent/JP2010278330A5/ja
Pending legal-status Critical Current

Links

Description

上記の態様によれば、Cu配線上に形成された配線層間絶縁膜のビアファースト・デュアルダマシン加工方法において、トレンチ溝加工と同時にスルーホールビアを少なくとも2つの異なる直径を持つ多段構造に加工することにより、スルーホールビアのアスペクト比を低減し、Cu埋設性の向上を実現する。その結果、スルーホールビアの製造歩留まりと信頼性を向上させる。
本発明の他の態様を以下に例示する。
[1] 下地上に形成された絶縁膜と、
前記絶縁膜に形成された配線溝と、
前記配線溝の底面に形成された接続孔と、
少なくとも前記接続孔の側壁を覆うバリアメタル膜と、
を有し、
前記接続孔は、径が異なる複数の孔から構成されており、
前記複数の孔は、下に向けて径が小さくなるように深さ方向に接続し、
前記複数の孔の接続部に前記下地に対してほぼ平行な面を有する、半導体装置。
[2] 前記複数の孔の接続部に、前記下地に対して0°〜10°の傾きからなる面を有する、[1]に記載の半導体装置。
[3] 前記接続孔の側壁がテーパー状に形成されている、[1]または[2]に記載の半導体装置。
[4] 前記上部孔の底面の径と前記下部孔の開口径との差をΔdとしたとき、Δd≧5nmである、[1]乃至[3]いずれかに記載の半導体装置。
[5] 前記下地がシリコン(Si)と炭素(C)とを主成分とするキャップ絶縁膜である、[1]乃至[4]いずれかに記載の半導体装置。
[6] 前記キャップ絶縁膜で上面が覆われた金属配線をさらに有し、
前記接続孔の底面が前記金属配線に入り込んでいる、[1]乃至[5]いずれかに記載の半導体装置。
[7] 前記絶縁膜がSiとCと酸素(O)とを主成分とする、[1]乃至[6]いずれかに記載の半導体装置。
[8] 前記絶縁膜中の炭素/シリコン比(C/Si)が1より大きいSiOCH膜である、[7]に記載の半導体装置。
[9] 前記絶縁膜が互いに独立した複数の空孔を有し、前記空孔の平均空孔径0.8nm以下である、[8]に記載の半導体装置。
[10] 前記絶縁膜が、三量体の環状シロキサン構造を有し、前記環状シロキサン構造を構成しているシリコンに不飽和または飽和炭素鎖が結合している、[8]または[9]に記載の半導体装置。
[11] 前記接続孔の側壁の傾斜角が60°〜90°である、[1]乃至[10]いずれかに記載の半導体装置。
[12] 絶縁膜を形成する工程と、
前記絶縁膜を貫通する接続孔を形成する工程と、
前記接続孔に充填材を充填する工程と、
前記接続孔の開口を覆うマスクを前記絶縁膜上に形成する工程と、
前記マスク及び前記充填材の一部を除去するとともに前記接続孔の側壁の一部を露出させる第一のエッチング工程と、
露出した前記接続孔の側壁から前記絶縁膜を除去して、配線溝及び接続孔を形成する第二のエッチング工程と、
少なくとも前記接続孔の側壁をバリアメタル膜で覆う工程と、
を含み、
前記第二のエッチング工程において、
前記配線溝の底面から径が異なる複数の孔を下に向けて径が小さくなるように深さ方向に接続させて前記接続孔を形成し、前記複数の孔の接続部に前記接続孔の底面に対してほぼ平行な面を形成させる、半導体装置の製造方法。
[13] 前記第二のエッチング工程において、前記接続部に前記接続孔の底面に対して0°〜10°の傾きを有する面を形成する、[12]に記載の半導体装置の製造方法。
[14] 前記第二のエッチング工程は、前記充填材を除去する工程をさらに含み、
前記第一のエッチング工程において、炭素(C)と水素(H)とフッ素(F)の3元素からなるCHF系ガスを含む第一のエッチングガスを用いて前記マスク及び前記充填材を除去し、
前記第二のエッチング工程において、
酸素ガスを含む第二のエッチングガスを用いて前記絶縁膜を除去し、
酸素原子(O)を含む酸化ガスを用いて前記充填材を除去する、[12]または[13]に記載の半導体装置の製造方法。
[15] 前記第一のエッチングガスが、Ar、N 、CF 、CH 及びO からなる群から選択されるガスを含むことを特徴とする[14]に記載の半導体装置の製造方法。
[16] 前記第二のエッチングガスがAr、N 、CF 、CHF 及びCH からなる群から選択されるガスを含むことを特徴とする[14]または[15]に記載の半導体装置の製造方法。
[17] 下部配線を形成する前記工程と前記絶縁膜を形成する前記工程との間に、前記下部配線を覆う、シリコン(Si)と炭素(C)とを主成分とするキャップ絶縁膜を形成する工程をさらに含む、[12]乃至[16]いずれかに記載の半導体装置の製造方法。
[18] 前記絶縁膜を形成する前記工程において、環状有機シリカ構造を有する、上記一般式(1)で示される原料から前記絶縁膜を形成する、[12]乃至[17]いずれかに記載の半導体装置の製造方法。
[19] 前記環状有機シリカ構造を有する原料が上記式(2)または式(3)に示す構造を有する、[18]に記載の半導体装置の製造方法。

Claims (1)

  1. 下地上に形成された絶縁膜と、
    前記絶縁膜に形成された配線溝と、
    前記配線溝の底面に形成された接続孔と、
    少なくとも前記接続孔の側壁を覆うバリアメタル膜と、
    を有し、
    前記接続孔は、径が異なる複数の孔から構成されており、
    前記複数の孔は、下に向けて径が小さくなるように深さ方向に接続し、
    前記複数の孔の接続部に前記下地に対してほぼ平行な面を有する、半導体装置
JP2009130906A 2009-05-29 2009-05-29 半導体装置及び半導体装置の製造方法 Pending JP2010278330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009130906A JP2010278330A (ja) 2009-05-29 2009-05-29 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009130906A JP2010278330A (ja) 2009-05-29 2009-05-29 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010278330A JP2010278330A (ja) 2010-12-09
JP2010278330A5 true JP2010278330A5 (ja) 2012-06-07

Family

ID=43425003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009130906A Pending JP2010278330A (ja) 2009-05-29 2009-05-29 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010278330A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101930849B1 (ko) * 2011-12-28 2018-12-20 삼성디스플레이 주식회사 박막 증착 장치 및 그것을 이용한 박막 증착 방법
KR102324826B1 (ko) 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
US11191164B2 (en) 2015-09-29 2021-11-30 Dai Nippon Printing Co., Ltd. Wiring structure and method of manufacturing the same, semiconductor device, multilayer wiring structure and method of manufacturing the same, semiconductor element mounting substrate, method of forming pattern structure, imprint mold and method of manufacturing the same, imprint mold set, and method of manufacturing multilayer wiring board
US9997351B2 (en) * 2015-12-08 2018-06-12 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for filling a cavity using angled ion beam
KR102460076B1 (ko) 2017-08-01 2022-10-28 삼성전자주식회사 반도체 장치
KR102440139B1 (ko) 2017-12-15 2022-09-06 삼성전자주식회사 반도체 소자
KR20200016472A (ko) 2018-08-07 2020-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP7244394B2 (ja) * 2019-09-18 2023-03-22 株式会社東芝 デジタルアイソレータ
WO2023058728A1 (ja) * 2021-10-08 2023-04-13 株式会社村田製作所 弾性波装置及び弾性波装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3909283B2 (ja) * 2002-10-31 2007-04-25 富士通株式会社 半導体装置の製造方法
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007081284A (ja) * 2005-09-16 2007-03-29 Renesas Technology Corp 半導体装置およびその製造方法
WO2007032563A1 (ja) * 2005-09-16 2007-03-22 Nec Corporation 配線構造並びに半導体装置及びその製造方法
JP4728153B2 (ja) * 2006-03-20 2011-07-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4812838B2 (ja) * 2006-07-21 2011-11-09 ルネサスエレクトロニクス株式会社 多孔質絶縁膜の形成方法
JP2008047582A (ja) * 2006-08-11 2008-02-28 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP5267130B2 (ja) * 2006-12-22 2013-08-21 日本電気株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2010278330A5 (ja) 半導体装置
US6541842B2 (en) Metal barrier behavior by SiC:H deposition on porous materials
TWI402938B (zh) 具有多個互連體之電子結構以及形成具有多個互連體之電子結構的方法
US9673087B2 (en) Interconnect structures incorporating air-gap spacers
US8383507B2 (en) Method for fabricating air gap interconnect structures
JP2010258215A5 (ja) 半導体装置
US20070082477A1 (en) Integrated circuit fabricating techniques employing sacrificial liners
US20090075470A1 (en) Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
TW201616607A (zh) 半導體裝置與其形成方法
SG141312A1 (en) Method of fabricating interconnections of microelectronic device using dual damascene process
JP2010258213A5 (ja) 半導体装置
CN1519925A (zh) 半导体器件及其制造方法
CN101064296A (zh) 半导体装置及其制造方法
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
CN106601622A (zh) 接合结构及其形成方法
US7602061B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN112151503B (zh) 一种石墨烯/铜复合互连结构及其制造方法
CN1819181A (zh) 半导体装置及其制造方法
CN1735964A (zh) 半导体装置
SG141316A1 (en) Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers
US8431482B1 (en) Integrated circuits and methods for processing integrated circuits with embedded features
US9337017B2 (en) Method for repairing damages to sidewalls of an ultra-low dielectric constant film
JP2010245235A5 (ja)
JP2010016233A5 (ja)
KR101241410B1 (ko) 큰 내부 압축 스트레스를 갖는 접착막을 사용한 듀얼다마신 배선 구조물을 형성하는 방법 및 그에 의해 제조된구조물