JP2010192816A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2010192816A JP2010192816A JP2009037904A JP2009037904A JP2010192816A JP 2010192816 A JP2010192816 A JP 2010192816A JP 2009037904 A JP2009037904 A JP 2009037904A JP 2009037904 A JP2009037904 A JP 2009037904A JP 2010192816 A JP2010192816 A JP 2010192816A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- bit lines
- bit
- region
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 101
- 239000002184 metal Substances 0.000 claims description 101
- 239000010410 layer Substances 0.000 claims description 63
- 238000002955 isolation Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- 238000005192 partition Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 9
- 230000003044 adaptive effect Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 238000011160 research Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- LGPPATCNSOSOQH-UHFFFAOYSA-N 1,1,2,3,4,4-hexafluorobuta-1,3-diene Chemical compound FC(F)=C(F)C(F)=C(F)F LGPPATCNSOSOQH-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910020711 Co—Si Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 229910018098 Ni-Si Inorganic materials 0.000 description 1
- 229910018529 Ni—Si Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
ロジックプロセスと適合性が高く、ノイズに対して強い耐性を有するメモリ回路を含む半導体装置とその製造方法を提供する。
【解決手段】
半導体装置は、複数のメモリセルが第1および第2の方向に沿って行列状に配置されたメモリセルアレイ、および第1および第2のセンスアンプを含む複数のセンスアンプ、を形成した半導体基板を含み、メモリセルの各々は絶縁ゲート電極とその両側に形成されたビット線コンタクト領域と他のソース/ドレイン領域を備えたトランジスタと、他のソース/ドレイン領域に接続されたキャパシタとによって構成される。メモリセルアレイ上方に、第1の方向に沿って延在し、複数のビット線コンタクト了以金に接続され、第2の方向に並んで配置された複数のビット線を含む。第1のセンスアンプに接続される第1対のビット線は、第1配線層で形成され、第2のセンスアンプに接続される第2対のビット線は、第1の配線層と異層の第2配線層で形成される。
【選択図】 図6
Description
各々が絶縁ゲート電極と前記絶縁ゲート電極の両側に形成されたビット線コンタクト領域と他のソース/ドレイン領域を備えたトランジスタと、前記他のソース/ドレイン領域に接続されたキャパシタとによって構成される、複数のメモリセルが、第1および第2の方向に沿って行列状に配置されたメモリセルアレイ、および第1および第2のセンスアンプを含む複数のセンスアンプ、を形成した半導体基板と、
前記メモリセルアレイ上方で、前記第1の方向に沿って延在し、前記第2の方向に並んで配置された複数のビット線であって、第1配線層で形成され、前記第1のセンスアンプに接続される第1対のビット線と、第2配線層で形成され、前記第2のセンスアンプに接続される第2対のビット線と、を含む複数のビット線と、
を有し、前記複数のビット線の各々は複数の前記ビット線コンタクト領域に接続され、前記第1の配線層と前記第2の配線層は異なる層である、半導体装置
が提供される。
2,24 絶縁膜(STI)
3,26 絶縁膜、
3t ゲート絶縁膜、
3c キャパシタ誘電体膜、
4,27 導電層、
4t、GE ゲート電極、
4c、CE 対向電極、
ISO 素子分離領域、
PW p型ウェル、
AR 活性領域、
BL ビット線、
BL‘ (参照)ビット線、
BC ビット線コンタクト領域、
BCH (ビット線)コンタクト孔、
BS ビット補助配線、
WL ワード線、
WS ワード補助配線、
WC ワード線コンタクト領域、
WCH (ワード線)コンタクト孔
MC メモリセル、
Cap キャパシタ、
Tr トランジスタ、
S/A センスアンプ、
TW ツイスト、
Claims (10)
- 各々が絶縁ゲート電極と前記絶縁ゲート電極の両側に形成されたビット線コンタクト領域と他のソース/ドレイン領域を備えたトランジスタと、前記他のソース/ドレイン領域に接続されたキャパシタとによって構成される、複数のメモリセルが、第1および第2の方向に沿って行列状に配置されたメモリセルアレイ、および第1および第2のセンスアンプを含む複数のセンスアンプ、を形成した半導体基板と、
前記メモリセルアレイ上方で、前記第1の方向に沿って延在し、前記第2の方向に並んで配置された複数のビット線であって、第1配線層で形成され、前記第1のセンスアンプに接続される第1対のビット線と、第2配線層で形成され、前記第2のセンスアンプに接続される第2対のビット線と、を含む複数のビット線と、
を有し、
前記複数のビット線の各々は複数の前記ビット線コンタクト領域に接続され、前記第1の配線層と前記第2の配線層は異なる層である、半導体装置。 - 前記第2の方向に並ぶ前記メモリセルが複数の区画に分割され、前記絶縁ゲート電極が前記第2の方向に並ぶ前記区画毎の複数のトランジスタに共通の連続した構造であり、
前記メモリセルアレイ上方で、第3配線層で形成され、前記第2の方向に沿って延在し、前記第1の方向に並んで配置された複数のワード線であって、前記第2の方向に並んで配置された複数の前記メモリセルに対応する第1、第2のワード線を含む、複数のワード線をさらに有し、
前記第1、第2のワード線の各々は、前記区画毎の前記絶縁ゲート電極に交互にワード線コンタクト領域で接続されている、
請求項1記載の半導体装置。 - 前記第1、第2、第3の配線層は、半導体基板から上方に向かって、この順序で形成され、前記第1、第2のワード線によって選択される前記区画毎の複数のビット線は、前記第1の配線層、前記第2の配線層で形成された同数のビット線を含む請求項2記載の半導体装置。
- 前記区画毎のビット線の数が4本であり、前記ワード線コンタクト領域は前記4本のビット線を2本ずつに分ける位置に配置され、前記ワード線コンタクト領域の両側の2本の前記ビット線は、同層の配線層で形成され、その外側の2本の前記ビット線は異層の配線層で形成される請求項3記載の半導体装置。
- 前記ワード線コンタクト領域の両側の2本の前記ビット線は、共に前記第1の配線層で形成され、その外側の2本の前記ビット線は前記第2の配線層で形成される請求項4記載の半導体装置。
- 前記複数のビット線が、途中で配列を変更するツイスト構造を有し、1本のビット線が、全体としてそれ自身の参照ビット線、他のビット線、前記他のビット線の参照ビット線、これら以外のビット線またはビット線端に隣接する部分を有する請求項4または5記載の半導体装置。
- 前記ワード線コンタクト領域の両側の2本の前記ビット線は、前記ワード線コンタクト領域に向かって突出部を有し、前記突出部で前記ビット線コンタクト領域に接続される請求項4〜6のいずれか1項記載の半導体装置。
- 前記半導体基板は、その主面側に画定され、各々が、長尺状の平面視形状を有する複数の活性領域と、前記活性領域を取り囲んで半導体基板に形成された素子分離領域と、を含み、前記活性領域の各々が2つの前記メモリセルを形成し、前記活性領域は前記第1の方向に延在し、前記第1方向の位置を交互にシフトし、共通のキャパシタ領域の両側に前記ビットコンタクト領域が交互に配置され、前記キャパシタは前記素子分離領域を底部を残して掘り下げ、露出した活性領域側壁を含む部分に形成されている、請求項1〜7のいずれか1項記載の半導体装置。
- 半導体基板に第1方向に延在し、トランジスタ領域とキャパシタ領域を含む活性領域を画定する素子分離溝を形成する工程と、
前記素子分離溝に素子分離絶縁膜を埋め込む工程と、
前記キャパシタ領域両側の前記素子分離溝に形成された前記素子分離絶縁膜の少なくとも一部を除去し、活性領域側壁を露出する工程と、
前記活性領域上及び、前記活性領域側壁上に、誘電体膜及び第1導電膜を形成する工程と、
前記第1導電膜をエッチングして、前記トランジスタ領域に第1導電パターンのゲート電極を形成するとともに、前記キャパシタ領域に第2導電パターンの対向電極を形成する工程と、
前記ゲート電極、前記対向電極を覆って、下層層間絶縁膜を形成する工程と、
前記下層層間絶縁膜上に第1メタル配線層でビット線の第1部分を形成する工程と、
前記ビット線の第1部分を覆って、第1層間絶縁膜を形成する工程と、
前記第1層間絶縁膜上に第2メタル配線でビット線の第2部分を形成する工程と、
を含む半導体装置の製造方法。 - 前記ビット線の第2部分を覆って、第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜上に第3メタル配線でワード線を形成する工程と、
をさらに含む請求項9記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009037904A JP5434127B2 (ja) | 2009-02-20 | 2009-02-20 | 半導体装置とその製造方法 |
US12/707,044 US8351247B2 (en) | 2009-02-20 | 2010-02-17 | Semiconductor device including memory cell having capacitor |
US13/473,242 US8350310B2 (en) | 2009-02-20 | 2012-05-16 | Semiconductor device including memory cell having capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009037904A JP5434127B2 (ja) | 2009-02-20 | 2009-02-20 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192816A true JP2010192816A (ja) | 2010-09-02 |
JP5434127B2 JP5434127B2 (ja) | 2014-03-05 |
Family
ID=42630829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009037904A Expired - Fee Related JP5434127B2 (ja) | 2009-02-20 | 2009-02-20 | 半導体装置とその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8351247B2 (ja) |
JP (1) | JP5434127B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104112713B (zh) * | 2013-04-22 | 2017-10-20 | 华邦电子股份有限公司 | 存储器结构及其制造方法与半导体元件 |
JP2015041674A (ja) | 2013-08-21 | 2015-03-02 | マイクロン テクノロジー, インク. | 半導体装置およびその製造方法 |
WO2015170220A1 (en) * | 2014-05-09 | 2015-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
US10860080B2 (en) | 2017-01-13 | 2020-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Storage device, semiconductor device, electronic component, and electronic device |
US10861787B1 (en) * | 2019-08-07 | 2020-12-08 | Micron Technology, Inc. | Memory device with bitline noise suppressing scheme |
JP2021072313A (ja) * | 2019-10-29 | 2021-05-06 | キオクシア株式会社 | 半導体記憶装置 |
US11043500B1 (en) * | 2020-03-19 | 2021-06-22 | Micron Technology, Inc. | Integrated assemblies comprising twisted digit line configurations |
CN115274565A (zh) * | 2022-08-30 | 2022-11-01 | 长鑫存储技术有限公司 | 半导体结构的制备方法、半导体结构及半导体器件 |
CN115148245B (zh) * | 2022-09-05 | 2022-12-27 | 浙江力积存储科技有限公司 | 一种半导体器件及其工作方法、存储器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745722A (ja) * | 1993-07-27 | 1995-02-14 | Sony Corp | 半導体記憶装置 |
JP2005228372A (ja) * | 2004-02-10 | 2005-08-25 | Toshiba Corp | 半導体集積回路装置 |
JP2006013529A (ja) * | 2002-02-14 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2006080253A (ja) * | 2004-09-09 | 2006-03-23 | Renesas Technology Corp | 半導体記憶装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3083094B2 (ja) | 1989-01-09 | 2000-09-04 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
JPH03142872A (ja) | 1989-10-27 | 1991-06-18 | Nec Kyushu Ltd | 半導体装置 |
JP2500747B2 (ja) | 1993-05-10 | 1996-05-29 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
KR100215595B1 (ko) | 1993-09-21 | 1999-08-16 | 니시무로 타이죠 | 다이나믹형 반도체 기억장치 |
JP3354230B2 (ja) | 1993-09-21 | 2002-12-09 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
US5901105A (en) * | 1995-04-05 | 1999-05-04 | Ong; Adrian E | Dynamic random access memory having decoding circuitry for partial memory blocks |
JP2002216471A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP4338495B2 (ja) | 2002-10-30 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法 |
US7274612B2 (en) * | 2003-09-19 | 2007-09-25 | International Business Machines Corporation | DRAM circuit and its operation method |
JP5303938B2 (ja) | 2008-01-18 | 2013-10-02 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP5617219B2 (ja) * | 2009-10-29 | 2014-11-05 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びその製造方法 |
-
2009
- 2009-02-20 JP JP2009037904A patent/JP5434127B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-17 US US12/707,044 patent/US8351247B2/en active Active
-
2012
- 2012-05-16 US US13/473,242 patent/US8350310B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745722A (ja) * | 1993-07-27 | 1995-02-14 | Sony Corp | 半導体記憶装置 |
JP2006013529A (ja) * | 2002-02-14 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2005228372A (ja) * | 2004-02-10 | 2005-08-25 | Toshiba Corp | 半導体集積回路装置 |
JP2006080253A (ja) * | 2004-09-09 | 2006-03-23 | Renesas Technology Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5434127B2 (ja) | 2014-03-05 |
US8351247B2 (en) | 2013-01-08 |
US20100214823A1 (en) | 2010-08-26 |
US20120225531A1 (en) | 2012-09-06 |
US8350310B2 (en) | 2013-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5434127B2 (ja) | 半導体装置とその製造方法 | |
US9911744B2 (en) | Methods and apparatus for SRAM cell structure | |
US9076552B2 (en) | Device including a dual port static random access memory cell and method for the formation thereof | |
JP5147725B2 (ja) | セル内に並列接続された複数のトレンチ・キャパシタを有する複数ポート・メモリ(メモリを含む集積回路およびメモリ・セルを製造する方法) | |
KR101420494B1 (ko) | Rom 셀을 위한 장치 | |
JP4901459B2 (ja) | 半導体記憶装置 | |
JP2004214379A (ja) | 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法 | |
JP2013058676A (ja) | 半導体装置及びその製造方法、並びにデータ処理システム | |
US8653603B2 (en) | Semiconductor devices with peripheral region insertion patterns | |
JP5746881B2 (ja) | 半導体装置およびその製造方法 | |
KR20190130928A (ko) | 집적회로 소자 | |
JP2012039077A (ja) | 半導体装置及びその製造方法 | |
US7335936B2 (en) | DRAM memory having vertically arranged selection transistors | |
JP2012221965A (ja) | 半導体記憶装置及びその製造方法 | |
JP5617219B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP5381053B2 (ja) | 半導体装置の製造方法 | |
JP2010177521A (ja) | 半導体記憶装置の製造方法 | |
JP6040035B2 (ja) | 半導体装置およびその製造方法 | |
JP2010245293A (ja) | 半導体装置及びその製造方法 | |
JP5303938B2 (ja) | 半導体装置とその製造方法 | |
JP4322474B2 (ja) | 半導体集積回路装置 | |
JP2008010465A (ja) | 半導体記憶装置 | |
JP2007059554A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5434127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |