CN115274565A - 半导体结构的制备方法、半导体结构及半导体器件 - Google Patents

半导体结构的制备方法、半导体结构及半导体器件 Download PDF

Info

Publication number
CN115274565A
CN115274565A CN202211048488.6A CN202211048488A CN115274565A CN 115274565 A CN115274565 A CN 115274565A CN 202211048488 A CN202211048488 A CN 202211048488A CN 115274565 A CN115274565 A CN 115274565A
Authority
CN
China
Prior art keywords
bit line
semiconductor
transistor
substrate
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211048488.6A
Other languages
English (en)
Inventor
赵文礼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211048488.6A priority Critical patent/CN115274565A/zh
Publication of CN115274565A publication Critical patent/CN115274565A/zh
Priority to PCT/CN2023/097869 priority patent/WO2024045733A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开实施例提供一种半导体结构的制备方法、半导体结构及半导体器件。该制备方法包括：提供基底；在基底上形成位线结构，位线结构中包括沿第一方向堆叠的多个位线；在基底上形成电容结构，电容结构中包括沿第一方向堆叠的多个电容器；在基底上形成沿第二方向延伸的晶体管结构，晶体管结构中包括沿第一方向堆叠的多个晶体管；晶体管结构在第二方向上具有第一端和第二端；第一端连接位线结构，第二端连接电容结构，位线结构与电容结构位于晶体管结构的沿第三方向相对的两侧；第一方向垂直于基底，第二方向和第三方向位于平行于基底的平面内。本公开的制备方法能够使半导体结构能够进一步节省空间，提高半导体结构的单位密度，提升存储性能。

Description

半导体结构的制备方法、半导体结构及半导体器件
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种半导体结构的制备方法、半导体结构及半导体器件。
背景技术
DRAM(Dynamic Random Access Memory，动态随机存取存储器)是常用的半导体存储器件，由许多重复的存储单元组成，储存单元与外围电路连接执行存储功能。每个存储单元中通常包括晶体管、电容器和位线等结构。DRAM集成度越高，其可容纳的存储单元的数目就越多，其性能也更为优异。
随着尺寸的进一步微缩，存储单元出现堆叠式的存储结构。然而，目前的堆叠式的存储结构中，晶体管、电容器和位线的结构设置在一定程度上存在浪费空间的问题，不能进一步提高存储单元的数目。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的相关技术的信息。
发明内容
本公开实施例提供一种半导体结构的制备方法、半导体结构及半导体器件，能够进一步节省空间，提高半导体结构的单位密度，提升存储性能。
本公开实施例提供一种半导体结构的制备方法，包括：提供基底；在所述基底上形成位线结构，所述位线结构中包括沿第一方向堆叠的多个位线；在所述基底上形成电容结构，所述电容结构中包括沿所述第一方向堆叠的多个电容器；在所述基底上形成沿第二方向延伸的晶体管结构，所述晶体管结构中包括沿所述第一方向堆叠的多个晶体管；所述晶体管结构在所述第二方向上具有第一端和第二端；所述第一端连接所述位线结构，所述第二端连接所述电容结构，所述位线结构与所述电容结构位于所述晶体管结构的沿第三方向相对的两侧；所述第一方向垂直于所述基底，所述第二方向和所述第三方向位于平行于所述基底的平面内。
根据本公开的一些实施例，所述方法还包括：在所述基底上形成多个沿所述第一方向堆叠的外延结构，所述外延结构包括沿所述第一方向依序堆叠的牺牲层和半导体层；蚀刻所述外延结构，使所述外延结构具有第一外延部、第二外延部和第三外延部，所述第二外延部沿所述第二方向延伸，所述第一外延部和所述第三外延部分别连接于所述第二外延部的沿所述第二方向的第一端和第二端；且所述第一外延部和所述第三外延部位于所述第二外延部的沿所述第三方向的相对的两侧；去除所述第二外延部的所述第一端和所述第二端、以及所述第一外延部和所述第三外延部的各个牺牲层，形成多个第一待填充空间；向所述第一待填充空间中填充绝缘层。
根据本公开的一些实施例，在所述基底上形成位线结构，包括：去除所述第一外延部中的半导体层，形成多个第二待填充空间；向所述第二待填充空间中填充第一导电材料，形成所述位线结构。
根据本公开的一些实施例，所述方法还包括：沿所述第一方向将所述位线结构形成阶梯结构，露出每层所述位线的至少部分上表面；在呈阶梯结构的多层所述位线上分别形成多个第一接线柱。
根据本公开的一些实施例，所述第二外延部还包括位于所述第一端和所述第二端之间的中部，所述位线结构在所述第二方向上与所述中部具有第一间隔，所述电容结构在所述第二方向上与所述中部具有第二间隔；在所述基底上形成沿第二方向延伸的晶体管结构，包括：去除所述第二外延部的所述中部的所述牺牲层，形成间隙；在所述第二外延部的中部的所述半导体层的表面形成栅介质层；在所述栅介质层的表面形成栅电极，且所述栅电极填充所述间隙。
根据本公开的一些实施例，所述第二外延部还包括位于所述第一端和所述第二端之间的中部，所述位线结构在所述第二方向上与所述中部具有第一间隔，所述电容结构在所述第二方向上与所述中部具有第二间隔；在所述基底上形成沿第二方向延伸的晶体管结构，包括：去除所述第二外延部的所述中部的所述牺牲层；在所述第二外延部的所述中部的所述半导体层的表面形成栅介质层；在所述栅介质层的表面形成栅电极，且所述栅电极沿第三方向或第四方向在所述第二外延部的一侧延伸，且与所述位线结构或所述电容结构不接触；所述第四方向和所述第三方向位于平行于所述基底的平面内；在所述第一方向上堆叠的多层所述栅电极中，向相邻的所述栅电极之间填充绝缘材料层。
根据本公开的一些实施例，所述方法还包括：将堆叠的多层所述栅电极形成阶梯结构，露出每层所述栅电极的至少部分上表面；在呈阶梯结构的多层所述栅电极上分别形成多个第二接线柱。
根据本公开的一些实施例，所述方法还包括：在所述位线结构上沿所述第一方向且远离所述晶体管结构的一端形成导电连接件，且所述导电连接件分别与各所述位线连接。
根据本公开的一些实施例，在所述基底上形成沿第二方向延伸的晶体管结构，包括：对所述第二外延部的所述第一端和所述第二端进行离子掺杂，分别形成所述晶体管结构的源极和漏极；对所述源极的至少与所述位线结构中的位线连接的部分进行金属硅化处理，形成位线接触；对所述漏极的至少与所述电容结构中的电容器连接的部分进行金属硅化处理，形成电容接触。
本公开的一些实施例还提供了一种半导体结构，包括：基底、位线结构、电容结构和晶体管结构。
其中，位线结构位于所述基底上，所述位线结构中包括沿第一方向堆叠的多个位线；电容结构位于所述基底上，所述电容结构中包括沿所述第一方向堆叠的多个电容器；晶体管结构位于所述基底上并沿第二方向延伸，所述晶体管结构中包括沿所述第一方向堆叠的多个晶体管，所述晶体管结构在所述第二方向上具有第一端和第二端，所述第一端连接所述位线结构，所述第二端连接所述电容结构，且所述晶体管结构与所述电容结构位于所述晶体管结构的沿第三方向相对的两侧；其中，所述第一方向垂直于所述基底，所述第二方向和所述第三方向位于平行于所述基底的平面内。
根据本公开的一些实施例，所述晶体管包括：沟道，位于所述晶体管的第一端和第二端之间；栅介质层，位于所述沟道的表面；栅电极，位于所述栅介质层的表面，并沿所述第三方向或第四方向在所述晶体管的一侧延伸，且与所述位线结构或所述电容结构不接触，所述第四方向和所述第三方向位于平行于所述基底的平面内，多个沿所述第一方向堆叠的所述晶体管的多层栅电极为阶梯结构，每层所述栅电极的至少部分上表面露出。
所述半导体结构还包括：多个第二接线柱，分别位于呈阶梯结构的多层所述栅电极上；绝缘材料层，位于相邻的所述栅电极之间。
根据本公开的一些实施例，所述位线结构在所述第二方向上与所述栅电极具有第一间隔，所述电容结构在所述第二方向上与所述栅电极具有第二间隔。
根据本公开的一些实施例，所述晶体管的第一端为源极，所述晶体管的第二端为漏极，所述晶体管包括：位线接触，位于所述源极和所述位线结构的位线之间；电容接触，位于所述漏极和所述电容结构的电容器之间。
本公开的一些实施例还提供了一种半导体器件，包括第一半导体单元，所述第一半导体单元包括第一半导体结构，所述第一半导体结构具有第一位线结构、第一晶体管结构以及第一电容结构，所述第一晶体管结构沿第二方向延伸，所述第一位线结构和所述第一电容结构位于所述第一晶体管结构的在第三方向上相对的两侧；第二半导体结构，所述第二半导体结构具有第二位线结构、第二晶体管结构以及第二电容结构，所述第二晶体管结构沿第二方向延伸，所述第二位线结构和所述第二电容结构位于所述第二晶体管结构的在第三方向上相对的两侧；其中，所述第一电容结构沿第二方向的投影至少部分与所述第二电容结构重合；所述第一晶体管结构沿第三方向的投影与所述第二晶体管结构重合；其中，所述第二方向和所述第三方向相互垂直。
根据本公开的一些实施例，所述第一晶体管结构和所述第二晶体管结构分别在所述第三方向上具有相对的第一侧和第二侧，其中，所述第一位线结构和所述第二电容结构位于所述第一侧，所述第一电容结构和所述第二位线结构位于所述第二侧。
根据本公开的一些实施例，所述半导体器件还包括：第二半导体单元，所述第二半导体单元具有与所述第一半导体单元相同的结构；所述第二半导体单元和所述第一半导体单元在所述第二方向和所述第三方向上间隔设置。
根据本公开的一些实施例，所述半导体器件还包括：第三半导体单元，所述第三半导体单元具有与所述第一半导体单元关于对称轴对称的结构；所述对称轴沿所述第三方向延伸；所述第三半导体单元和所述第一半导体单元在所述第二方向和所述第三方向上间隔设置。
本公开实施例的半导体结构的制备方法，将位线结构与电容结构设于晶体管结构的沿第三方向相对的两侧，以形成半导体结构。在半导体器件的布局中，该半导体结构能够进一步节省空间，提高半导体结构的单位密度，提升存储性能。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一些实施例示出的半导体结构的制备方法的流程图；
图2为本公开一些实施例示出的在基底上形成外延结构的示意图；
图3为本公开一些实施例示出的形成具有各个外延部的外延结构的示意图；
图4为本公开一些实施例示出的在外延结构中形成绝缘层的示意图；
图5为本公开一些实施例中示出的在外延结构中形成间隙的示意图；
图6为本公开一些实施例中示出的形成晶体管结构的栅极、漏极的示意图；
图7为本公开一些实施例中示出的形成晶体管结构的栅电极的示意图；
图8为本公开一些实施例中示出的形成有位线结构、电容结构和晶体管结构的半导体结构示意图；
图9至图12为本公开一些实施例中示出的位线结构形成阶梯结构的示意图；
图13为本公开一些实施例中示出的位线结构为阶梯结构的半导体结构的示意图；
图14为本公开另一些实施例中示出的栅电极为阶梯结构的半导体结构的示意图；
图15为本公开一些实施例中示出的形成晶体管结构的栅电极的方法流程图；
图16为本公开另一些实施例中示出的形成晶体管结构的栅电极的方法流程图；
图17为本公开一些实施例中示出的半导体器件的布局图；
图18为本公开一些实施例中示出的半导体器件的另一种布局图；
图19为本公开一些实施例中示出的半导体器件的另一种布局图；
图20为本公开一些实施例中示出的半导体器件的另一种布局图。
附图标记说明：
1、基底；2、外延结构；201、牺牲层；202、半导体层；203、绝缘层；21、第一外延部；22、第二外延部；221、第一端；222、第二端；223、沟道；23、第三外延部；210、位线结构；211、位线；212、掩膜层；K1、第一开口；K2、第二开口；220、晶体管结构；224、晶体管；225、源极；226、漏极；227、栅电极；2271、扩散阻挡层；2272、导电层；2273、绝缘材料层；228、位线接触；229、电容接触；230、电容结构；231、电容器；240、第一接线柱；250、第二接线柱；260、导电连接件；1000、第一半导体单元；1100、第一半导体结构；1110、第一位线结构；1120、第一晶体管结构；1130、第一电容结构；1200、第二半导体结构；1210、第二位线结构；1220、第二晶体管结构；1230、第二电容结构；2000、第二半导体单元；3000、第三半导体单元；Z、第一方向；Y、第二方向；Z、第三方向；G、间隙；F、对称轴；d1、第一间隔；d2、第二间隔。
具体实施例
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
在对本公开的不同示例性实施例的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。此外，权利要求书中的术语“第一”、“第二”等仅作为标记使用，不是对其对象的数字限制。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
另外，在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
如图1至图14所示，本公开实施例提供了一种半导体结构的制备方法。其中，图1示出了本公开半导体结构的制备方法的流程图，图2至图14分别示出了在制备过程中的半导体结构的示意图，为了更加清晰地示出半导体结构的变化，图2至图14中省略了基底1。如图1所示，本公开实施例的半导体结构的制备方法包括步骤：S110～S140。
S110：提供基底1。
如图2所示，本公开实施例提供的基底1为半导体基底，基底1中形成有浅沟槽隔离(图中未示出)，浅沟槽隔离之间设有有源区。本公开实施例的基底1的材料可以为硅、碳化硅、氮化硅、绝缘体上硅、绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上层锗化硅或绝缘体上层锗等，此处不做特殊限定。
在提供基底1后，本公开实施例的半导体结构的制备方法还可以包括如下内容A～D。
A：如图2所示，在基底1上形成多个沿第一方向Z堆叠的外延结构2，外延结构2包括沿第一方向Z依序堆叠的牺牲层201和半导体层202。
其中，牺牲层201的材质可以是SiGe、氧化硅、氮化硅、碳氮化硅等，半导体层202可以是硅、碳化硅、绝缘体上硅等，只要半导体层202与牺牲层201之间具有较大的蚀刻选择比即可，例如在本实施例中，牺牲层201的材质选择SiGe，半导体层的材质选择Si，此处不做特殊限定。图2和图3中仅示出了三层依序堆叠的牺牲层201和半导体层202，还可以是四层、五层、六层或更多层，此处不做特殊限定。第一方向Z为垂直于基底1表面的方向。
B：蚀刻外延结构2，使外延结构2具有第一外延部21、第二外延部22和第三外延部23，第二外延部22沿第二方向Y延伸，第一外延部21和第三外延部23分别连接于第二外延部22的沿第二方向Y的第一端221和第二端222；且第一外延部21和第三外延部23位于第二外延部22的沿第三方向X相对的两侧。
具体地，可以在外延结构2上形成掩膜层，掩膜层具有图案，利用掩膜层的图案对外延结构2进行蚀刻，可以形成多个外延蚀刻结构，每个外延蚀刻结构可以包括第一外延部21、第二外延部22和第三外延部23。蚀刻工艺可以为湿法蚀刻或干法蚀刻，湿法蚀刻可以利用浓硫酸和双氧水作为蚀刻剂，通过调整蚀刻剂的浓度，可以控制蚀刻程度；干法蚀刻可以是等离子蚀刻，等离子体工艺采用的蚀刻气体可以为氯气，通过控制蚀刻气体的用量，可以控制蚀刻程度，此处不做特殊限定。
如图3所示，第二外延部22沿第二方向Y延伸，第二方向Y位于平行于基底1的平面内，即第一方向Z与第二方向Y垂直。第二外延部22在第二方向Y上具有相对的第一端221和第二端222，第一外延部21连接于第二外延部22的第一端221、第三外延部23连接于第二外延部22的第二端222，并且第一外延部21和第三外延部23位于第二外延部22的沿第三方向X的相对的两侧。第三方向X与第二方向Y位于平行于基底1的平面内，第三方向X与第二方向Y具有夹角。在一些实施例中，如图3所示，第三方向X与第二方向Y垂直。在另一些实施例中，第三方向X可以与第二方向Y不垂直，也就是说，第二外延部22的形状与图3中示出的实施利中的形状可以不同，第二外延部22在第三方向上具有相对的两侧，本领域技术人员可以根据第二外延部22的具体形状设定，只要能够满足第一外延部21和第三外延部23位于第二外延部22的相对的两侧，该相对的两侧并非是沿第二方向Y的两侧即可，此处不做特殊限定。
第一外延部21可以与第二外延部22之间具有第一夹角，第三外延部23可以与第二外延部22之间具有第二夹角，第一夹角可以等于第二夹角，即第一外延部21和第三外延部23平行地向远离第二外延部22的方向延伸，或者，第一夹角可以不等于第二夹角，即第一外延部21和第三外延部23分别沿不同的方向向远离第二外延部22的方向延伸，但无论是哪种情况，第一外延部21和第三外延部23的延伸方向均位于平行于基底1的平面内，使得第一外延部21、第二外延部22和第三外延部23形成大致呈“Z”形的结构。在一些实施例中，如图3所示，第一夹角和第二夹角相等且分别为90°，即第一外延部21和第三外延部23均与第二外延部22垂直连接。
继续参考图3，在一些实施例中，第二外延部22的第一端221沿第二方向Y的尺寸可以等于或大于第一外延部21在第二方向Y上的尺寸，第二端222在第二方向Y上的尺寸可以等于或大于第三外延部23在第二方向Y上的尺寸。另外，需要说明的是，图2中的位于基底1上的外延结构2经过蚀刻后可以形成多个包含第一外延部21、第二外延部22和第三外延部23的结构，为了能更加清晰地示出，图3中仅仅示出了其中一个结构。
C：去除第二外延部22的第一端221和第二端222、以及第一外延部21和第三外延部23的各个牺牲层201，形成多个第一待填充空间(图中未示出)。
如图4所示，对第二外延部22的位于第一端221和第二端222之间的部分的上表面及两侧进行遮挡，采用蚀刻工艺去除第一外延部21、第二外延部22的第一端221和第二端222、第三外延部23的各个牺牲层201，形成多个第一待填充空间。
D：向第一待填充空间中填充绝缘层203。
可以继续遮挡第二外延部22的位于第一端221和第二端222之间的部分，向第一待填充空间中填充绝缘层203，绝缘层203可以是氮化硅、氮氧化硅和氧化硅中的至少一种，以起到绝缘的作用。
S120：在基底1上形成位线结构210，位线结构210中包括沿第一方向Z堆叠的多个位线211。
如图8所示，在本公开实施例中，S120可以包括：去除第一外延部21中的半导体层202，形成多个第二待填充空间(图中未示出)；向第二待填充空间中填充第一导电材料，形成位线结构210。
填充第一导电材料可以利用沉积工艺，如化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺，此处不做特殊限定。第一导电材料可以是钨、钛、镍、铝、铂等，填充于第二待填充空间中的第一导电材料形成各个位线结构210的位线211。填充于第一待填充空间中的绝缘层203与第一导电材料形成了位线结构210。
如图13所示，本公开实施例的方法还包括：沿第一方向Z将位线结构210形成阶梯结构，露出每层位线211的至少部分上表面；在呈阶梯结构的多个位线211上分别形成多个第一接线柱240。
具体地，如图9至图12所示，在位线结构210中，沿第一方向Z自上而下堆叠的多个位线211包括第一位线、第二位线……第N位线，N为大于1的正整数。沿第一方向Z将位线结构210形成阶梯结构包括：如图9所示，在位线结构210、电容结构230和晶体管结构220上形成具有第一开口K1的掩膜层212，第一开口K1位于第一位线的上方，且第一开口K1的面积小于第一位线的上表面的面积；如图10所示，沿该第一开口K1蚀刻第一位线，使第一开口K1贯穿第一位线；如图11所示，自第一开口K1向靠近晶体管224的方向去除部分掩膜层212，扩大第一开口K1，为了更加清楚地描述，将第一开口K1扩大的部分成为第二开口K2；如图12所示，沿第一开口K1继续蚀刻第二位线，同时沿第二开口K2蚀刻第一位线，使第一开口K1继续向下延伸贯穿第二位线，露出第三位线的部分上表面，第二开口K2贯穿第一位线，露出第二位线的部分上表面。重复上述方法，直至形成第N-1开口，该第N-1开口贯穿第一位线，第N-2开口贯穿第一位线和第二位线，露出第二位线的部分上表面……第一开口贯穿第N-1位线，并露出第N位线的部分上表面，除去掩膜层212，使第一位线的上表面露出，形成阶梯结构，每个阶梯的上表面均为对应层的位线211的上表面。
为了能够更加清晰地示出位线结构210形成阶梯结构的具体过程，本公开的图9至图12中仅示出了位线结构210的部分，由于在该过程中，掩膜层212一直覆盖晶体管结构220(或第二外延部22)和电容结构230(或第三外延部23)，并未对晶体管结构220(或第二外延部22)和电容结构230(或第三外延部23)进行其他处理，因此，未示出这些结构。
在本公开实施例中，位线211需要与外围电路连接，因此，在每个阶梯的表面上形成第一接线柱240，在每个第一接线柱240上连接导线，以实现位线211与外围电路连接。将位线结构210形成阶梯结构，能够对第一接线柱240形成让位空间，在实现了每层位线211与外围电路连接的同时，还节省了半导体结构的内部空间，提升了半导体结构的性能。
S130：在基底1上形成电容结构230，电容结构230中包括沿第一方向Z堆叠的多个电容器231。
如图3和图4所示，在一些实施例中，第三外延部23的各个牺牲层201被去除形成多个第一待填充空间后，向第一待填充空间中填充绝缘层203，该步骤可以与第一外延部21形成绝缘层203同时进行，也可以分别进行，此处不做特殊限定。去除第三外延部23的半导体层202，形成多个第三待填充空间(图中未示出)，在各个第三待填充空间中形成各个电容器231。例如，在第三待填充空间中先沉积下电极层，在下电极层上沉积电介质层，在电介质层上沉积上电极层，该下电极层、电介质层和上电极层形成电容器231，本实施例中形成的电容器231为桶状电容器。
在另一些实施例中，在形成第一待填充空间后，先不填充绝缘层203，而是对位线结构210(或第一外延部22)、晶体管结构220(第二外延部22)的部分进行遮挡，在第三外延部23的各个半导体层202的表面沉积上电极层，使上电极层包覆于半导体层202的各个表面，在上电极层的各个表面沉积电介质层，在电介质层的各个表面沉积下电极层，形成各个电容器231，之后再向各个第一待填充空间中形成绝缘层203。本实施例中形成的电容器231为柱状电容器。
上述不同实施例的不同工艺主要是由电容器231的不同结构导致的，只要能够在相邻的绝缘层203之间形成电容器231，并与晶体管结构220电连接即可，此处不做特殊限定。另外，上述实施例中形成电容器231采用沉积工艺，该沉积工艺可以是化学气相沉积、物理气相沉积或原子层沉积等，此处不做特殊限定。
S140：如图8所示，在基底1上形成沿第二方向Y延伸的晶体管结构220，晶体管结构220中包括沿第一方向Z堆叠的多个晶体管224；晶体管结构220在第二方向Y上具有第一端221和第二端222；第一端221连接位线结构210，第二端222连接电容结构230，位线结构210与电容结构230位于晶体管结构220的相对的两侧；第一方向Z与第二方向Y垂直。位线结构210与电容结构230位于晶体管结构220的在第三方向X上的相对的两侧，在半导体器件的布局中，该半导体结构能够进一步节省空间，提高半导体结构的单位密度，提升存储性能。
本公开实施例中，如图5和图8所示，第二外延部22的位于第一端221和第二端222之间的部分为第二外延部22的中部，位线结构210(或第一外延部21)在第二方向Y上与该中部具有第一间隔d1，电容结构230(或第三外延部23)在第二方向Y上与该中部具有第二间隔d2。也就是说，第一端221在第二方向Y上的尺寸大于第一外延部21的在第二方向Y上的尺寸，第二端222在第二方向Y上的尺寸大于第三外延部23的在第二方向Y上的尺寸，且在第二方向Y上，第一外延部21和第三外延部23分别与第二外延部22的中部具有间隔。形成上述间隔，是为了防止电容结构230中的电容器231与晶体管结构220中的多个晶体管224中的栅电极227同时电连接，也防止位线结构210中的位线211与晶体管结构220中的多个晶体管224中的栅电极227同时电连接，确保半导体结构的电性能的稳定性，提高半导体结构的良率。
在一些实施例中，如图15所示，S140可以包括S141～S143。
S141：去除第二外延部22的中部的牺牲层201，形成间隙G。
如图5所示，可以将第一外延部21、第二外延部22的第一端221和第二端222以及第三外延部23遮挡(图中未示出遮挡部)，利用蚀刻工艺去除第二外延部22的中部的牺牲层201，形成间隙G。
S142：在第二外延部22的中部的半导体层202的表面形成栅介质层(图中未示出)。
本公开实施例中，第二外延部22的第一端221和第二端222用于形成源极225和漏极226，具体地，可以将第一端221和第二端222以外的部分遮挡，如图6所示，对第一端221和第二端222进行离子掺杂，以形成源极225和漏极226。第二外延部22的位于该源极225和漏极226之间的半导体层202形成为晶体管224的沟道223。可以利用沉积工艺，在沟道223的表面形成栅介质层，以使沟道223与后续形成的栅电极227绝缘。具体地，可以在第二外延部22上形成掩膜层，该掩膜层可以是氧化硅或氮化硅，对掩膜层蚀刻，露出第二外延部22的中部，在该中部沉积栅介质层。栅介质层的材质可以是氮化硅、氧化硅和氮氧化硅中的至少一种，此处不做特殊限定。
S143：在栅介质层的表面形成栅电极227，且栅电极227填充间隙G。
如图7所示，在一些实施例中，在栅介质层的表面形成扩散阻挡层2271，扩散阻挡层2271的材质可以是氮化钛(TiN)、氮化钽(TaN)。在扩散阻挡层2271之间的间隙G中填充导电层2272，导电层2272的材质可以是钨(W)、钛(Ti)、钽(Ta)、铜(Cu)、铝(Al)、银(Ag)、金(Au)中或其组合。在栅介质层的表面形成扩散阻挡层2271，能够阻挡导电层2272的材料渗入半导体层202中，确保了半导体结构性能的稳定性。本实施例的扩散阻挡层2271能够导电，其与导电层2272共同形成晶体管结构220中的晶体管224的栅电极227。
在另一些实施例中，可以在栅介质层的表面以及间隙G中形成导电层2272，该导电层2272的材质可以为杂Si、掺杂Ge、硅化钨(WSi)、硅化钴(CoSi)、硅化钛(TiSi)或其组合。与上述实施例不同的是，由于上述导电层2272的材料不会渗入到半导体层202中，因此，并未在栅介质层的表面形成扩散阻挡层2271。该导电层2272为晶体管结构220中的晶体管224的栅电极227。
上述实施例中形成的栅电极227由于填充于各层晶体管224之间，使得各个晶体管224的栅电极227之间是电连接的，因此，该晶体管结构220的栅电极227也可以作为字线与外围电路连接。当然，也可以在栅电极227的表面再沉积金属形成字线，此处不做特殊限定。本公开上述实施例中形成的晶体管224为全环绕栅极(Gate All Around)晶体管。
如图8所示，需要说明的是，在制备电容结构230的电容器231时，电容器231在第一方向Z上的尺寸可能会增加，如在形成柱状电容器时，电容器的各个层是沉积于半导体层202上的。在这种情况下，电容器231的在第一方向Z上的尺寸会大于漏极226的尺寸，如果在电容结构230与晶体管结构220的栅电极227(第二外延部22的中部)之间不设置第二间隔d2，则电容器231可能会与栅电极227的导电层2272电连接，导致多层电容器231与多层栅电极227电连接，使半导体结构不能正常工作，位线结构210可能存在同样的问题，此处不再赘述。因此，如图8所示，在电容结构230和栅电极227在第二方向Y上留有第二间隔d2，在位线结构210和栅电极227在第二方向Y上留有第一间隔d2，就能够解决上述问题。
如图13所示，上述实施例形成的栅电极227能够与阶梯结构的位线结构形成为半导体结构的一部分。
在本公开的另一些实施例中，如图16所示，S140可以包括S141～S144’。
S141：去除第二外延部22的中部的牺牲层201，形成间隙G。该步骤与上述实施例中的S141相同。
S142：在第二外延部22的中部的半导体层202的表面形成栅介质层。该步骤与上述实施例中的S142相同。
具体地，可以在第二外延部22上形成掩膜层，该掩膜层可以是氧化硅或氮化硅，对掩膜层蚀刻，露出第二外延部22的中部，在该中部形成栅介质层。
S143’：在栅介质层的表面形成栅电极227，且栅电极227沿第三方向X或第四方向(图中未示出)在第二外延部22的一侧延伸，且与位线结构210和电容结构230不接触，第三方向X、第四方向和第二方向Y位于平行于基底1的平面内。
其中，第四方向与第三方向X之间具有夹角，在一些实施例中，如图14所示，栅电极227沿着第三方向X延伸，在另一些实施例中，栅电极227可以沿着第四方向延伸。栅电极227分别与位线结构210、电容结构230不接触是指，栅电极227无论沿第三方向X延伸还是沿第四方向延伸，均与位线结构210和电容结构230之间具有间隔，彼此不会发生接触导致互相电连接。本领域技术人员可以根据位线结构210、晶体管结构220和电容结构230的具体结构设置决定栅电极227的延伸方向，此处不做特殊限定。
具体地，可以利用沉积工艺形成栅电极227，包括在栅介质层的表面形成栅电极227，且栅电极227自该栅介质层沿第三方向X或第四方向向该第二外延部22的一侧延伸。S144’：在第一方向Z上堆叠的多层栅电极227中，向相邻的栅电极227之间填充绝缘材料层2273。
在一些实施例中，如图14所示，第三方向X垂直于第二方向Y；利用沉积工艺在该栅电极227上形成一层绝缘材料层2273；在该绝缘材料层2273上再沉积形成栅电极227，再在该栅电极227上形成绝缘材料层2273，最终形成间隔堆叠的栅电极227与绝缘材料层2273。当然，也可以先形成块状的栅电极227，然后重新蚀刻出间隙G，再在相邻的栅电极227之间填充绝缘材料层2273，只要能够形成栅电极227与绝缘材料层2273间隔设置的结构即可，此处不做特殊限定。本公开上述实施例中形成的晶体管224为全环绕栅极(Gate All Around)晶体管。
如图14所示，本公开实施例的方法还包括：将堆叠的多层栅电极227形成阶梯结构，露出每层栅电极227的至少部分上表面；在呈阶梯结构的多个栅电极227上分别形成多个第二接线柱250。
本公开实施例中，关于将堆叠的多层栅电极227形成阶梯结构的工艺，与将位线结构210形成阶梯结构的工艺相同，此处不再赘述。每个阶梯的表面为该层的栅电极227的表面，如图14所示，在每层栅电极227露出的表面上形成第二接线柱250，以与导线连接，进而与外围电路连接。将堆叠的多层栅电极227形成阶梯结构，能够对第二接线柱250形成让位空间，在实现了每层栅电极227与外围电路连接的同时，还节省了半导体结构占用的空间，提升了半导体结构的性能。
如图14所示，在栅电极227形成为阶梯结构的实施例中，该方法还可以包括：在位线结构210上沿第一方向Z且远离晶体管结构220的一端形成导电连接件260，且导电连接件260分别与各位线211连接。
即将各层的位线211通过导电连接件260引出以与外围电路连接，此时，位线结构210在其延伸方向的尺寸可以减小，进一步缩小半导体结构整体的尺寸。导电连接件260可以是导线、导电片等，此处不做特殊限定。
如图6所示，本公开实施例的半导体结构的制备方法还可以包括：对第二外延部22的第一端221和第二端222进行离子掺杂，分别形成晶体管结构220的源极225和漏极226。如图7所示，对源极225的至少与位线结构210中的位线211连接的部分进行金属硅化处理，形成位线接触228；对漏极226的至少与电容结构230中的电容器231连接的部分进行金属硅化处理，形成电容接触229。
如图6所示，可以通过离子注入工艺对第二外延部22的第一端221和第二端222进行离子掺杂，以形成晶体管224的源极225和漏极226。如图7所示，对源极225的至少与位线结构210中的位线211连接的部分进行金属硅化处理，使该连接的部分形成金属硅化物，形成位线接触228，以降低位线211与源极225之间的电阻，同时，对漏极226的至少与电容结构230中的电容器231连接的部分进行金属硅化处理，形成电容接触229，以降低电容器231与漏极226之间的电阻。进行金属硅化处理的金属材料可以是Co、Ni、Pt、Ti、Ta、Mo和W中的至少一种，此处不做特殊限定。在源极225/漏极226形成位线接触228/电容接触229的部分至少能够与位线211/电容器231连接，以起到降低电阻的作用。当然，为了进一步降低电阻，可以在上述基础上，对整个源极225/漏极226的表面进行一定程度的金属硅化处理，以形成面积较大的接触。
综上所述，本公开实施例的半导体结构的制备方法，将位线结构210与电容结构230设于晶体管结构220的沿第三方向X相对的两侧，以形成半导体结构。在半导体器件的布局中，该半导体结构能够进一步节省空间，提高半导体结构的单位密度，提升存储性能，且结构更加简单。另外，通过去除第二外延部22的第一端221和第二端222之间的牺牲层201，形成间隙G，以形成多层互相间隔的沟道223，使得制备工艺更加简单，能够有效提高半导体结构的制备良率。
本公开实施例还提供了一种半导体结构，如图13和图14所示，半导体结构包括：基底1、位线结构210、电容结构230和晶体管结构220。
其中，位线结构210位于基底1上，位线结构210中包括沿第一方向Z堆叠的多个位线211。电容结构230位于基底1上，电容结构230中包括沿第一方向Z堆叠的多个电容器231。晶体管结构220位于基底1上并沿第二方向Y延伸，晶体管结构220中包括沿第一方向Z堆叠的多个晶体管224，晶体管结构220在第二方向Y上具有第一端221和第二端222，第一端221连接位线结构210，第二端222连接电容结构230，且晶体管结构220与电容结构230位于晶体管结构220的沿第三方向X相对的两侧；其中，第一方向Z垂直于基底1，第二方向Y和第三方向X位于平行于基底的平面内。
如图13所示，本公开实施例中的位线结构210包括沿第一方向Z间隔堆叠的多个第一绝缘层(绝缘层203)和多个位线211。其中，位线结构210为阶梯结构，每个位线211至少部分上表面露出。半导体结构还包括多个第一接线柱240，分别位于呈阶梯结构的多个位线211的露出的上表面上，以与外围电路连接。
继续参考图13，在本公开实施例中，晶体管结构220中的晶体管224包括沟道223(参考图6)、栅介质层(图中未示出)、扩散阻挡层2271和导电层2272。
其中，沟道223位于第一端221和第二端222之间，栅介质层位于沟道223的表面，扩散阻挡层2271位于栅介质层的表面，导电层2272位于相邻的晶体管224的扩散阻挡层2271之间。导电层2272和扩散阻挡层2271形成晶体管224的栅电极227。多层堆叠的栅电极227同时也可以是字线，与外围电路连接。本公开实施例中的半导体结构可以通过上述任一实施例中描述的制备方法制备，此处不再赘述。
在另一些实施例中，如图14所示，晶体管224包括沟道223(参考图6)、栅介质层(图中未示出)和栅电极227。其中，沟道223位于晶体管224的第一端221和第二端222之间。栅介质层位于沟道223的表面。栅电极227位于栅介质层的表面，并沿第三方向X或第四方向(图中未示出)在晶体管224的一侧延伸，且栅电极227位线结构210或电容结构230不接触，其中，第四方向和第三方向位于平行于基底的平面内，多个沿第一方向Z堆叠的晶体管224的多层栅电极227为阶梯结构，每层栅电极227的至少部分上表面露出。
在本公开实施例中，半导体结构还包括多个第二接线柱250，分别位于呈阶梯结构的多个栅电极227上，以将栅电极227与外围电路连接；绝缘材料层2273，位于相邻的栅电极227之间，以使相邻的栅电极227相互绝缘。
在一些实施例中，第一方向Z、第二方向Y和第三方向X相互垂直，即栅电极227沿垂直于晶体管224的方向向晶体管224的一侧延伸，该多层栅电极227形成阶梯结构，能够对第二接线柱250形成让位空间，在实现了每层栅电极227与外围电路连接的同时，位线结构210在其延伸方向的尺寸可以减小，节省了半导体结构的占用空间，进一步缩小半导体结构整体的尺寸，提升了半导体结构的性能。
在本公开实施例中，晶体管224的第一端221可以为源极225，晶体管224的第二端222可以为漏极226，晶体管224还包括：位线接触228和电容接触229。其中，位线接触228位于源极225和位线结构210的位线211之间，以减小位线211和源极225之间的电阻；电容接触229位于漏极226和电容结构230的电容器231之间，以减小电容器231和漏极226之间的电阻。
在本公开实施例中，位线结构210在第二方向Y上与栅电极227具有第一间隔d1，电容结构在所述第二方向Y上与栅电极227具有第二间隔d2，能够避免电容结构230、晶体管结构220、位线结构210之间发生接触导致互相电连接，确保半导体结构的电性能的稳定性。
在本公开实施例中，如图13和图14所示，电容结构230包括沿第一方向Z间隔堆叠的多个第二绝缘层(绝缘层203)和多个电容器231。本公开实施例中的电容器231可以是柱状电极、桶状电极，此处不做限定。
本公开实施例的半导体结构，位线结构210与电容结构230位于晶体管224结构220的沿第三方向X相对的两侧，在半导体器件的布局中，该半导体结构能够进一步节省空间，提高半导体结构的单位密度，提升存储性能，且结构更加简单。
本公开实施例还提供了一种半导体器件，如图17和图18所示，该半导体器件包括第一半导体单元1000。该第一半导体单元1000包括第一半导体结构1100和第二半导体结构1200。
其中，第一半导体结构1100具有第一位线结构1110、第一晶体管结构1120以及第一电容结构1130，第一晶体管结构1120第二方向Y延伸，第一位线结构1110和第一电容结构1130位于第一晶体管结构1120的在第三方向X上相对的两侧。第二半导体结构1200具有第二位线结构1210、第二晶体管结构1220以及第二电容结构1230，第二晶体管结构1220沿第二方向Y延伸，第二位线结构1210和第二电容结构1230位于第二晶体管结构1220的在第三方向X上相对的两侧。
如图17和18所示，第一电容结构1130沿第二方向Y的投影至少部分与第二电容结构1230重合。第一晶体管结构沿第三方向X的投影与第二晶体管结构1220重合。其中，第二方向Y和第三方向X相互垂直。第一半导体结构1100和第二半导体结构1200的这种布局，使得第一半导体单元1000在半导体器件中占据的空间尽量缩小。
如图17所示，在本公开实施例中，第一晶体管结构1120和第二晶体管结构1220分别在第三方向X上具有相对的第一侧和第二侧，其中，第一位线结构1110和第二电容结构1230位于第一侧，第一电容结构1130和第二位线结构1210位于第二侧。
也就是说，第一位线结构1110位于第一晶体管结构1120的第一侧，第二电容结构1230位于第二晶体管结构1220的第一侧，而第一电容结构1130位于第一晶体管结构1120的第二侧，第二位线结构1210位于第二晶体管结构1220的第二侧。
继续参考图17，本公开实施例中的半导体器件还包括第二半导体单元2000，第二半导体单元2000具有与第一半导体单元1000相同的结构；第二半导体单元2000和第一半导体单元1000在第二方向Y和第三方向X上间隔设置。
也就是说，半导体器件中的每个半导体单元具有相同的结构，如图19所示，这些半导体单元间隔设置，例如多个半导体单元可以呈矩阵排列，相邻的半导体单元之间的间距可以相同也可以不同，只要在不影响半导体器件的性能的情况下能够尽量缩小占用空间即可，此处不做特殊限定。
如图18所示，在本公开的另外一些实施例中，半导体器件还包括第三半导体单元3000，第三半导体单元3000具有与第一半导体单元1000关于对称轴F对称的结构；该对称轴F沿第三方向X延伸；第三半导体单元3000和第一半导体单元1000在第二方向Y和第三方向X上间隔设置。
具体地，如图18所示，定义一对称轴F，该对称轴F沿第三方向X延伸。第三半导体单元3000包括与第一半导体单元1000相同的第一半导体结构1100和第二半导体结构1200，但第三半导体单元3000与第一半导体单元1000关于该对称轴F对称。
可以将如图18所示的第一半导体单元1000和第三半导体单元3000看作一个整体，在半导体器件中，可以在第二方向Y和第三方向X上间隔设置多个该整体，如图20所示，该整体可以呈矩阵排布，也可以是非等间距的排布，只要在不影响半导体器件的性能的情况下能够尽量缩小占用空间即可。
当然，半导体器件中也可以同时设置第一半导体单元1000、第二半导体单元2000和第三半导体单元3000，三者可以在第二方向Y和第三方向X上间隔设置，如在第二方向Y上，三者可以按照如下方式排布：第一半导体单元1000、第二半导体单元2000、第三半导体单元3000依序间隔排布，或者第一半导体单元1000、第三半导体单元3000、第二半导体单元2000依序间隔排布，当然也可以不按照特定顺序排布；在第三方向X上，三者可以按照如下方式排布：第一半导体单元1000、第二半导体单元2000、第三半导体单元3000依序间隔排布，或者第一半导体单元1000、第三半导体单元3000、第二半导体单元2000依序间隔排布，当然也可以不按照特定顺序排布。但需注意的是，应该使得半导体器件在有限的空间中尽量排布更多的半导体结构，同时不影响半导体器件的性能，提升存储性能，避免空间浪费。
综上所述，本公开实施例的半导体结构的制备方法、半导体结构以及半导体器件中，将位线结构210与电容结构设于晶体管结构220的沿第三方向X相对的两侧，以形成半导体结构。在半导体器件的布局中，该半导体结构能够进一步节省空间，提高半导体结构的单位密度，提升存储性能，且结构更加简单。另外，在制备方法中，通过去除第二外延部22的第一端221和第二端222之间的牺牲层201，形成间隙G，以形成多层互相间隔的沟道223，使得制备工艺更加简单，能够有效提高半导体结构的制备良率。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施例，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书所述的实施例说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (17)

1.一种半导体结构的制备方法，其特征在于，包括：
提供基底；
在所述基底上形成位线结构，所述位线结构中包括沿第一方向堆叠的多个位线；
在所述基底上形成电容结构，所述电容结构中包括沿所述第一方向堆叠的多个电容器；
在所述基底上形成沿第二方向延伸的晶体管结构，所述晶体管结构中包括沿所述第一方向堆叠的多个晶体管；所述晶体管结构在所述第二方向上具有第一端和第二端；所述第一端连接所述位线结构，所述第二端连接所述电容结构，所述位线结构与所述电容结构位于所述晶体管结构的沿第三方向相对的两侧；所述第一方向垂直于所述基底，所述第二方向和所述第三方向位于平行于所述基底的平面内。
2.根据权利要求1所述的方法，其特征在于，还包括：
在所述基底上形成多个沿所述第一方向堆叠的外延结构，所述外延结构包括沿所述第一方向依序堆叠的牺牲层和半导体层；
蚀刻所述外延结构，使所述外延结构具有第一外延部、第二外延部和第三外延部，所述第二外延部沿所述第二方向延伸，所述第一外延部和所述第三外延部分别连接于所述第二外延部的沿所述第二方向的第一端和第二端；且所述第一外延部和所述第三外延部位于所述第二外延部的沿所述第三方向的相对的两侧；
去除所述第二外延部的所述第一端和所述第二端、以及所述第一外延部和所述第三外延部的各个牺牲层，形成多个第一待填充空间；
向所述第一待填充空间中填充绝缘层。
3.根据权利要求2所述的方法，其特征在于，在所述基底上形成位线结构，包括：
去除所述第一外延部中的所述半导体层，形成多个第二待填充空间；
向所述第二待填充空间中填充第一导电材料，形成所述位线结构。
4.根据权利要求3所述的方法，其特征在于，还包括：
沿所述第一方向将所述位线结构形成阶梯结构，露出每层所述位线的至少部分上表面；
在呈阶梯结构的多层所述位线上分别形成多个第一接线柱。
5.根据权利要求4所述的方法，其特征在于，所述第二外延部还包括位于所述第一端和所述第二端之间的中部，所述位线结构在所述第二方向上与所述中部具有第一间隔，所述电容结构在所述第二方向上与所述中部具有第二间隔；
在所述基底上形成沿第二方向延伸的晶体管结构，包括：
去除所述第二外延部的所述中部的所述牺牲层，形成间隙；
在所述第二外延部的所述中部的所述半导体层的表面形成栅介质层；
在所述栅介质层的表面形成栅电极，且所述栅电极填充所述间隙。
6.根据权利要求3所述的方法，其特征在于，所述第二外延部还包括位于所述第一端和所述第二端之间的中部，所述位线结构在所述第二方向上与所述中部具有第一间隔，所述电容结构在所述第二方向上与所述中部具有第二间隔；
在所述基底上形成沿第二方向延伸的晶体管结构，包括：
去除所述第二外延部的所述中部的所述牺牲层；
在所述第二外延部的所述中部的所述半导体层的表面形成栅介质层；
在所述栅介质层的表面形成栅电极，且所述栅电极沿所述第三方向或第四方向在所述第二外延部的一侧延伸，且与所述位线结构或所述电容结构不接触；所述第四方向和所述第三方向位于平行于所述基底的平面内；
在所述第一方向上堆叠的多层所述栅电极中，向相邻的所述栅电极之间填充绝缘材料层。
7.根据权利要求6所述的方法，其特征在于，还包括：
将堆叠的多层所述栅电极形成阶梯结构，露出每层所述栅电极的至少部分上表面；
在呈阶梯结构的多层所述栅电极上分别形成多个第二接线柱。
8.根据权利要求7所述的方法，其特征在于，还包括：
在所述位线结构上沿所述第一方向且远离所述晶体管结构的一端形成导电连接件，且所述导电连接件分别与各所述位线连接。
9.根据权利要求2所述的方法，其特征在于，在所述基底上形成沿第二方向延伸的晶体管结构，包括：
对所述第二外延部的所述第一端和所述第二端进行离子掺杂，分别形成所述晶体管结构的源极和漏极；
对所述源极的至少与所述位线结构中的位线连接的部分进行金属硅化处理，形成位线接触；
对所述漏极的至少与所述电容结构中的电容器连接的部分进行金属硅化处理，形成电容接触。
10.一种半导体结构，其特征在于，包括：
基底；
位线结构，位于所述基底上，所述位线结构中包括沿第一方向堆叠的多个位线；
电容结构，位于所述基底上，所述电容结构中包括沿所述第一方向堆叠的多个电容器；
晶体管结构，位于所述基底上并沿第二方向延伸，所述晶体管结构中包括沿所述第一方向堆叠的多个晶体管，所述晶体管结构在所述第二方向上具有第一端和第二端，所述第一端连接所述位线结构，所述第二端连接所述电容结构，且所述晶体管结构与所述电容结构位于所述晶体管结构的沿第三方向相对的两侧；其中，所述第一方向垂直于所述基底，所述第二方向和所述第三方向位于平行于所述基底的平面内。
11.根据权利要求10所述的半导体结构，其特征在于，所述晶体管包括：
沟道，位于所述晶体管的所述第一端和所述第二端之间；
栅介质层，位于所述沟道的表面；
栅电极，位于所述栅介质层的表面，并沿所述第三方向和第四方向在所述晶体管的一侧延伸，且与所述位线结构或所述电容结构不接触，所述第四方向和所述第三方向位于平行于所述基底的平面内，多个沿所述第一方向堆叠的所述晶体管的多层栅电极为阶梯结构，每层所述栅电极的至少部分上表面露出；
所述半导体结构还包括：
多个第二接线柱，分别位于呈阶梯结构的多层所述栅电极上；
绝缘材料层，位于相邻的所述栅电极之间。
12.根据权利要求11所述的半导体结构，其特征在于，所述位线结构在所述第二方向上与所述栅电极具有第一间隔，所述电容结构在所述第二方向上与所述栅电极具有第二间隔。
13.根据权利要求10所述的半导体结构，其特征在于，所述晶体管的第一端为源极，所述晶体管的第二端为漏极，所述晶体管包括：
位线接触，位于所述源极和所述位线结构的位线之间；
电容接触，位于所述漏极和所述电容结构的电容器之间。
14.一种半导体器件，其特征在于，包括：
第一半导体单元，所述第一半导体单元包括：
第一半导体结构，所述第一半导体结构具有第一位线结构、第一晶体管结构以及第一电容结构，所述第一晶体管结构沿第二方向延伸，所述第一位线结构和所述第一电容结构位于所述第一晶体管结构的在第三方向上相对的两侧；
第二半导体结构，所述第二半导体结构具有第二位线结构、第二晶体管结构以及第二电容结构，所述第二晶体管结构沿第二方向延伸，所述第二位线结构和所述第二电容结构位于所述第二晶体管结构的在第三方向上相对的两侧；
其中，所述第一电容结构沿第二方向的投影至少部分与所述第二电容结构重合；
所述第一晶体管结构沿第三方向的投影与所述第二晶体管结构重合；其中，所述第二方向和所述第三方向相互垂直。
15.根据权利要求14所述半导体器件，其特征在于，所述第一晶体管结构和所述第二晶体管结构分别在所述第三方向上具有相对的第一侧和第二侧，其中，所述第一位线结构和所述第二电容结构位于所述第一侧，所述第一电容结构和所述第二位线结构位于所述第二侧。
16.根据权利要求15所述半导体器件，其特征在于，还包括：
第二半导体单元，所述第二半导体单元具有与所述第一半导体单元相同的结构；
所述第二半导体单元和所述第一半导体单元在所述第二方向和所述第三方向上间隔设置。
17.根据权利要求15或16所述半导体器件，其特征在于，还包括：
第三半导体单元，所述第三半导体单元具有与所述第一半导体单元关于对称轴对称的结构；
所述对称轴沿所述第三方向延伸；
所述第三半导体单元和所述第一半导体单元在所述第二方向和所述第三方向上间隔设置。
CN202211048488.6A 2022-08-30 2022-08-30 半导体结构的制备方法、半导体结构及半导体器件 Pending CN115274565A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211048488.6A CN115274565A (zh) 2022-08-30 2022-08-30 半导体结构的制备方法、半导体结构及半导体器件
PCT/CN2023/097869 WO2024045733A1 (zh) 2022-08-30 2023-06-01 半导体结构的制备方法、半导体结构及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211048488.6A CN115274565A (zh) 2022-08-30 2022-08-30 半导体结构的制备方法、半导体结构及半导体器件

Publications (1)

Publication Number Publication Date
CN115274565A true CN115274565A (zh) 2022-11-01

Family

ID=83755310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211048488.6A Pending CN115274565A (zh) 2022-08-30 2022-08-30 半导体结构的制备方法、半导体结构及半导体器件

Country Status (2)

Country Link
CN (1) CN115274565A (zh)
WO (1) WO2024045733A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116997182A (zh) * 2023-08-01 2023-11-03 北京超弦存储器研究院 存储器及其制造方法
WO2024045733A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构及半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256973B4 (de) * 2002-12-05 2006-09-28 Infineon Technologies Ag Integrierter Halbleiterspeicher mit einem an einem Steg ausgebildeten Auswahltransistor
JP5434127B2 (ja) * 2009-02-20 2014-03-05 富士通セミコンダクター株式会社 半導体装置とその製造方法
KR102638741B1 (ko) * 2019-08-19 2024-02-22 삼성전자주식회사 반도체 메모리 소자
US11335686B2 (en) * 2019-10-31 2022-05-17 Intel Corporation Transistors with back-side contacts to create three dimensional memory and logic
CN115274565A (zh) * 2022-08-30 2022-11-01 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构及半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045733A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构及半导体器件
CN116997182A (zh) * 2023-08-01 2023-11-03 北京超弦存储器研究院 存储器及其制造方法

Also Published As

Publication number Publication date
WO2024045733A9 (zh) 2024-05-10
WO2024045733A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
CN110581103B (zh) 半导体元件及其制作方法
CN115274565A (zh) 半导体结构的制备方法、半导体结构及半导体器件
KR20190083164A (ko) 반도체 메모리 장치
US8395198B2 (en) Semiconductor device that uses a transistor for field shield
US7786004B2 (en) Method of treating an exposed conductive film prior to forming a silicide
KR100276390B1 (ko) 반도체 메모리 장치 및 그의 제조 방법
US8058734B2 (en) Semiconductor device and method of manufacturing the same
US5043298A (en) Process for manufacturing a DRAM cell
US7928494B2 (en) Semiconductor device
CN116133391A (zh) 半导体结构及其制备方法
CN112768460A (zh) 存储器装置
CN110391247B (zh) 半导体元件及其制作方法
CN114121962A (zh) 动态随机存取存储器装置及其形成方法
US6649501B2 (en) Method for forming a bit line for a semiconductor device
US7045411B1 (en) Semiconductor device having a chain gate line structure and method for manufacturing the same
JP3144367B2 (ja) Ｃｏｂ型ｄｒａｍ半導体装置及びその製造方法
CN216563127U (zh) 半导体存储装置
CN117545274B (zh) 一种半导体结构及其制造方法
KR100297148B1 (ko) 반도체장치
JPH05175452A (ja) 半導体記憶装置およびその製造方法
CN110391233B (zh) 半导体元件及其制作方法
JPS63164264A (ja) メモリ装置
CN114068428A (zh) 半导体存储装置及其形成方法
JP2639363B2 (ja) 半導体記憶装置の製造方法
CN115988876A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination