JP2009301010A - 液晶表示装置 - Google Patents

Abstract

【課題】データ駆動部等を交換することなく液晶表示装置が利用できる画素電圧範囲を増加させて、透過率を向上させることができ、駆動部の製造費用を節減し、表示板の開口率を向上させることができる液晶表示装置を提供する。
【解決手段】液晶表示装置は、互いに対向する第１基板及び第２基板と、第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、第１基板上に形成されゲート信号を伝達するゲート線と、第１基板上に形成され異なる極性の第１データ電圧及び第２データ電圧をそれぞれ伝達する第１及び第２データ線と、ゲート線及び第１データ線に接続される第１スイッチング素子と、ゲート線及び第２データ線に接続される第２スイッチング素子と、第１スイッチング素子及び第２スイッチング素子に各々接続され、互いに分離されている第１画素電極及び第２画素電極とを有し、液晶層は正の誘電率異方性を有する液晶分子を含む。
【選択図】図３

Description

本発明は液晶表示装置に関するものである。

液晶表示装置は、現在最も広く使用されている平板表示装置（フラットパネルディスプレイ）のうちの１つであって、画素電極と共通電極等電場生成電極が形成されている２枚の表示板とその間に挟持された液晶層とからなり、電場生成電極に電圧を印加して液晶層に電場を生成し、これを通じて液晶層の液晶分子の配向を決定し、入射光の偏光を制御することによって画像を表示する。

また、液晶表示装置は、各画素電極に接続されるスイッチング素子及びスイッチング素子を制御して画素電極に電圧を印加するためのゲート線とデータ線等の複数の信号線を含む。
このような液晶表示装置は、外部のグラフィック制御器から入力画像信号を受信し、入力画像信号は、各画素の輝度情報を含み、各輝度は決められた数を有する。各画素は、所望の輝度情報に対応するデータ電圧が印加される。画素に印加されたデータ電圧は、共通電圧の差に応じて画素電圧として表れ、画素電圧に応じて各画素は画像信号の階調が示す輝度を表示する。この場合、液晶表示装置が利用できる画素電圧の範囲は駆動部によって決定されている。

一方、液晶表示装置の駆動部は、多数の集積回路チップの形態で表示板に直接取り付けるか、フレキシブル回路膜等に装着されて表示板に取り付けられる。このような集積回路チップは液晶表示装置の製造費用の高い比率を占めている。
また液晶表示板組立体に形成されるゲート線又はデータ線等の配線が多くなるほど表示装置の開口率が著しく減少する。

そこで、本発明の目的は、駆動部を交換することなく、液晶表示装置が利用できる画素電圧の範囲を増大させて透過率を高め、かつ駆動部の製造費用を節減し、表示板の開口率を向上させることである。
本発明の他の目的は、液晶表示装置の高いコントラスト比と広視野角を同時に確保し、液晶分子の応答速度を高めることである。

本発明の他の目的は、外部からの圧力等の影響に関係なく、液晶表示装置の表示特性を向上させることである。

本発明の一実施例に係る液晶表示装置は、互いに対向する第１基板及び第２基板と、前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、前記第１基板上に形成されゲート信号を伝達するゲート線と、前記第１基板上に形成され異なる極性の第１データ電圧及び第２データ電圧をそれぞれ伝達する第１データ線及び第２データ線と、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子と、前記ゲート線及び前記第２データ線に接続される第２スイッチング素子と、前記第１スイッチング素子及び第２スイッチング素子に各々接続され、互いに分離されている第１画素電極及び第２画素電極とを有し、前記液晶層に含まれる液晶分子は正の誘電率異方性を有することを特徴とする。

前記液晶層に含まれる液晶分子は垂直配向型であってもよい。また、前記液晶層に含まれる液晶分子は水平配向型であってもよい。
前記第１基板上に形成され、反対極性の第３データ電圧及び第４データ電圧をそれぞれ伝達する第３データ線及び第４データ線と、前記ゲート線及び前記第３データ線に接続される第３スイッチング素子と、前記ゲート線及び前記第４データ線に接続される第４スイッチング素子と、前記第３スイッチング素子に接続される第３画素電極と、前記第３画素電極と分離されており、前記第４スイッチング素子に接続される第４画素電極をさらに有してもよい。

前記第１基板上に形成され、第３データ電圧を伝達する第３データ線と、前記ゲート線及び前記第２データ線に接続される第３スイッチング素子と、前記ゲート線及び前記第３データ線に接続される第４スイッチング素子と、前記第３スイッチング素子に接続される第３画素電極と、前記第３画素電極と分離されており、前記第４スイッチング素子に接続される第４画素電極とをさらに有し、前記第２データ電圧と前記第３データ電圧の極性が互いに異なる構成とすることができる。

前記第１データ電圧及び第２データ電圧の極性は、フレーム毎に周期的に変更されるように構成できる。
前記第１画素電極及び第２画素電極は同一層に形成することができる。また、前記第１画素電極及び第２画素電極はそれぞれ異なる層に形成することも可能である。
前記第１基板上に形成されて共通電圧が印加される共通電極をさらに有し、前記第２基板上に形成されて共通電圧が印加される共通電極をさらに有する構成とすることができる。

前記第１画素電極及び第２画素電極は複数の枝電極を含み、前記第１画素電極の枝電極と前記第２画素電極の枝電極は交互に配置されるように構成できる。
隣接する前記第１画素電極の枝電極と前記第２画素電極の枝電極との間の距離は、位置によって同じであってもよい。また、隣接する前記第１画素電極の枝電極と前記第２画素電極の枝電極との間の距離は位置によって異なるように構成できる。

前記第１画素電極及び第２画素電極の枝電極は１または複数回折曲された形状とすることができる。
前記第１画素電極及び第２画素電極の複数の枝電極は、前記ゲート線に対して斜めに形成することができる。
前記第１データ線及び第２データ線は１または複数回折曲された形状とすることができる。

前記第１基板上に形成される維持電極線をさらに含み、前記第１スイッチング素子は、前記第１画素電極に接続される第１ドレイン電極を含み、前記第２スイッチング素子は、前記第２画素電極に接続される第２ドレイン電極を含み、前記第１画素電極、前記第２画素電極、前記第１ドレイン電極、及び前記第２ドレイン電極のうちの少なくともいずれか１つが前記維持電極線とオーバーラップ（重畳）することを特徴とする液晶表示装置を構成できる。

また、前記第１画素電極や前記第１画素電極に接続される電極が前記第２画素電極とオーバーラップ（重畳）するように構成できる。
本発明の他の実施例に係る液晶表示装置は、互いに対向する第１基板及び第２基板と、前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、前記第１基板上に形成されてゲート信号を伝達するゲート線と、前記第１基板上に形成されてそれぞれ異なる第１データ電圧及び第２データ電圧を伝達する第１データ線及び第２データ線と、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子及び第２スイッチング素子と、前記ゲート線及び前記第２データ線に接続される第３スイッチング素子及び第４スイッチング素子と、前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子に各々接続される第１画素電極、第２画素電極、第３画素電極及び第４画素電極とを有し、前記液晶層に含まれる液晶分子は正の誘電率異方性を有することを特徴とする。

前記第１データ電圧と前記第２データ電圧の極性は、互いに反対極性であってもよい。
前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であってもよい。
前記第１基板上に形成されてそれぞれ異なる第３データ電圧及び第４データ電圧をそれぞれ伝達する第３データ線及び第４データ線と、前記ゲート線及び前記第３データ線に接続される第５スイッチング素子及び第６スイッチング素子と、前記第１ゲート線及び前記第４データ線に接続される第７スイッチング素子及び第８スイッチング素子と、前記第５スイッチング素子、第６スイッチング素子、第７スイッチング素子及び第８スイッチング素子に各々接続される第５画素電極、第６画素電極、第７画素電極及び第８画素電極をさらに有するように構成できる。

前記第１基板上に形成されて第３データ電圧を伝達する第３データ線と、前記ゲート線及び前記第２データ線に接続される第５スイッチング素子及び第６スイッチング素子と、前記ゲート線及び前記第３データ線に接続される第７スイッチング素子及び第８スイッチング素子と、前記第５スイッチング素子、第６スイッチング素子、第７スイッチング素子及び第８スイッチング素子に各々接続される第５画素電極、第６画素電極、第７画素電極及び第８画素電極とをさらに有し、前記第２データ電圧と前記第３データ電圧は互いに異なるように構成できる。

前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子は、各々第１ゲート電極、第２ゲート電極、第３ゲート電極及び第４ゲート電極と、第１ドレイン電極、第２ドレイン電極、第３ドレイン電極及び第４ドレイン電極を含み、前記第１ドレイン電極、第２ドレイン電極、第３ドレイン電極及び第４ドレイン電極は、各々前記第１画素電極、第２画素電極、第３画素電極及び第４画素電極に接続されており、前記第１ゲート電極と前記第１ドレイン電極がオーバーラップする面積を第１面積、前記第２ゲート電極と前記第２ドレイン電極がオーバーラップする面積を第２面積、前記第３ゲート電極と前記第３ドレイン電極がオーバーラップする面積を第３面積、そして前記第４ゲート電極と前記第４ドレイン電極がオーバーラップする面積を第４面積とする場合、前記第１〜第４面積のうちの少なくとも１つは他と異なるように構成できる。

この場合、前記第１面積が前記第３面積より大きくなるように構成することができ、また前記第４面積が前記第３面積より大きくなるように構成することもできる。
前記第１〜第４画素電極は、各々複数の枝電極を有し、前記第１画素電極の枝電極と前記第３画素電極の枝電極を交互に配置し、前記第２画素電極の枝電極と前記第４画素電極の枝電極を交互に配置することもできる。

前記第１〜第４画素電極の枝電極は、前記ゲート線に対して斜めに形成することもできる。
前記第１基板上に形成される維持電極線をさらに有する構成とすることができる。
本発明の他の実施例に係る液晶表示装置は、互いに対向する第１基板及び第２基板と、前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、前記第１基板上に形成されてゲート信号を伝達するゲート線と、前記第１基板上に形成されてそれぞれ異なる第１データ電圧、第２データ電圧、第３データ電圧及び第４データ電圧をそれぞれ伝達する第１データ線、第２データ線、第３データ線及び第４データ線と、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子と、前記ゲート線及び前記第２データ線に接続される第２スイッチング素子と、前記ゲート線及び前記第３データ線に接続される第３スイッチング素子と、前記ゲート線及び前記第４データ線に接続される第４スイッチング素子と、前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子に各々接続される第１副画素電極、第２副画素電極、第３副画素電極及び第４副画素電極を有し、前記第１〜第４副画素電極は１つの画像情報から得たそれぞれ異なる電圧が印加され、前記液晶層に含まれる液晶分子は正の誘電率異方性を有することを特徴とする。

前記第１データ電圧と前記第２データ電圧の極性は互いに逆極性であり、前記第３データ電圧と前記第４データ電圧の極性は互いに逆極性であってもよい。
前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であってもよい。
前記第１基板上に形成される維持電極線をさらに有する構成とすることができる。
本発明の他の実施例に係る液晶表示装置は、互いに対向する第１基板及び第２基板と、前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、前記第１基板上に形成される第１ゲート線及び第２ゲート線と、前記第１基板上に形成されてそれぞれ異なる第１データ電圧及び第２データ電圧をそれぞれ伝達する第１データ線及び第２データ線と、前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子と、前記第１ゲート線及び前記第２データ線に接続される第２スイッチング素子と、前記第２ゲート線及び前記第１データ線に接続される第３スイッチング素子と、前記第２ゲート線及び前記第２データ線に接続される第４スイッチング素子と、前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子に各々接続される第１副画素電極、第２副画素電極、第３副画素電極及び第４副画素電極とを含み、前記第１〜第４副画素電極は、１つの画像情報から得たそれぞれ異なる電圧が印加され、前記液晶層に含まれる液晶分子は正の誘電率異方性を有することを特徴とする。

前記第１データ電圧と前記第２データ電圧の極性は互いに逆極性であってもよい。
前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であってもよい。
前記第１基板上に形成される維持電極線をさらに有する構成とすることができる。
本発明の他の実施例に係る液晶表示装置は、第１副画素及び第２副画素、結合キャパシタを含む画素、基板上に形成されてゲート信号を伝達するゲート線、前記基板上に形成されてそれぞれ異なる第１データ電圧及び第２データ電圧を伝達する第１データ線及び第２データ線を含み、前記第１副画素は、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記ゲート線及び前記第２データ線に接続される第２スイッチング素子、並びに前記第１スイッチング素子及び第２スイッチング素子に接続される第１液晶キャパシタを含み、前記結合キャパシタは前記第１スイッチング素子に接続されており、前記第２副画素は、前記第２スイッチング素子、前記結合キャパシタ及び前記第２スイッチング素子に接続される第２液晶キャパシタを有し、前記第１液晶キャパシタ及び第２液晶キャパシタは、正の誘電率異方性を有する液晶分子を含む液晶層を挟持することを特徴とする。

前記第１データ電圧と前記第２データ電圧の極性は互いに逆極性であってもよい。
前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であってもよい。
前記第１基板上に形成される維持電極線をさらに有する構成とすることができる。
本発明の他の実施例に係る液晶表示装置は、第１副画素及び第２副画素、昇圧部を含む複数の画素、基板上に形成されてゲート信号を伝達する第１ゲート線及び第２ゲート線、及び、前記基板上に形成されてそれぞれ異なる第１データ電圧及び第２データ電圧を伝達する第１データ線及び第２データ線を有し、前記第１副画素は、前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記第１ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１スイッチング素子及び第２スイッチング素子に接続される第１液晶キャパシタを有し、前記第２副画素は、前記第１ゲート線及び前記第１データ線に接続される第３スイッチング素子、前記第２スイッチング素子、前記第２スイッチング素子及び第３スイッチング素子に接続される第２液晶キャパシタを有し、前記昇圧部は、前記第１スイッチング素子に接続される昇圧キャパシタ、前記第１ゲート線のゲート信号によって制御され、前記昇圧キャパシタ及び共通電圧の間に接続される第４スイッチング素子、前記第２ゲート線のゲート信号によって制御され、前記昇圧キャパシタと前記第２液晶キャパシタの間に接続される第５スイッチング素子を有し、前記第２ゲート線には、前記第１ゲート線より遅れてゲートオン電圧が印加され、前記第１液晶キャパシタ及び第２液晶キャパシタは正の誘電率異方性を有する液晶分子を含む液晶層を挟持することを特徴とする。

前記第１データ電圧と前記第２データ電圧の極性は互いに逆極性であってもよい。
前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であってもよい。
隣接する２つの画素を第１画素及び第２画素とする場合、前記第１画素の前記第２データ線が伝達する前記第２データ電圧と、前記第２画素の前記第２データ線が伝達する前記第２データ電圧とが同一であってもよい。

前記第１副画素は、前記第１スイッチング素子に接続される第１ストレージキャパシタ及び前記第２スイッチング素子に接続される第２ストレージキャパシタをさらに含み、前記第２副画素は、前記第３スイッチング素子に接続される第３ストレージキャパシタ及び前記第２ストレージキャパシタをさらに含む構成とすることもできる。
前記第１副画素は、前記第１スイッチング素子及び第２スイッチング素子に接続される第１ストレージキャパシタをさらに含み、前記第２副画素は前記第２スイッチング素子及び第３スイッチング素子に接続される第２ストレージキャパシタをさらに含む構成とすることもできる。

本発明の他の実施例に係る液晶表示装置は、互いに対向する第１基板及び第２基板と、前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、前記第１基板上に形成されてゲート信号を伝達するゲート線と、前記第１基板上に形成されて各々第１データ電圧、第２データ電圧及び第３データ電圧を伝達する第１データ線、第２データ線及び第３データ線と、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子と、前記ゲート線及び前記第２データ線に接続される第２スイッチング素子と、前記ゲート線及び前記第２データ線に接続される第３スイッチング素子と、前記ゲート線及び前記第３データ線に接続される第４スイッチング素子と、及び、前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子に各々接続される第１画素電極、第２画素電極、第３画素電極及び第４画素電極を有することを特徴とする。

前記液晶層に含まれる液晶分子は正の誘電率異方性を有してもよい。
前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であってもよい。
前記第２データ電圧は、第１レベル及び第２レベルに一定の周期で変動するように構成できる。
前記第１レベルは、前記液晶表示装置が利用できる最高電圧であり、前記第２レベルは、前記液晶表示装置が利用できる最低電圧とすることができる。

前記周期は１フレームに対応するように構成できる。
前記第１〜第３データ線は同一層に形成することができる。
前記第２データ線は前記ゲート線と同一層に形成することができる。
前記第１基板上に形成される維持電極線をさらに有する構成とすることができる。
前記第１画素電極及び第２画素電極は複数の枝電極を含み、前記第１画素電極の枝電極と前記第２画素電極の枝電極は交互に配置することができる。

隣接する前記第１画素電極の枝電極と前記第２画素電極の枝電極の間の距離は位置によって異なるように構成できる。
本発明の他の実施例に係る液晶表示装置は、第１副画素及び第２副画素を含む画素、基板上に形成されるゲート線、前記基板上に形成される第１データ線、第２データ線及び第３データ線を有し、前記第１副画素は、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１スイッチング素子及び第２スイッチング素子に接続される液晶キャパシタを有し、前記第２副画素は、前記ゲート線及び前記第２データ線に接続される第３スイッチング素子、前記ゲート線及び前記第３データ線に接続される第４スイッチング素子、前記第３スイッチング素子及び第４スイッチング素子に接続される液晶キャパシタを有し、前記第１副画素と前記第２副画素は、１つの画像情報から得られたそれぞれ異なるデータ電圧が印加されることを特徴とする。

前記液晶キャパシタは正の誘電率異方性を有する液晶分子を含む液晶層を挟持するように構成できる。
前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であってもよい。
前記第２データ線に印加される電圧は、第１レベル及び第２レベルに一定の周期で変動するように構成できる。

前記第１〜第３データ線は同一層に形成することができる。
前記第２データ線は前記ゲート線と同一層に形成することができる。
前記基板上に形成される維持電極線をさらに有する構成とすることができる。
本発明の他の実施例に係る液晶表示装置は、マトリクス状に配列されて、第１副画素及び第２副画素を含む複数の画素と、基板上に形成される複数の第１ゲート線及び第２ゲート線と、前記基板上に形成される複数の第１データ線及び第２データ線とを有し、前記第１副画素は、前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記第１ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１スイッチング素子及び第２スイッチング素子に接続される第１液晶キャパシタを含み、前記第２副画素は、前記第２ゲート線及び前記第１データ線に接続される第３スイッチング素子、前記第２ゲート線及び前記第２データ線に接続される第４スイッチング素子、前記第３スイッチング素子及び第４スイッチング素子に接続される第２液晶キャパシタを含み、前記第１副画素及び前記第２副画素には、１つの画像情報から得られたそれぞれ異なるデータ電圧が印加されることを特徴とする。

前記液晶キャパシタは正の誘電率異方性を有する液晶分子を含む液晶層を挟持する構成とすることができる。
前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であってもよい。
前記第２データ線に印加される電圧は、第１レベル及び第２レベルに一定の周期で変動するように構成できる。

前記第２データ線は、前記第１ゲート線及び第２ゲート線と同一層に形成することができる。
前記基板上に形成される複数の第３データ線をさらに有し、前記複数の画素のうち隣接する２つの画素を第１画素及び第２画素とする場合、前記第２画素の第１副画素は、前記第１ゲート線及び前記第３データ線に接続される第５スイッチング素子、前記第１ゲート線及び前記第２データ線に接続される第６スイッチング素子、前記第５スイッチング素子及び第６スイッチング素子に接続される第３液晶キャパシタを含み、前記第２画素の第２副画素は、前記第２ゲート線及び前記第３データ線に接続される第７スイッチング素子、前記第２ゲート線及び前記第２データ線に接続される第８スイッチング素子、前記第７スイッチング素子及び第８スイッチング素子に接続される第４液晶キャパシタを含み、前記第２画素の前記第１副画素及び第２副画素には、１つの画像情報から得られたそれぞれ異なるデータ電圧が印加されることを特徴とする。

前記基板上に形成される維持電極線をさらに有する構成とすることができる。
本発明の他の実施例に係る液晶表示装置は、結合キャパシタ、第１副画素及び第２副画素を各々含んで隣接する第１画素及び第２画素と、基板上に形成されるゲート線と、前記基板上に形成される第１データ線、第２データ線及び第３データ線とを有し、前記第１画素の第１副画素は、前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記第１ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１スイッチング素子及び第２スイッチング素子に接続される第１液晶キャパシタを含み、前記第１画素の結合キャパシタは、前記第１スイッチング素子に接続されており、前記第１画素の第２副画素は、前記第２スイッチング素子、前記結合キャパシタ及び前記第２スイッチング素子の間に接続される第２液晶キャパシタを含み、前記第２画素の第１副画素は、前記第１ゲート線及び前記第２データ線に接続される第３スイッチング素子、前記第１ゲート線及び前記第３データ線に接続される第４スイッチング素子、前記第３スイッチング素子及び第４スイッチング素子に接続される第３液晶キャパシタを含み、前記第２画素の結合キャパシタは、前記第４スイッチング素子に接続されており、前記第２画素の第２副画素は、前記第３スイッチング素子、及び、前記結合キャパシタ及び前記第３スイッチング素子の間に接続される第４液晶キャパシタを含むことを特徴とする。

前記第１〜第４液晶キャパシタは正の誘電率異方性を有する液晶分子を含む液晶層を挟持するように構成できる。
前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であってもよい。
前記第２データ線に印加される電圧は、第１レベル及び第２レベルに一定の周期で変動するように構成できる。

前記第１〜第３データ線は同一層に形成することができる。
前記第２データ線は前記ゲート線と同一層に形成することができる。
本発明の他の実施例に係る液晶表示装置は、マトリクス状配列されている複数の画素と、基板上に形成されてゲート信号を伝達する複数のゲート線と、前記基板上に形成されて第１データ電圧及び第２データ電圧を伝達する複数の第１データ線及び第２データ線とを有し、前記画素は、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１スイッチング素子及び第２スイッチング素子に接続される液晶キャパシタを含み、前記液晶キャパシタは、第１画素電極、第２画素電極、前記第１画素電極及び第２画素電極の間に位置し、正の誘電率異方性を有する液晶分子を含む液晶層を含み、前記液晶層に含まれる液晶分子は垂直配向型であり、前記各画素は、１つ以上のフレーム期間において画像を表示した後、低階調の画像を少なくとも１フレーム間表示することを特徴とする。

前記複数の画素は、同一フレーム期間において低階調の画像を表示することができる。
前記低階調の画像は１フレーム期間に表示することができる。
前記複数の画素のうちの少なくとも１つの画素行又は少なくとも１つの画素列は同一フレーム期間において低階調の画像を表示し、その他の画素は前記同一フレーム期間において前記画像を表示することができる。

隣接する２つの画素行又は隣接する２つの画素列は、連続する２フレーム期間において順次に低階調の画像を表示することができる。
前記低階調の画像を表示する少なくとも１つの画素行は、同一フレーム期間において同時に低階調の画像を表示することができる。
前記低階調のデータ電圧は、前記画像のデータ電圧の２／３以下であってもよい。

本発明によれば、データ駆動部等を変更しなくても液晶表示装置が利用できる画素電圧範囲を増加させて、透過率を向上させることができる。また駆動部の製造費用を節減し、表示板の開口率を向上させることができる。
また本発明の一実施例によれば、液晶表示装置の高いコントラスト比と広視野角を同時に確保し、液晶分子の応答速度を高めることができる。

また液晶表示装置外部からの圧力等の影響に関係なく、好適な表示特性を得ることができる。

本発明の一実施例に係る液晶表示装置のブロック図である。 本発明の一実施例に係る液晶表示装置の構造とともに１つの画素を示す等価回路図である。 本発明の一実施例に係る液晶表示装置の１つの画素の等価回路図である。 本発明の一実施例に係る液晶表示装置の断面図である。 本発明の一実施例に係る液晶表示装置のデータ線に印加される電圧と画素を示す図である。 本発明の一実施例に係る液晶表示装置の画素電極とテクスチャ部分を示す図である。 本発明の一実施例に係る液晶表示装置の断面図である。 本発明の一実施例に係る液晶表示装置の駆動方法を示す図である。 本発明の一実施例に係る駆動方法を示す図である。 本発明の他の実施例に係る駆動方法を示す図である。 本発明の一実施例に係る液晶表示板組立体の配置図である。 図１１の液晶表示板組立体のＸＩＩ−ＸＩＩ線による断面図である。 本発明の他の実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。 本発明の一実施例に係る液晶表示板組立体の配置図である。 図１５の液晶表示板組立体のＸＶＩ−ＸＶＩ線に沿った断面図である。 本発明の一実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。 本発明の一実施例に係る液晶表示板組立体の配置図である。 図１８の液晶表示板組立体のＸＩＸ−ＸＩＸ線による断面図である。 本発明の一実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。 本発明の一実施例に係る液晶表示板組立体の配置図である。 図２１の液晶表示板組立体のＸＸＩＩ−ＸＸＩＩ線による断面図である。 各々本発明の一実施例に係る液晶表示板組立体の配置図である。 各々本発明の一実施例に係る液晶表示板組立体の配置図である。 各々本発明の一実施例に係る液晶表示板組立体の配置図である。 本発明の一実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 本発明の一実施例に係る液晶表示板組立体の配置図である。 図２８Ａの液晶表示板組立体のスイッチング素子を拡大した配置図である。 本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 本発明の一実施例に係る液晶表示板組立体の配置図である。 本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 本発明の一実施例に係る液晶表示装置において液晶表示装置が利用できる最低電圧が０Ｖ、最高電圧は１４Ｖであり、共通電圧（Ｖｃｏｍ）が７Ｖである場合、各々連続する２フレームにおいて隣接する４つの画素の液晶キャパシタの充電電圧と各データ線に印加される電圧を示す図である。 本発明の一実施例に係る液晶表示装置において液晶表示装置が利用できる最低電圧が０Ｖ、最高電圧は１４Ｖであり、共通電圧（Ｖｃｏｍ）が７Ｖである場合、各々連続する２フレームにおいて隣接する４つの画素の液晶キャパシタの充電電圧と各データ線に印加される電圧を示す図である。 本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 各々本発明の一実施例に係る液晶表示板組立体の２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）に対する配置図である。 各々本発明の一実施例に係る液晶表示板組立体の２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）に対する配置図である。 各々本発明の一実施例に係る液晶表示板組立体の２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）に対する配置図である。 各々本発明の一実施例に係る液晶表示板組立体の２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）に対する配置図である。 本発明の他の実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。 各々本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。

以下、添付した図面を用いながら、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板等の部分が、他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとするとき、これは中間に他の部分がない場合を意味する。

本発明の一実施例による液晶表示装置について添付図を参照して詳細に説明する。
図１は本発明の一実施例に係る液晶表示装置のブロック図であり、図２は本発明の一実施例に係る液晶表示装置の構造とともに１つの画素を示す等価回路図であり、図３は本発明の一実施例に係る液晶表示装置の１つの画素の等価回路図である。
図１を参照すると、本発明の一実施例に係る液晶表示装置は、液晶表示板組立体３００、ゲート駆動部４００、データ駆動部５００、階調電圧生成部８００及び信号制御部６００を含む。

図１及び図３を参照すると、液晶表示板組立体３００は等価回路的に複数の信号線（Ｇ_ｉ、Ｄ_ｊ、Ｄ_ｊ+１）と、これに接続されてほぼマトリクス状配列された複数の画素（ｐｉｘｅｌ）（ＰＸ）を含む。これに対して、図２に示される構造において、液晶表示板組立体３００は互いに対向する下部及び上部表示板（１００、２００）とその間に挟持された液晶層３を有する。

信号線（Ｇ_ｉ、Ｄ_ｊ、Ｄ_ｊ+１）はゲート信号（走査信号とも言う）を伝達する複数のゲート線（Ｇ_ｉ）とデータ電圧を伝達する複数対のデータ線（Ｄ_ｊ、Ｄ_ｊ+１）を含む。ゲート線（Ｇｉ）はほぼ行方向に延長されて互いにほぼ平行であり、データ線（Ｄ_ｊ、Ｄ_ｊ+１）はほぼ列方向に延長されて互いにほぼ平行である。
各画素（ＰＸ）、例えば、ｉ番目（ｉ＝１、２、…、ｎ）ゲート線（Ｇ_ｉ）とｊ番目及びｊ+１番目（ｊ＝１、２、…、ｍ）データ線（Ｄ_ｊ、Ｄ_ｊ+１）に接続される画素（ＰＸ）は、信号線（Ｇ_ｉ、Ｄ_ｊ、Ｄ_ｊ+１）に接続される第１及び第２スイッチング素子（Ｑａ、Ｑｂ）とこれに接続される液晶キャパシタ（Ｃｌｃ）及び第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｑｓｔｂ）を含む。第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は必要に応じて省略することができる。

第１／第２スイッチング素子（Ｑａ／Ｑｂ）は、下部表示板１００に設けられた薄膜トランジスタ等の三端子素子とすることができ、その制御端子はゲート線（Ｇ_ｉ）に接続されており、入力端子はデータ線（Ｄ_ｊ／Ｄ_ｊ+１）に接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）及び第１／第２ストレージキャパシタ（Ｃｓｔａ／Ｃｓｔｂ）に接続されている。

図２及び図３を参照すると、液晶キャパシタ（Ｃｌｃ）は、下部表示板１００の第１画素電極（ＰＥａ）と第２画素電極（ＰＥｂ）を２端子とし、第１及び第２画素電極（ＰＥａ、ＰＥｂ）の間の液晶層３は誘電体として機能する。第１画素電極（ＰＥａ）は第１スイッチング素子（Ｑａ）に接続され、第２画素電極（ＰＥｂ）は第２スイッチング素子（Ｑｂ）に接続される。図２の構成と異なり、第２画素電極（ＰＥｂ）を上部表示板２００に設けることも可能であり、この場合、第２画素電極（ＰＥｂ）はスイッチング素子に接続されずに別途の共通電圧（Ｖｃｏｍ）が印加される。液晶層３は誘電率異方性を有し、液晶層３の液晶分子は電場のない状態でその長軸が２つの表示板の表面に対して垂直をなすように配向される。

第１及び第２画素電極（ＰＥａ、ＰＥｂ）を含む画素電極（ＰＥ）及び共通電極（ＣＥ）はそれぞれ異なる層に形成されるか、同じ層に形成されている。液晶キャパシタ（Ｃｌｃ）の補助的な役割を果たす第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、下部表示板１００に設けられた別途の電極（図示せず）が第１及び第２画素電極（ＰＥａ、ＰＥｂ）の各々と絶縁体を介在してオーバーラップして形成される。

一方、色表示を実現するために各画素（ＰＸ）が基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの１つを固有に表示する空間分割方式、各画素（ＰＸ）が時間によって交互に基本色を表示する時間分割方式により、これら基本色の空間的、時間的作用で所望の色が認識されるようにする。基本色の例としては赤色、緑色、青色などの三原色がある。図２は空間分割の一例であって、各画素（ＰＸ）が第１及び第２画素電極（ＰＥａ、ＰＥｂ）に対応する上部表示板２００の領域に基本色のうちの１つを表示するカラーフィルタ（ＣＦ）を備えている。図２の構成とは異なり、カラーフィルタ（ＣＦ）を下部表示板１００の第１及び第２画素電極（ＰＥａ、ＰＥｂ）の上又は下に形成することも可能である。

液晶表示板組立体３００には少なくとも１つの偏光子（図示せず）が取り付けられている。
再び図１を参照すると、階調電圧生成部８００は、画素（ＰＸ）の透過率に係る全体階調電圧又は限定数の階調電圧（以下、基準階調電圧という）を生成する。（基準）階調電圧は、共通電圧（Ｖｃｏｍ）に対して正の値を有するものと、負の値を有するものを含む。

ゲート駆動部４００は、液晶表示板組立体３００のゲート線に接続されてゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組み合わせからなるゲート信号をゲート線に印加する。
データ駆動部５００は、液晶表示板組立体３００のデータ線に接続されており、階調電圧生成部８００からの階調電圧を選択し、これをデータ電圧としてデータ線に印加する。階調電圧生成部８００が階調電圧を全て提供するのではなく、限定数の基準階調電圧のみを提供する場合には、データ駆動部５００は基準階調電圧を分圧して所望のデータ電圧を生成するように構成できる。

信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００等を制御する。
このような駆動装置（４００、５００、６００、８００）の各々は、少なくとも１つの集積回路チップの形態で液晶表示板組立体３００上に直接装着するか、フレキシブルプリント回路フィルム（図示せず）の上に装着してＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に取り付けるか、別途の印刷回路基板（図示せず）の上に取り付けることもできる。また、これら駆動装置（４００、５００、６００、８００）は、信号線及び薄膜トランジスタスイッチング素子等とともに液晶表示板組立体３００に集積することもできる。さらに、駆動装置（４００、５００、６００、８００）は単一チップで集積することもでき、この場合、これらの少なくとも１つ又はこれらを構成する少なくとも１つの回路素子は単一チップの外側に位置してもよい。

次に、図４及び図５、図１〜図３を参照して、本発明の一実施例に係る液晶表示装置の駆動方法の一例を詳細に説明する。
図４は本発明の一実施例に係る液晶表示装置の断面図であり、図５は本発明の一実施例に係る液晶表示装置のデータ線に印加される電圧と画素を示す図である。
まず、図１を参照すると、信号制御部６００は、外部のグラフィック制御部（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力画像信号（Ｒ、Ｇ、Ｂ）は、各画素（ＰＸ）の輝度（ｌｕｍｉｎａｎｃｅ）情報を有しており、輝度は決められた数、例えば、１０２４（＝２^１０）、２５６（＝２^８）又は６４（＝２^６）個の階調（ｇｒａｙ）を有する。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（ＭＣＬＫ）、データイネーブル信号（ＤＥ）等がある。

信号制御部６００は、入力画像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて入力画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適宜処理し、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）等を生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送信し、データ制御信号（ＣＯＮＴ２）と処理した画像信号（ＤＡＴ）をデータ駆動部５００に送信する。

信号制御部６００からのデータ制御信号（ＣＯＮＴ２）に従ってデータ駆動部５００は１行の画素（ＰＸ）に対するデジタル画像信号（ＤＡＴ）を受信し、各デジタル画像信号（ＤＡＴ）に対応する階調電圧を選択することによってデジタル画像信号（ＤＡＴ）をアナログデータ電圧に変換した後、これを当該データ線に印加する。
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）に従ってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ_ｉ）に印加し、このゲート線（Ｇ_ｉ）に接続された第１及び第２スイッチング素子（Ｑａ、Ｑｂ）をターンオンさせる。するとデータ線（Ｄ_ｊ、Ｄ_ｊ+１）に印加されたデータ電圧がターンオンした第１及び第２スイッチング素子（Ｑａ、Ｑｂ）を介して当該画素（ＰＸ）に印加される。即ち、第１画素電極（ＰＥａ）には第１スイッチング素子（Ｑａ）を介して第１データ線（Ｄ_ｊ）に流れるデータ電圧が印加され、第２画素電極（ＰＥｂ）には第２スイッチング素子（Ｑｂ）を介して第２データ線（Ｄ_ｊ+１）に流れるデータ電圧が印加される。この場合、第１及び第２画素電極（ＰＥａ、ＰＥｂ）に印加されるデータ電圧は、画素（ＰＸ）が表示しようとする輝度に対応するデータ電圧であり、共通電圧（Ｖｃｏｍ）に対して各々極性が反対である。

このように第１及び第２画素電極（ＰＥａ、ＰＥｂ）に印加された極性がそれぞれ異なる２つのデータ電圧の差は、液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり、画素電圧として現れる。液晶キャパシタ（Ｃｌｃ）の両端に電位差が生じると、図４に示したように、表示板（１００、２００）の表面に平行な電場が第１及び第２画素電極（ＰＥａ、ＰＥｂ）の間の液晶層３に生成される。液晶分子３１が正の誘電率異方性を有する場合、液晶分子３１はその長軸が電場方向と平行するように傾き、その傾いた程度は画素電圧の大きさによって異なる。このような液晶層３をＥＯＣ（ｅｌｅｃｔｒｉｃａｌｌｙ-ｉｎｄｕｃｅｄ ｏｐｔｉｃａｌ ｃｏｍｐｅｎｓａｔｉｏｎ）モードという。また液晶分子３１らの傾斜程度に応じて液晶層３を通過する光の偏光の変化が変わる。このような偏光の変化は、偏光子によって光透過率の変化として現れ、これによって画素（ＰＸ）は画像信号（ＤＡＴ）の階調が示す輝度を表示する。

１水平周期（１Ｈともいい、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号ＤＥの一周期と同じである）を単位として、このような過程を繰り返すことによって、すべてのゲート線に対して順次にゲートオン電圧（Ｖｏｎ）を印加し、すべての画素（ＰＸ）にデータ電圧を印加して、１フレームの画像を表示する。
１フレームが終了すれば次のフレームが開始され、各画素（ＰＸ）に印加されるデータ電圧の極性が直前フレームでの極性と逆になるようにデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この場合、１フレーム期間内でも反転信号（ＲＶＳ）の特性に応じて１つのデータ線を介して流れるデータ電圧の極性が周期的に変化するように構成することができ（例：行反転、ドット反転）、また１つの画素行に印加されるデータ電圧の極性がそれぞれ異なるように構成することができる（例：列反転、ドット反転）。

図５は本発明の一実施例に係る液晶表示装置において隣接する４つの画素の液晶キャパシタの充電電圧が１４Ｖ、１０Ｖ、５Ｖ及び１Ｖであり、液晶表示装置が利用できる最低電圧は０Ｖ、最高電圧は１４Ｖである場合、各データ線に印加される電圧を表示した図である。
図５を参照すると、各画素は２つのデータ線（Ｄ_ｊ、Ｄ_ｊ+１／Ｄ_ｊ+２、Ｄ_ｊ+３／Ｄ_ｊ+４、Ｄ_ｊ+５／Ｄ_ｊ+６、Ｄ_ｊ+７）に接続されている。１つの画素に接続された２つのデータ線（Ｄ_ｊ、Ｄ_ｊ+１／Ｄ_ｊ+２、Ｄ_ｊ+３／Ｄ_ｊ+４、Ｄ_ｊ+５／Ｄ_ｊ+６、Ｄ_ｊ+７）には共通電圧（Ｖｃｏｍ）に対してそれぞれ異なる極性を有するそれぞれ異なるデータ電圧が印加され、２つのデータ電圧の差が各画素（ＰＸ）における画素電圧になる。例えば、共通電圧（Ｖｃｏｍ）が７Ｖの場合、第１画素の目標画素電圧は１４Ｖであるので、第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）には各々１４Ｖ及び０Ｖが印加され、第２画素の目標画素電圧は１０Ｖであるので、第３及び第４データ線（Ｄ_ｊ+２、Ｄ_ｊ+３）には各々１２Ｖ及び２Ｖが印加され、第３画素の目標画素電圧は５Ｖであるので、第５及び第６データ線（Ｄ_ｊ+４、Ｄ_ｊ+５）には各々９．５Ｖ及び４．５Ｖが印加され、第４画素の目標画素電圧は１Ｖであるので、第７及び第８のデータ線（Ｄ_ｊ+６、Ｄ_ｊ+７）には各々７．５Ｖ及び６．５Ｖが印加される。

このように１画素（ＰＸ）に共通電圧（Ｖｃｏｍ）に対する極性がそれぞれ異なる２つのデータ電圧を印加することによって駆動電圧を高め、液晶分子の応答速度を高くすることができ、液晶表示装置の透過率を向上させることができる。また１画素（ＰＸ）に印加される２つのデータ電圧の極性が互いに逆であるので、データ駆動部５００における反転形態が列反転又は行反転である場合にも、ドット反転駆動と同様にフリッカー（ｆｌｉｃｋｅｒ）による画質劣化を防止できる。

また１画素（ＰＸ）における第１及び第２スイッチング素子（Ｑａ、Ｑｂ）がターンオフする場合、第１及び第２画素電極（ＰＥａ、ＰＥｂ）に印加される電圧はいずれも各々のキックバック電圧だけ下降するので、画素（ＰＸ）の充電電圧の変化が殆どない。これによって液晶表示装置の表示特性を向上させることができる。
さらに、表示板（１００、２００）に対して垂直配向する液晶分子３１を使用する場合、液晶表示装置のコントラスト比を高くすることができ、広視野角を実現することができる。また正の誘電率異方性を有する液晶分子３１は、負の誘電率異方性を有する液晶分子に比べて誘電率異方性が大きく、回転粘度が低くて、速い応答速度が得られ、液晶分子３１の傾斜方向が電場の方向によって確実に定義されるため、外部の影響による液晶分子３１の配列に乱れが生じても速やかに再整列して良好な表示特性を示すことができる。

次に、図６〜図１０、図１〜図５を参照して、本発明の一実施例に係る液晶表示装置の駆動方法の他の例を詳細に説明する。
図６は本発明の一実施例に係る液晶表示装置の画素電極とテクスチャ部分を示す図であり、図７は本発明の一実施例に係る液晶表示装置の断面図であり、図８は本発明の一実施例に係る液晶表示装置の駆動方法の示す図であり、図９は本発明の一実施例に係る駆動方法を示す図であり、図１０は本発明の他の実施例に係る駆動方法を示す図である。

まず図６及び図７を参照すると、本実施例による液晶表示板組立体も同様に、図２に示す液晶表示板組立体のように、互いに対向する下部及び上部表示板（１００、２００）とその間に挟持された液晶層３を含み、下部表示板１００には第１及び第２画素電極（１９１ａ、１９１ｂ）を有する。
液晶層３の液晶分子３１らは電場のない状態でその長軸が２つの表示板（１００、２００）の表面に対して垂直をなすように配向されている。

第１及び第２画素電極（１９１ａ、１９１ｂ）に共通電圧（Ｖｃｏｍ）に対して極性がそれぞれ異なる２つのデータ電圧が印加されると、液晶層３の液晶分子３１は図７に示すように、表示板（１００、２００）と水平になるように傾く。しかし第１及び第２画素電極（１９１ａ、１９１ｂ）から同一距離に位置する液晶分子３１は、ある一方に傾斜しない場合もあり、初期の垂直配向状態を維持して、図６及び図７に示すように、周りより輝度の低いテキスチャ（Ａ）が２つの画素電極（１９１ａ、１９１ｂ）の間に発生し得る。

図９を参照すると、本実施例による液晶表示装置の駆動方法は、上記図１〜図５の液晶表示装置の駆動方法と同様に、一定時間内に表示しようとするＮ個フレームの画像を表示する（例えば、６０Ｈｚ駆動の場合、１秒に６０個フレームの画像が表示される）。Ｎ個フレームの画像を表示した後に、図９に示すように、１フレームの低階調画像（Ｉｇ）をさらに表示し、その後、表示しようとするＮ個フレームの画像を表示する。

液晶表示装置がホワイトのような高階調の輝度を表示する場合、図８に示すように、外部から圧力が加わると２つの画素電極（１９１ａ、１９１ｂ）の間のテキスチャ（Ａ）部分の液晶分子３１が表示板（１００、２００）に水平に配列される。これは液晶表示装置の透過率に寄与して、テキスチャ（Ａ）部分が黄色化（ｙｅｌｌｏｗｉｓｈ）したしみ（ｓｔａｉｎまたはｂｒｕｉｓｉｎｇ）として視認される。このようなしみは、外部からの圧力が除去されても液晶層３の強い電場によって液晶分子３１が横になった状態を維持し、時間が経っても消えないこともある。

本実施例のように、一定数のフレームの画像を表示した後、低階調の１フレームの画像（Ｉｇ）を表示すると、テキスチャ（Ａ）部分で強い電場によって表示板（１００、２００）に水平に配列された液晶分子３１が、外部からの影響が消えると、再び表示板（１００、２００）に垂直に復帰されて、図８に示すように、しみが無くなり本来のホワイトを表示する。この場合、低階調画像（Ｉｇ）の階調は、外部からの圧力等の影響が消えた後、高階調の画像におけるしみが消えるような階調、或いはそれ以下の階調であって、高階調に対するデータ電圧の２／３以下のデータ電圧に相当する階調とすることができる。

なお、他の実施例においては、追加される低階調フレームの画像（Ｉｇ）の数は１つ以上であってもよい。
次に、図１０を参照して、本発明の他の実施例に係る液晶表示装置の駆動方法について説明する。
図１０を参照すると、毎フレームの画像で１つの行又は複数行の画素が低階調を表示し、低階調の１つの行又は複数の行は、液晶表示装置がｎ個フレームの画像を表示する間、表示画面の一端から他端までスクロールしながら移動する。この場合、低階調の行又は複数の行の階調も同様に、外部からの圧力等の影響が消えた後、高階調の画像におけるしみが無くなるような階調、或いはそれ以下の階調であって、高階調に対するデータ電圧の２／３以下のデータ電圧に相当する階調とすることができる。

図１０の構成とは異なって、低階調の行は表示画面の下側から上側、左側から右側、或いは右側から左側にスクロールするように構成できる。
本実施例のように、毎フレームに外部から視認され難い低階調の行又は複数の行を追加して表示画面でスクロールすることによって、外部圧力等の影響によって横になった液晶分子３１を強い電場から解放し、外部の圧力が無くなった後に元の状態に復帰させることができる。これによって黄色化等の表示不良を除去することができる。

上記のように、垂直配向された液晶分子３１を含む液晶表示装置で高階調の画像を表示する場合、低階調の画像又は行を追加することにより、外部からの圧力等の影響によって表示板（１００、２００）に水平に配列され、外部の影響が消えても強い電場のため横になっている液晶分子３１を元に復帰させることができる。
次に、図１１及び図１２を参照して上記液晶表示板組立体の一例について詳細に説明する。

図１１は本発明の一実施例に係る液晶表示板組立体の配置図であり、図１２は図１１の液晶表示板組立体のＸＩＩ-ＸＩＩ線による断面図である。
図１１及び図１２を参照すると、本発明の一実施例に係る液晶表示板組立体は、互いに対向する下部表示板１００と上部表示板２００及びこれら２つの表示板（１００、２００）の間に挟持された液晶層３を有する。

まず、下部表示板１００について説明する。絶縁基板１１０の上に複数のゲート線１２１と複数の維持電極線１３１を有する複数のゲート導電体が形成されている。ゲート線１２１はゲート信号を伝達し、主に図の横方向に延長され、各ゲート線１２１は上部に突出した複数対の第１及び第２ゲート電極（１２４ａ、１２４ｂ）を有する。
維持電極線１３１は、共通電圧（Ｖｃｏｍ）等の所定電圧が印加され、主に図の横方向に延長されている。各維持電極線１３１は、隣接する２つのゲート線１２１の間に位置し、上側のゲート線１２１との距離より下側のゲート線１２１との距離がより近い。各維持電極線１３１は、図の上下方向に長く延長された複数対の第１及び第２維持電極（１３３ａ、１３３ｂ）と広い面積の維持拡張部１３７を有する。第１及び第２維持電極（１３３ａ、１３３ｂ）は、下側ゲート線１２１の第１及び第２ゲート電極（１２４ａ、１２４ｂ）付近から上側のゲート線１２１付近まで棒状に形成されている。維持拡張部１３７は、下側の２つ角部が切られたほぼ長方形であり、第１及び第２維持電極（１３３ａ、１３３ｂ）の下端を互いに連結している。このような維持電極（１３３ａ、１３３ｂ）及び維持拡張部１３７をはじめとする維持電極線１３１の形状及び配置は、図示したものに限定されるものではなく適宜変更することが可能である。

ゲート導電体（１２１、１３１）は単一膜や多重膜構造を有する。ゲート導電体（１２１、１３１）の上には窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）等からなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０の上には水素化非晶質又は多結晶シリコン等からなる複数対の第１及び第２島状半導体（１５４ａ、１５４ｂ）が形成されている。第１及び第２半導体（１５４ａ、１５４ｂ）は、各々第１及び第２ゲート電極（１２４ａ、１２４ｂ）の上に位置している。

第１半導体１５４ａの上には一対の島状オーミックコンタクト部材（１６３ａ、１６５ａ）が形成されており、第２半導体１５４ｂの上にも一対の島状オーミックコンタクト部材（図示せず）が形成されている。オーミックコンタクト部材（１６３ａ、１６５ａ）はリン等のｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコン等の物質からなるシリサイド（ｓｉｌｉｃｉｄｅ）で形成される。

オーミックコンタクト部材（１６３ａ、１６５ａ）及びゲート絶縁膜１４０の上には複数対の第１及び第２データ線（１７１ａ、１７１ｂ）と複数対の第１及び第２ドレイン電極（１７５ａ、１７５ｂ）を含むデータ導電体が形成されている。
第１及び第２データ線（１７１ａ、１７１ｂ）はデータ信号を伝達し、主に図の縦方向に延長され、ゲート線１２１及び維持電極線１３１と交差する。第１及び第２データ線（１７１ａ、１７１ｂ）は、第１及び第２ゲート電極（１２４ａ、１２４ｂ）に向かってＵ字状に折曲された複数対の第１及び第２ソース電極（１７３ａ、１７３ｂ）を有する。

第１／第２ドレイン電極（１７５ａ／１７５ｂ）は、棒状の一端部と広い面積の第１／第２拡張部（１７７ａ／１７７ｂ）を有する。第１／第２ドレイン電極（１７５ａ／１７５ｂ）の棒状の一端部は、第１／第２ゲート電極（１２４ａ／１２４ｂ）を中心に第１／第２ソース電極（１７３ａ／１７３ｂ）と対向し、曲がっている第１／第２ソース電極（１７３ａ／１７３ｂ）で一部覆われている。第１及び第２拡張部（１７７ａ、１７７ｂ）の外部輪郭線は、下層の維持拡張部１３７の外部輪郭線とほぼ類似している。第１拡張部１７７ａは維持拡張部１３７の左側半分とオーバーラップし、第２拡張部１７７ｂは維持拡張部１３７の右側半分とオーバーラップしている。

第１／第２ゲート電極（１２４ａ／１２４ｂ）、第１／第２ソース電極（１７３ａ／１７３ｂ）及び第１／第２ドレイン電極（１７５ａ／１７５ｂ）は、第１／第２半導体（１５４ａ、１５４ｂ）とともに第１／第２薄膜トランジスタ（ＴＦＴ）（Ｑａ／Ｑｂ）を構成し、第１／第２薄膜トランジスタ（Ｑａ／Ｑｂ）のチャンネルは、第１／第２ソース電極（１７３ａ／１７３ｂ）と第１／第２ドレイン電極（１７５ａ／１７５ｂ）の間の第１／第２半導体（１５４ａ／１５４ｂ）に形成される。

データ導電体（１７１ａ、１７１ｂ、１７５ａ、１７５ｂ）は単一膜や多重膜構造を有する。
オーミックコンタクト部材（１６３ａ、１６５ａ）は、その下記の半導体（１５４ａ、１５４ｂ）とその上のデータ導電体（１７１ａ、１７１ｂ、１７５ａ、１７５ｂ）の間にのみ存在して、これらの間の接触抵抗を低下させる。半導体（１５４ａ、１５４ｂ）にはソース電極（１７３ａ、１７３ｂ）とドレイン電極（１７５ａ、１７５ｂ）の間をはじめとして、データ導電体（１７１ａ、１７１ｂ、１７５ａ、１７５ｂ）で覆われずに露出している部分がある。

データ導電体（１７１ａ、１７１ｂ、１７５ａ、１７５ｂ）及び露出した半導体（１５４ａ、１５４ｂ）部分の上には無機絶縁物又は有機絶縁物等からなる保護膜１８０が形成されている。
保護膜１８０には第１及び第２拡張部（１７７ａ、１７７ｂ）を露出させる複数のコンタクトホール（接触孔）（１８５ａ、１８５ｂ）が形成されている。保護膜１８０の上にはＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）又はＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）等の透明な導電物質やアルミニウム、銀、クロム又はその合金等の反射性金属からなる複数対の第１及び第２画素電極（１９１ａ、１９１ｂ）を含む複数の画素電極１９１が形成されている。

図１１に示すように、１つの画素電極１９１の全体的外観は四角形状であり、第１及び第２画素電極（１９１ａ、１９１ｂ）は間隙９１を間において噛み合っている。第１及び第２画素電極（１９１ａ、１９１ｂ）は全体的に仮想の横中央線（ＣＬ）を境にして上下対称をなし、上下２つの副領域に分けられる。
第１画素電極１９１ａは、下端の突出部、左側の縦幹部、縦幹部の中央部から図の右側に延長された横幹部、さらに複数の枝部を有する。横中央線（ＣＬ）を基準に上部に位置する枝部は、縦幹部又は横幹部から図の右側上方に斜めに延長され、下部に位置する枝部は、縦幹部又は横幹部から図の右側下方に斜めに延長されている。枝部がゲート線１２１又は横中央線（ＣＬ）となす角度は約４５度である。

第２画素電極１９１ｂは、下端の突出部、右側の縦幹部、上端及び下端の横幹部と複数の枝部を含む。上端及び下端の横幹部は、各々縦幹部の上端及び下端から左側に横方向に延長されている。横中央線（ＣＬ）を基準に上部に位置する枝部は、縦幹部又は上端の横幹部から図の左側下方に斜めに延長され、下部に位置する枝部は、縦幹部又は下端の横幹部から図の左側の上方に斜めに延長されている。第２画素電極１９１ｂの枝部もまた、ゲート線１２１や横中央線（ＣＬ）となす角度が約４５度である。横中央線（ＣＬ）を中心に上部及び下部の枝部は互いに直角をなす。

第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部は、一定の間隔をおいて互いに噛み合って交互に配置されて櫛状をなす。
第１／第２画素電極（１９１ａ／１９１ｂ）は、コンタクトホール（１８５ａ／１８５ｂ）を介して、第１／第２ドレイン電極（１７５ａ／１７５ｂ）と物理的、電気的に接続されており、第１／第２ドレイン電極（１７５ａ／１７５ｂ）からデータ電圧が印加される。第１及び第２副画素電極（１９１ａ、１９１ｂ）は、その間の液晶層３部分と共に液晶キャパシタ（Ｃｌｃ）を構成し、第１及び第２薄膜トランジスタ（Ｑａ、Ｑｂ）がターンオフした後も印加された電圧を維持する。

第１／第２副画素電極（１９１ａ／１９１ｂ）に接続された第１／第２ドレイン電極（１７５ａ／１７５ｂ）の第１／第２拡張部（１７７ａ／１７７ｂ）は、ゲート絶縁膜１４０を介在して維持拡張部１３７とオーバーラップし、第１／第２ストレージキャパシタ（Ｃｓｔａ／Ｃｓｔｂ）を構成し、第１／第２ストレージキャパシタ（Ｃｓｔａ／Ｃｓｔｂ）は液晶キャパシタ（Ｃｌｃ）の電圧維持能力を強化する。

次に、上部表示板２００について説明する。
透明なガラス又はプラスチック等からなる絶縁基板２１０の上に遮光部材２２０が形成されている。遮光部材２２０は、画素電極１９１間の光漏れを防止し、画素電極１９１と対向する開口領域を設定する。
基板２１０及び遮光部材２２０の上にはまた、複数のカラーフィルタ２３０が形成されている。カラーフィルタ２３０は、殆ど遮光部材２２０で覆われた領域内に設けられ、画素電極１９１列に沿って長く延長されている。各カラーフィルタ２３０は、赤色、緑色及び青色の三原色等、基本色のうちの１つを表示する。

カラーフィルタ２３０及び遮光部材２２０の上には蓋膜（ｏｖｅｒｃｏａｔ）２５０が形成されている。蓋膜２５０は（有機）絶縁物で形成され、カラーフィルタ２３０が露出するのを防止し、平坦面を提供する。蓋膜２５０は省略可能である。
表示板（１００、２００）の内側面には配向膜（１１、２１）が塗布されており、これらは垂直配向膜である。

表示板（１００、２００）の外側面には偏光子（図示せず）が設けられている。
下部表示板１００と上部表示板２００の間に挟持された液晶層３は、正の誘電率異方性を有する液晶分子３１を含み、液晶分子３１は電場のない状態でその長軸が２つの表示板（１００、２００）の表面に対して垂直に配向されている。
第１及び第２画素電極（１９１ａ、１９１ｂ）に互いに極性が異なるデータ電圧を印加すると、表示板（１００、２００）の表面に、ほぼ水平の電場（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）が生成される。これにより、初期に表示板（１００、２００）の表面に対して垂直に配向されていた液晶層３の液晶分子が電場に応答してその長軸が電場の方向に水平な方向に傾き、液晶分子が傾いた程度に応じて液晶層３の入射光の偏光変化の程度が変わる。このような偏光の変化は、偏光子によって透過率の変化として現れ、これによって液晶表示装置が画像を表示する。

このように、垂直配向された液晶分子３１を用いると、液晶表示装置のコントラスト比を大きくすることができ、広視野角を実現することができる。また、１つの画素（ＰＸ）に共通電圧（Ｖｃｏｍ）に対する互いに極性の異なる２つのデータ電圧を印加することによって駆動電圧を高め、応答速度を高くすることができる。さらに、上記のように、キックバック電圧の影響がなくなり、フリッカー現象等を防止できる。

以下、図１３を参照して本発明の他の実施例に係る液晶表示板組立体について説明する。
図１３は本発明の他の実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。
図１３に示すように、本実施例による液晶表示板組立体も同様に、複数のゲート線（Ｇ_ｉ）、複数対のデータ線（Ｄ_ｊ、Ｄ_ｊ+１）を含む信号線とこれに接続される複数の画素（ＰＸ）を有する。液晶表示装置は構造的には、互いに対向する下部及び上部表示板（１００、２００）とその間に挟持された液晶層３を有する。

各画素（ＰＸ）は信号線（Ｇ_ｉ、Ｄ_ｊ、Ｄ_ｊ+１）に接続された第１及び第２スイッチング素子（Ｑａ、Ｑｂ）、液晶キャパシタ（Ｃｌｃ）とストレージキャパシタ（Ｃｓｔ）を含む。
本実施例では、図２及び図３に示される実施例と異なって、第１及び第２画素電極（ＰＥａ、ＰＥｂ）が絶縁体を介在してオーバーラップして、１つのストレージキャパシタ（Ｃｓｔ）を構成する。このように各画素（ＰＸ）に１つのストレージキャパシタ（Ｃｓｔ）を形成すると、共通電圧（Ｖｃｏｍ）の伝達のための配線を別に形成しなくて済み、開口率が向上する。

なお、第１及び第２スイッチング素子（Ｑａ、Ｑｂ）、液晶キャパシタ（Ｃｌｃ）、カラーフィルタ（ＣＦ）、偏光子（図示せず）、並びにこのような液晶表示板組立体を含む液晶表示装置の動作及び効果については、図１〜図５と同様であるので詳細な説明は省略する。
以下、図１４を参照して、本発明の他の実施例に係る液晶表示板組立体について説明する。

図１４は本発明の一実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。
図１４に示すように、本実施例による液晶表示板組立体も同様に、複数のゲート線（Ｇ_ｉ）、複数対のデータ線（Ｄ_ｊ、Ｄ_ｊ+１）を含む信号線とこれに接続された複数の画素（ＰＸ）を有する。液晶表示装置は構造的には、互いに対向する下部及び上部表示板（１００、２００）とその間に挟持された液晶層３を有する。

各画素（ＰＸ）は、信号線（Ｇ_ｉ、Ｄ_ｊ、Ｄ_ｊ+１）に接続された第１及び第２スイッチング素子（Ｑａ、Ｑｂ）、液晶キャパシタ（Ｃｌｃ）と第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を含む。
第１／第２スイッチング素子（Ｑａ／Ｑｂ）は、下部表示板１００に設けられた薄膜トランジスタ等の三端子素子とすることができ、その制御端子はゲート線（Ｇ_ｉ）に接続されており、入力端子はデータ線（Ｄ_ｊ／Ｄ_ｊ+１）に接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）及び第１／第２ストレージキャパシタ（Ｃｓｔａ／Ｃｓｔｂ）に接続される。

液晶キャパシタ（Ｃｌｃ）は、下部表示板１００の第１及び第２画素電極（ＰＥａ、ＰＥｂ）を２端子とし、同時に第１画素電極（ＰＥａ）又は第２画素電極（ＰＥｂ）と共通電極（ＣＥ）を２端子とすることができる。第１／第２画素電極（ＰＥａ／ＰＥｂ）は、第１／第２スイッチング素子（Ｑａ／Ｑｂ）に接続されており、共通電極（ＣＥ）は、下部表示板１００の１つの画素（ＰＸ）領域内の全面に形成され、第１及び第２画素電極（ＰＥａ、ＰＥｂ）を有する画素電極（ＰＥ）と異なる層に形成されている。共通電極（ＣＥ）には共通電圧（Ｖｃｏｍ）等の決められた電圧が印加され、第１及び第２画素電極（ＰＥａ、ＰＥｂ）には共通電圧（Ｖｃｏｍ）を基準にそれぞれ異なる極性のデータ電圧が各々印加される。一方、液晶層３は正の誘電率異方性を有し、液晶層３の液晶分子は、電場のない状態でその長軸が２つの表示板の表面に対して垂直に配向されている。

第１／第２ストレージキャパシタ（Ｃｓｔａ／Ｃｓｔｂ）は、第１／第２画素電極（ＰＥａ／ＰＥｂ）が共通電極（ＣＥ）と絶縁体を介在してオーバーラップしてなる。これに対して、第１又は第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、第１又は第２画素電極（ＰＥａ、ＰＥｂ）が絶縁体を媒介にしてすぐ上の前段ゲート線（図示せず）や別個の信号線（図示せず）と各々オーバーラップするように構成できる。

画素電極（ＰＥ）に対応する上部表示板２００の領域には基本色中の１つを表示するカラーフィルタ２３０を備えている。図１４の構成とは異なり、カラーフィルタ（ＣＦ）を下部表示板１００の画素電極（ＰＥ）の上又は下に形成することも可能である。
液晶表示板組立体には少なくとも１つの偏光子（図示せず）が備えられている。
このような液晶表示板組立体を含む液晶表示装置の動作及び効果については、図１〜図５と同様であるので詳細な説明は省略する。

以下、図１５及び図１６を参照して図１４に示す液晶表示板組立体の一例について説明する。
図１５は本発明の一実施例に係る液晶表示板組立体の配置図であり、図１６は図１５の液晶表示板組立体のＸＶＩ-ＸＶＩ線による断面図である。
本実施例による液晶表示板組立体の層状構造は、遮光部材とカラーフィルタ以外は、図１１及び図１２に示される液晶表示板組立体の層状構造とほぼ同じである。

まず、下部表示板１００について説明する。
絶縁基板１１０の上に複数対の第１及び第２ゲート電極（１２４ａ、１２４ｂ）を有する複数のゲート線１２１及び複数の共通電圧線２７１が形成されている。
共通電圧線２７１は共通電圧（Ｖｃｏｍ）を伝達し、ゲート線１２１とほぼ平行に図の横方向に延長されている。共通電圧線２７１は、隣接する２つのゲート線１２１の間に位置し、２つのゲート線１２１からほぼ同じ距離で離れている。

基板１１０及び共通電圧線２７１の上には複数の共通電極２７０が形成されている。共通電極２７０は長方形でマトリクス状配列されており、ゲート線１２１の間の空間を殆ど充填している。共通電極２７０は、共通電圧線２７１に接続され、共通電圧（Ｖｃｏｍ）が印加される。共通電極２７０は、ＩＴＯやＩＺＯ等の透明な導電物質からなる。
ゲート線１２１、共通電圧線２７１及び共通電極２７０の上にはゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０は、ゲート線１２１と共通電極２７０が互いに短絡するのを防止し、これらの上に形成される他の導電性薄膜との間の電気的絶縁をはかる。

ゲート絶縁膜１４０の上には複数対の第１及び第２島状半導体（１５４ａ、１５４ｂ）、複数対の第１及び第２島状オーミックコンタクト部材（１６３ａ、１６５ａ）、複数対の第１及び第２データ線１７１と複数対の第１及び第２ドレイン電極（１７５ａ、１７５ｂ）が順に形成されている。
第１及び第２データ線（１７１ａ、１７１ｂ）、第１及び第２ドレイン電極（１７５ａ、１７５ｂ）と、露出した第１及び第２半導体（１５４ａ、１５４ｂ）部分の上には、窒化シリコンや酸化シリコン等からなる下部保護膜１８０ｐが形成されている。

下部保護膜１８０ｐの上には所定間隔で分離されて、複数の開口部２２７を有する遮光部材２２０が形成されている。遮光部材２２０は上下に長く形成された直線部と、薄膜トランジスタに対応する四角形部分を含み、光漏れを防止する。遮光部材２２０には第１及び第２ドレイン電極（１７５ａ、１７５ｂ）の上に位置する複数の貫通孔（２２５ａ、２２５ｂ）が形成されている。

下部保護膜１８０ｐ及び遮光部材２２０の上には複数のカラーフィルタ２３０が形成されている。カラーフィルタ２３０は、殆ど遮光部材２２０で覆われた領域内に設けられている。
ここで下部保護膜１８０ｐは、カラーフィルタ２３０の顔料が露出した半導体（１５４ａ、１５４ｂ）部分に流入するのを防止することができる。

遮光部材２２０及びカラーフィルタ２３０の上には上部保護膜１８０ｑが形成されている。上部保護膜１８０ｑは、窒化シリコン又は酸化シリコン等の無機絶縁物質からなり、カラーフィルタ２３０が分離されるのを防止し、カラーフィルタ２３０から流入する溶剤（ｓｏｌｖｅｎｔ）のような有機物による液晶層３の汚染を抑えて画面駆動時の残像等の表示不良を防止する。

遮光部材２２０及びカラーフィルタ２３０のうちの少なくとも１つは、上部表示板２００に位置する構成であってもよく、この場合、下部表示板１００の下部保護膜１８０ｐと上部保護膜１８０ｑのうちの１つは省略することができる。
上部保護膜１８０ｑ及び下部保護膜１８０ｐには第１及び第２ドレイン電極（１７５ａ、１７５ｂ）を露出させる複数のコンタクトホール（１８５ａ、１８５ｂ）が形成されている。

上部保護膜１８０ｑの上には複数対の第１及び第２画素電極（１９１ａ、１９１ｂ）が形成されている。第１及び第２画素電極（１９１ａ、１９１ｂ）は、各々複数の枝電極とこれらを連結する縦連結部を有し、下部の共通電極２７０とオーバーラップしている。
第１画素電極１９１ａの縦連結部は、共通電極２７０の左側辺に沿って図の上下方向に長く延長されている。共通電圧線２７１の位置を基準に上部に位置する枝電極は、連結部から図の右側下方に斜めに延長されており、下部に位置する枝電極は、連結部から図の右側上方に斜めに延長されている。

第２画素電極１９１ｂの縦連結部は、共通電極２７０の右側辺に沿って図の上下方向に長く延長されている。共通電圧線２７１の位置を基準に上部に位置する枝電極は、連結部から図の左側上方に斜めに延長されており、下部に位置する枝電極は連結部から図の左側下方に斜めに延長されている。
第１及び第２画素電極（１９１ａ、１９１ｂ）の枝電極は、所定の間隔を置いて互いに噛み合って交互に配置されて櫛状をなす。

下部表示板１００と上部表示板２００の間に挟持された液晶層３は、正の誘電率異方性を有する液晶分子３１を含み、液晶分子３１は電場のない状態でその長軸が２つの表示板（１００、２００）の表面に対して垂直に配向されている。
第１／第２ドレイン電極１７５ａ／１７５ｂからデータ電圧が印加される第１及び第２副画素電極（１９１ａ、１９１ｂ）は、その間の液晶層３部分と共に液晶キャパシタ（Ｃｌｃ）を構成し、第１及び第２薄膜トランジスタ（Ｑａ、Ｑｂ）がターンオフした後も印加された電圧を維持する。

第１／第２画素電極（１９１ａ／１９１ｂ）と共通電極２７０はまた、ゲート絶縁膜１４０、下部及び上部保護膜（１８０ｐ、１８０ｑ）を誘電体として第１／第２ストレージキャパシタ（Ｃｓｔａ／Ｃｓｔｂ）を構成し、液晶キャパシタ（Ｃｌｃ）の電圧維持能力を強化する。第１／第２画素電極（１９１ａ／１９１ｂ）と共通電極２７０の間に位置するカラーフィルタ２３０の一部は除去されて、第１／第２ストレージキャパシタ（Ｃｓｔａ／Ｃｓｔｂ）の保持容量を増加させる。

第１／第２副画素電極（１９１ａ／１９１ｂ）に接続された第１／第２ドレイン電極（１７５ａ／１７５ｂ）の第１／第２拡張部（１７７ａ／１７７ｂ）は、ゲート絶縁膜１４０を介在して維持拡張部１３７とオーバーラップして、第１／第２ストレージキャパシタ（Ｃｓｔａ／Ｃｓｔｂ）を構成し、第１／第２ストレージキャパシタ（Ｃｓｔａ／Ｃｓｔｂ）は、液晶キャパシタ（Ｃｌｃ）の電圧維持能力を強化する。

さらに、下部及び上部表示板（１００、２００）の内側面には配向膜１１、２１が形成されている。２つの配向膜（１１、２１）は水平配向膜である。
共通電極２７０に共通電圧（Ｖｃｏｍ）が印加され、第１及び第２画素電極（１９１ａ、１９１ｂ）には、共通電圧（Ｖｃｏｍ）を基準に互いに極性の異なる２つのデータ電圧が印加されると、表示板（１００、２００）の表面にほぼ水平の電場が液晶層３に生成される。これによって液晶層３の液晶分子３１は、その長軸が電場に水平に傾き、傾斜程度によって入射光の偏光程度が変わる。なお、本実施例では第１及び第２画素電極（１９１ａ、１９１ｂ）の間の液晶層３に生成される電場以外に、共通電極２７０と第１及び第２画素電極（１９１ａ、１９１ｂ）の間の液晶層３に生成される電場によって液晶分子３１の応答速度をさらに向上させることができ、液晶表示装置の透過率を一層高めることができる。一方、電場の水平成分は、第１及び第２画素電極（１９１ａ、１９１ｂ）の枝電極にほぼ垂直になり、図１５に示すように、枝電極の傾いた方向が共通電圧線２７１を基準にそれぞれ異なるので、液晶分子３１の傾いた方向を様々にして広視野角を得ることができる。

以下、図１７に基づいて、本発明の他の実施例に係る液晶表示板組立体について説明する。
図１７は本発明の一実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。
図１７に示すように、本実施例による液晶表示板組立体も図１４に示す実施例と同様に、複数のゲート線（Ｇ_ｉ）、複数対のデータ線（Ｄ_ｊ、Ｄ_ｊ+１）を含む信号線と、これに接続された複数の画素（ＰＸ）を有する。

各画素（ＰＸ）は、信号線（Ｇ_ｉ、Ｄ_ｊ、Ｄ_ｊ+１）に接続された第１及び第２スイッチング素子（Ｑａ、Ｑｂ）、液晶キャパシタ（Ｃｌｃ）、第１及び第２液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）と、第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を含む。
本実施例では、図１４に示す実施例と異なって、共通電極（ＣＥ）が上部表示板２００の全面に形成され、第１／第２液晶キャパシタ（Ｃｌｃａ／Ｃｌｃｂ）は、下部表示板１００の第１／第２画素電極（ＰＥａ／ＰＥｂ）と上部表示板２００の共通電極（ＣＥ）を２端子とし、液晶キャパシタ（Ｃｌｃ）は、下部表示板１００の第１及び第２画素電極（ＰＥａ、ＰＥｂ）を２端子とする。

また第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、第１及び第２画素電極（ＰＥａ、ＰＥｂ）を有する画素電極（ＰＥ）と、別個の信号線（図示せず）又はすぐ上の前端ゲート線（図示せず）が絶縁体を媒介としてオーバーラップしてなる。
本実施例では、それぞれ異なる極性のデータ電圧が印加される第１及び第２画素電極（ＰＥａ、ＰＥｂ）は、液晶層３に表示板（１００、２００）に水平な電場を生成する。同時に下部表示板１００の第１及び第２画素電極（ＰＥａ、ＰＥｂ）と上部表示板２００の共通電極（ＣＥ）も液晶層３に電場を生成し、第１及び第２画素電極（ＰＥａ、ＰＥｂ）の周縁エッジ（ｅｄｇｅ）が共通電極（ＣＥ）と共に電場を歪曲して、画素電極（ＰＥａ、ＰＥｂ）の周縁エッジに垂直の水平成分を作る。これによって正の誘電率異方性を有する液晶層３の液晶分子は、該電場に平行に傾き、傾斜程度によって液晶層３の入射光の偏光の変化程度が変わる。

なお、他の実施例においては、第１及び第２画素電極（ＰＥａ、ＰＥｂ）が絶縁体を介在して互いにオーバーラップして、１つのストレージキャパシタ（図示せず）を構成する。
以下、図１８及び図１９を参照して図１７に示した液晶表示板組立体の一例について説明する。

図１８は本発明の一実施例に係る液晶表示板組立体の配置図であり、図１９は図１８の液晶表示板組立体のＸＩＸ-ＸＩＸ線による断面図である。
本実施例による液晶表示板組立体の層状構造は、図１１及び図１２に示す液晶表示板組立体の層状構造とほぼ同様である。
まず、下部表示板１００について説明する。絶縁基板１１０の上に複数対の第１及び第２ゲート電極（１２４ａ、１２４ｂ）を有する複数のゲート線１２１及び複数の維持電極線１３１が形成されており、その上にはゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０の上には複数対の第１及び第２線状半導体（１５１ａ、１５１ｂ）、複数対の第１及び第２線状オーミックコンタクト部材１６１ａと複数対の第１及び第２島状オーミックコンタクト部材１６５ａ、並びに複数対の第１及び第２データ線（１７１ａ、１７１ｂ）と複数対の第１及び第２ドレイン電極（１７５ａ、１７５ｂ）が順に形成されている。その上には保護膜１８０、第１及び第２画素電極（１９１ａ、１９１ｂ）と配向膜１１が順に形成されている。

次に、上部表示板２００について説明する。絶縁基板２１０の上に遮光部材２２０、カラーフィルタ２３０、蓋膜２５０、共通電極２７０と配向膜２１が順に形成されている。
本実施例では、図１１及び図１２に示す液晶表示板組立体と異なり、第１及び第２半導体（１５１ａ、１５１ｂ）が線状であり、ソース電極（１７３ａ、１７３ｂ）及びドレイン電極（１７５ａ、１７５ｂ）に沿って突出した第１及び第２突出部（１５４ａ、１５４ｂ）を有する。また線状オーミックコンタクト部材１６１ａもデータ線（１７１ａ、１７１ｂ）に沿って延長された線状であり、ソース電極（１７３ａ、１７３ｂ）に沿って突出した突出部１６３ａを有する。線状半導体（１５１ａ、１５１ｂ）は、データ線（１７１ａ、１７１ｂ）、ドレイン電極（１７５ａ、１７５ｂ）及びその下部のオーミックコンタクト部材（１６１ａ、１６３ａ、１６５ａ）と実質的に同じ平面形状を有する。

このような下部表示板１００を本発明の一実施例により製造する方法において、データ線（１７１ａ、１７１ｂ）とドレイン電極（１７５ａ、１７５ｂ）、半導体（１５１ａ、１５１ｂ）及びオーミックコンタクト部材（１６１ａ、１６３ａ、１６５ａ）を１度のフォト工程により形成する。
また維持電極線１３１が隣接する２つのゲート線１２１の間に位置し、２つのゲート線１２１からの距離がほぼ同一である。第１及び第２画素電極（１９１ａ、１９１ｂ）各々がゲート絶縁膜１４０と保護膜１８０を介在して維持電極線１３１とオーバーラップして、第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を構成する。この場合、第１及び第２画素電極（１９１ａ、１９１ｂ）と維持電極線１３１がオーバーラップする部分の保護膜１８０は除去してもよい。

第１及び第２画素電極（１９１ａ、１９１ｂ）は、各々横部と複数の縦部を有する。第１画素電極１９１ａの横部は下端に位置し、複数の縦部は横部から図の上方に延長されている。第２画素電極１９１ｂの横部は上端に位置し、複数の縦部は横部から図の下方に延長されている。第１及び第２画素電極（１９１ａ、１９１ｂ）の横部及び縦部は、互いにほぼ直角をなし、第１及び第２画素電極（１９１ａ、１９１ｂ）の縦部は交互に配置されている。

他にも図１〜図５、図６及び図７に示す液晶表示板組立体及びこれを含む液晶表示装置の様々な特徴は、図１８及び図１９に示す液晶表示板組立体にも適用できる。
以下、図２０を参照して、本発明の他の実施例に係る液晶表示板組立体について説明する。
図２０は本発明の一実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。

図２０に示すように、本実施例による液晶表示板組立体も図８に示す実施例と同様に、複数のゲート線（Ｇ_ｉ）、複数対のデータ線（Ｄ_ｊ、Ｄ_ｊ+１）を有する信号線と、これに接続された複数の画素（ＰＸ）を有する。
本実施例における各画素（ＰＸ）は、信号線（Ｇ_ｉ、Ｄ_ｊ、Ｄ_ｊ+１）に接続された第１及び第２スイッチング素子（Ｑａ、Ｑｂ）、液晶キャパシタ（Ｃｌｃ）と第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を含む。

第１／第２スイッチング素子（Ｑａ／Ｑｂ）の制御端子は、ゲート線（Ｇ_ｉ）に接続されており、入力端子はデータ線（Ｄ_ｊ／Ｄ_ｊ+１）に接続されており、出力端子は第１／第２画素電極（ＰＥａ／ＰＥｂ）に接続される。液晶キャパシタ（Ｃｌｃ）は、下部表示板１００の第１及び第２画素電極（ＰＥａ、ＰＥｂ）を２端子とする。液晶キャパシタ（Ｃｌｃ）は、第１及び第２画素電極（ＰＥａ、ＰＥｂ）を２端子とし、その間の液晶層３を誘電体として含む。第１及び第２画素電極（ＰＥａ、ＰＥｂ）の間の距離は位置によって距離が変わる。第１及び第２画素電極（ＰＥａ、ＰＥｂ）には共通電圧（Ｖｃｏｍ）を基準にそれぞれ異なる極性を有するデータ電圧が印加される。一方、液晶層３は正の誘電率異方性を有し、液晶層３の液晶分子は電場のない状態でその長軸が２つの表示板の表面に対して垂直に配向されている。

第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、第１及び第２画素電極（ＰＥａ、ＰＥｂ）と別個の信号線（図示せず）やすぐ上の前端ゲート線（図示せず）と絶縁体を媒介としてオーバーラップするように構成される。
なお、他の実施例として、第１及び第２画素電極（ＰＥａ、ＰＥｂ）が絶縁体を介在してオーバーラップして、１つのストレージキャパシタ（図示せず）をなすように構成できる。

本実施例では、共通電圧（Ｖｃｏｍ）を基準にそれぞれ異なる極性のデータ電圧が印加される第１及び第２画素電極（ＰＥａ、ＰＥｂ）が表示板（１００、２００）にほぼ水平な電場を液晶層３に生成し、第１及び第２画素電極（ＰＥａ、ＰＥｂ）の間の距離が短い場合、長い場合に比べてより強い電場が生成される。よって第１及び第２画素電極（ＰＥａ、ＰＥｂ）の間の距離が短い所に位置する液晶分子が、電場に平行な方向に対して傾く程度がさらに大きくなり、光透過率も向上する。このように、１つの画素（ＰＸ）において光透過率の異なる２つの領域が存在するので、第１及び第２画素電極（ＰＥａ、ＰＥｂ）の間の距離を適宜調整することによって、側面ガンマ曲線を正面ガンマ曲線に最も近づくようにすることができ、その結果、側面視認性を向上させることができる。また第１及び第２画素電極（ＰＥａ、ＰＥｂ）の間の距離が長い部分と短い部分を混合することで、液晶表示装置の透過率を向上させることができる。

他に、カラーフィルタ（ＣＦ）、偏光子（図示せず）、本実施例による液晶表示板組立体を含む液晶表示装置の動作及び効果については、図１〜図５と同様であるので詳細な説明は省略する。
以下、図２１及び図２２を参照して図２０に示す液晶表示板組立体の一例について説明する。

図２１は本発明の一実施例に係る液晶表示板組立体の配置図であり、図２２は図２１の液晶表示板組立体のＸＸＩＩ-ＸＸＩＩ線による断面図である。
本実施例による液晶表示板組立体の層状構造は、図１１及び図１２に示す液晶表示板組立体の層状構造とほぼ同様である。
まず、下部表示板１００について説明する。絶縁基板１１０の上に複数対の第１及び第２ゲート電極（１２４ａ、１２４ｂ）を含む複数のゲート線１２１及び複数の維持電極線１３１が形成され、その上にはゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０の上には複数対の第１及び第２島状半導体（１５４ａ、１５４ｂ）、複数対の第１及び第２島状オーミックコンタクト部材（１６３ａ、１６５ａ）、並びに複数対の第１及び第２データ線（１７１ａ、１７１ｂ）と複数対の第１及び第２ドレイン電極（１７５ａ、１７５ｂ）が順に形成されている。その上には保護膜１８０、複数の枝部を含む第１及び第２画素電極（１９１ａ、１９１ｂ）と配向膜１１が順に形成されている。第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部はゲート線１２１又は維持電極線１３１とほぼ４５度をなして図の斜め方向に延長されている。

次に、上部表示板２００について説明する。絶縁基板２１０の上に遮光部材２２０、カラーフィルタ２３０、蓋膜２５０、共通電極２７０と配向膜２１が順に形成されている。
本実施例では図１１及び図１２に示す実施例と異なり、第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部間の間隔の広い低階調領域（ＬＡ）と、間隔の狭い高階調領域（低階調領域（ＬＡ）を除いた残りの領域）が存在する。高階調領域は上部、下部及び中部の３部分に分けられ、低階調領域（ＬＡ）は高階調領域の上部又は下部と中部との間に位置し、くの字形状をなしている。低階調領域（ＬＡ）で第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部間の間隔は６μｍ〜２０μｍであり、高階調領域で第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部間の間隔は２μｍ〜５μｍである。低階調領域（ＬＡ）と高階調領域において、第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部間の間隔と枝部の幅は変更可能である。

このように１つの画素（ＰＸ）で第１及び第２画素電極（１９１ａ、１９１ｂ）間の間隔を様々にすることによって液晶分子３１の傾斜角度を多様にすることができ、１つの画像情報に対してそれぞれ異なる輝度で表示することができる。第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部間の間隔を適宜調整することで、側面からの画像を正面からの画像に最大に近づくようにして側面視認性を向上させることができ、透過率が向上する。

他に、維持電極線１３１が下方に突出した複数の維持電極１３７を有し、第１及び第２ドレイン電極（１７５ａ、１７５ｂ）の各々が維持電極１３７とオーバーラップして、第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を構成する。
また第１及び第２データ線（１７１ａ、１７１ｂ）は、第１及び第２ゲート電極（１２４ａ、１２４ｂ）に向けてＣ字形状又は逆Ｃ字形状に折曲された複数対の第１及び第２ソース電極（１７３ａ、１７３ｂ）を有する。

さらに、図１〜図５、図６及び図７に示す液晶表示板組立体及びこれを含む液晶表示装置の特徴は、図２１及び図２２に示す液晶表示板組立体にも適用できる。
以下、図２３〜図２５を参照して図２０に示す液晶表示板組立体の他の例について説明する。
図２３〜図２５は各々本発明の一実施例に係る液晶表示板組立体の配置図である。

まず、図２３に示す液晶表示板組立体について説明する。
本実施例による液晶表示板組立体は、図２１及び図２２に示す液晶表示板組立体とほぼ同様である。
しかし下部表示板１００又は上部表示板２００に遮光部材２２０をさらに有し、遮光部材２２０は画素電極１９１間の光漏れを防止し、画素電極１９１と対向する開口領域を設定する。

また第１及び第２画素電極（１９１ａ、１９１ｂ）の間の間隔の長い低階調領域（ＬＡ）が第１及び第２画素電極（１９１ａ、１９１ｂ）の間の間隔の短い高階調領域（低階調領域（ＬＡ）を除いた残りの領域）の上部及び下部に分けられて位置し、第１及び第２画素電極（１９１ａ、１９１ｂ）の間の間隔も図２１と異なるように構成できる。低階調領域（ＬＡ）における第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部間の間隔は６μｍ〜２０μｍであり、高階調領域における第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部間の間隔は２μｍ〜５μｍである。

以下、図２４に示す液晶表示板組立体について説明する。
本実施例による液晶表示板組立体の層状構造は、図２１及び図２２に示す液晶表示板組立体の層状構造とほぼ同様である。以下では図２１及び図２２に示す実施例と異なる点を中心に説明する。
まず、下部表示板（図示せず）について説明する。絶縁基板（図示せず）の上に複数対の第１及び第２ゲート電極（１２４ａ、１２４ｂ）を有する複数のゲート線１２１及び複数の維持電極線１３１を含む複数のゲート導電体が形成されている。

維持電極線１３１は複数対の第１及び第２維持電極（１３３ａ、１３３ｂ）を有する。第１及び第２維持電極（１３３ａ、１３３ｂ）は一定の距離を置いて位置し、各々図の上下に長く延長されて、下端に拡張部を有する。維持電極（１３３ａ、１３３ｂ）を含む維持電極線１３１は、上部の第１及び第２画素電極（１９１ａ、１９１ｂ）とオーバーラップして、第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を形成する。

ゲート導電体（１２１、１３１）の上にはゲート絶縁膜（図示せず）、複数対の第１及び第２島状半導体（１５４ａ、１５４ｂ）、複数対の第１及び第２島状オーミックコンタクト部材（図示せず）、並びに複数対の第１及び第２データ線（１７１ａ、１７１ｂ）と複数対の第１及び第２ドレイン電極（１７５ａ、１７５ｂ）が順に形成されている。
第１／第２データ線（１７１ａ／１７１ｂ）は、第１／第２ゲート電極（１２４ａ／１２４ｂ）に向けて図の右側／左側に延長されて、Ｗ字状に曲がる複数対の第１／第２ソース電極（１７３ａ／１７３ｂ）を有する。第１／第２ドレイン電極（１７５ａ／１７５ｂ）は、一対の棒状端部と面積の広い他側端部を有する。

第１及び第２データ線（１７１ａ、１７１ｂ）、第１及び第２ドレイン電極（１７５ａ、１７５ｂ）及び露出した半導体（１５４ａ、１５４ｂ）部分の上には保護膜１８０が形成されており、その上に第１及び第２画素電極（１９１ａ、１９１ｂ）が形成されている。
第１画素電極１９１ａは、縦部１９２ａ、横部１９３ａ、上部枝部１９４ａ及び下部枝部１９５ａを有する。横部１９３ａは縦部１９２ａをほぼ垂直二等分し、図の右側に延長されている。上部枝部１９４ａは横部１９３ａを基準に図の上側に位置し、縦部１９２ａ又は横部１９３ａから図の右側上方に斜めに延長されている。下部枝部１９５ａは横部１９３ａを基準に図の下側に位置し、縦部１９２ａ又は横部１９３ａから図の右側下方に斜めに延長されている。

第２画素電極１９１ｂは、縦部１９２ｂ、上部横部１９３ｂ１、下部横部１９３ｂ２、上部枝部１９４ｂ及び下部枝部１９５ｂを有する。縦部１９２ｂは、第１画素電極１９１ａの横部１９３ａを間に置いて縦部１９２ａと対向し、上部及び下部横部（１９３ｂ１、１９３ｂ２）は、各々縦部１９２ｂの上端及び下端から図の左側に延長されて縦部１９２ｂとほぼ直角をなす。上部枝部１９４ｂは、第１画素電極１９１ａの横部１９３ａを基準に図の上側に位置し、第２画素電極１９１ｂの縦部１９２ｂ又は上部横部１９３ｂ１から図の左側下方に斜めに延長されている。下部枝部１９５ｂは、第１画素電極１９１ａの横部１９３ａを基準に下側に位置し、第２画素電極１９１ｂの縦部１９２ａ又は下部横部１９３ｂ２から図の左側上方に斜めに延長されている。

第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部（１９４ａ、１９４ｂ、１９５ａ、１９５ｂ）は、ゲート線１２１又は維持電極線１３１とほぼ４５度をなす。
第１及び第２画素電極（１９１ａ、１９１ｂ）の上部及び下部枝部（１９４ａ、１９４ｂ、１９５ａ、１９５ｂ）は交互に配置されており、隣接する第１及び第２画素電極（１９１ａ、１９１ｂ）間の距離が長い部分と短い部分が交互に位置する。

このように１つの画素において、第１画素電極１９１ａと第２画素電極１９１ｂの間の距離が長い部分と短い部分を交互に一緒に位置させて、液晶層３に生成される電場の強さを多様にし、液晶分子３１の傾斜角度も多様にすることができ、液晶表示装置の側面視認性を向上させ、透過率を向上させることができる。
なお、他の実施例においては、第１及び第２画素電極（１９１ａ、１９１ｂ）の間の間隔が短い部分に続いて間隔の長い部分が複数位置するように構成できる。又は第１及び第２画素電極（１９１ａ、１９１ｂ）の間の間隔の長い部分に続いて間隔の短い部分が複数位置するように構成できる。他に、第１及び第２画素電極（１９１ａ、１９１ｂ）の間の距離を調整するか、間隔の短い部分と長い部分の配置を調整して、透過率を最大にし、側面視認性を向上させることができる。

また、、保護膜（図示せず）及び画素電極（１９１ａ、１９１ｂ）の上には配向膜（図示せず）が形成されている。
次に、上部表示板（図示せず）について説明する。絶縁基板（図示せず）の上に遮光部材（図示せず）、カラーフィルタ（図示せず）、蓋膜（図示せず）及び配向膜（図示せず）が順に形成されている。

なお、図２１及び図２２に示す液晶表示板組立体の特徴は、図２４に示す液晶表示板組立体にも適用できる。
以下、図２５に示す液晶表示板組立体について説明する。
本実施例による液晶表示板組立体は図２４に示す液晶表示板組立体とほぼ同様である。以下、図２４に示す実施例と異なる点を中心に説明する。

図２４に示す液晶表示板組立体と異なって、本実施例では維持電極線１３１が隣接する２つのゲート線１２１のうち下側に位置するゲート線１２１に隣接し、上層の第１及び第２ドレイン電極（１７５ａ、１７５ｂ）と各々オーバーラップし、上方に突出した第１及び第２維持電極（１３３ａ、１３３ｂ）を有する構成とすることができる。このとき第１及び第２維持電極（１３３ａ、１３３ｂ）は、ゲート絶縁膜１４０を介在して第１及び第２ドレイン電極（１７５ａ、１７５ｂ）の広い面積の部分と各々オーバーラップして、第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を形成するように構成できる。

また本実施例による液晶表示板組立体は、保護膜１８０の上に第１及び第２画素電極（１９１ａ、１９１ｂ）を有し、第１及び第２画素電極（１９１ａ、１９１ｂ）の外周形状は全体的に長方形である。
第１画素電極１９１ａは図の上下に長く延長された左側縦部１９２ａ、図の上下に短く延長された右側縦部１９８ａ、上部横部１９３ａ、これら１９２ａ、１９３ａ、１９８ａから延長されている複数の屈曲枝部１９５ａ及び複数の直線枝部１９７ａ、さらに、図の下から上まで長く延長されて３回曲がる一対の中央屈曲部１９６ａを有する。第２画素電極１９１ｂは、図の上下に短く延長された左側縦部１９８ｂ、図の上下に長く延長された右側縦部１９２ｂ、下部横部１９３ｂ、これら１９２ｂ、１９３ｂ、１９８ｂから延長されている複数の屈曲枝部１９５ｂ及び複数の直線枝部１９７ｂ、さらに、図の下から上まで長く延長されて３回曲がる一対の中央屈曲部１９６ｂを有する。

第１画素電極１９１ａの屈曲枝部１９５ａ、直線枝部１９７ａ及び中央屈曲部１９６ａは、第２画素電極１９１ｂの屈曲枝部１９５ｂ、直線枝部１９７ｂ及び中央屈曲部１９６ｂとそれぞれ交互に配置されており、隣接する屈曲枝部（１９５ａ、１９５ｂ）の間又は直線枝部（１９７ａ、１９７ｂ）の間の距離は、隣接する中央屈曲部（１９６ａ、１９６ｂ）の間の距離より長い。従って中央屈曲部（１９６ａ、１９６ｂ）の間に生成される電場の強さが屈曲枝部（１９５ａ、１９５ｂ）又は直線枝部（１９７ａ、１９７ｂ）の間に生成される電場の強さより強く、液晶層（図示せず）の液晶分子が傾斜する角度がより大きい。このように１つの画素（ＰＸ）における液晶分子の傾ける角度を異なるように構成することによって１つの画素（ＰＸ）における輝度を多様にすることができ、画素電極（１９１ａ、１９１ｂ）の間の間隔を調節して、液晶表示装置の側面視認性を向上させることができる。

以下、図２６を参照して、本発明の他の実施例に係る液晶表示板組立体について説明する。
図２６は本発明の一実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。
図２６に示すように、各画素（ＰＸ）は一対の第１及び第２副画素（ＰＸｈ、ＰＸｌ）を含む。第１／第２副画素（ＰＸｈ／ＰＸｌ）は、液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）及びストレージキャパシタ（Ｃｓｔｈ／Ｃｓｔｌ）を含む。第１及び第２副画素（ＰＸｈ、ＰＸｌ）のうちの少なくとも１つはゲート線、データ線及び液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）に接続された２つのスイッチング素子（図示せず）を含む。

液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）は、下部表示板１００の第１副画素電極（ＰＥｈａ／ＰＥｌａ）と第２副画素電極（ＰＥｈｂ／ＰＥｌｂ）を２つの端子とし、第１副画素電極（ＰＥｈａ／ＰＥｌａ）と第２副画素電極（ＰＥｈｂ／ＰＥｌｂ）の間の液晶層３は誘電体として機能する。第２副画素電極（ＰＥｈｂ、ＰＥｌｂ）は、各々別途のスイッチング素子（図示せず）に接続されており、第１副画素電極（ＰＥｈａ、ＰＥｌａ）のうちの少なくとも１つについても別途のスイッチング素子（図示せず）に接続される。また、第２副画素電極（ＰＥｈｂ、ＰＥｌｂ）が上部表示板２００に具備されてもよく、この場合、第２副画素電極（ＰＥｈｂ、ＰＥｌｂ）はスイッチング素子に接続されることなく別途の共通電圧（Ｖｃｏｍ）の印加を受けるように構成できる。一方液晶層３の液晶分子は、正の誘電率異方性を有し、表示板（１００、２００）に垂直に配向されている。

液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）の補助的な役割を果たすストレージキャパシタ（Ｃｓｔｈ／Ｃｓｔｌ）は、下部表示板１００の第１副画素電極（ＰＥｈａ／ＰＥｌａ）と第２副画素電極（ＰＥｈｂ／ＰＥｌｂ）が絶縁体を介在してオーバーラップするように構成される。
なお、カラーフィルタ（ＣＦ）及び偏光子（図示せず）については、上記実施例と同様であるので詳細な説明は省略する。

以下、図２７を参照して図２６に示す液晶表示板組立体の一例について詳細に説明する。
図２７は本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。
図２７に示すように、本実施例による液晶表示板組立体は、ゲート線（Ｇ_ｉ）、隣接する第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）を含む信号線とこれに接続される画素（ＰＸ）を有する。

画素（ＰＸ）は一対の第１及び第２副画素（ＰＸｈ、ＰＸｌ）を含む。第１／第２副画素（ＰＸｈ／ＰＸｌ）は、各々ゲート線（Ｇ_ｉ）及びデータ線（Ｄ_ｊ／Ｄ_ｊ+１）に接続される第１及び第２スイッチング素子（Ｑｈａ、Ｑｈｂ／Ｑｌａ、Ｑｌｂ）とこれに接続される液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）、並びに第１及び第２ストレージキャパシタ（Ｃｓｔｈａ、Ｃｓｔｈｂ／Ｃｓｔｌａ、Ｃｓｔｌｂ）を含む。

第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）には共通電圧（Ｖｃｏｍ）に対して反対極性のデータ電圧が印加される。
第１／第２副画素（ＰＸｈ／ＰＸｌ）の第１スイッチング素子（Ｑｈａ／Ｑｌａ）の制御端子及び入力端子は、各々ゲート線（Ｇ_ｉ）及び第１データ線（Ｄ_ｊ）に接続されており、第１／第２副画素（ＰＸｈ／ＰＸｌ）の第２スイッチング素子（Ｑｈｂ／Ｑｌｂ）の制御端子及び入力端子は、各々ゲート線（Ｇ_ｉ）及び第２データ線（Ｄ_ｊ+１）に接続されている。また第１スイッチング素子（Ｑｈａ／Ｑｌａ）の出力端子は、液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）及び第１ストレージキャパシタ（Ｃｓｔｈａ／Ｃｓｔｌａ）に接続されており、第２スイッチング素子（Ｑｈｂ／Ｑｌｂ）の出力端子は液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）及び第２ストレージキャパシタ（Ｃｓｔｈｂ／Ｃｓｔｌｂ）に接続される。

また第１／第２副画素（ＰＸｈ／ＰＸｌ）の第１及び第２スイッチング素子（Ｑｈａ、Ｑｈｂ／Ｑｌａ、Ｑｌｂ）のドレイン電極とゲート電極は、第１及び第２寄生キャパシタ（Ｃｇｄｈａ、Ｃｇｄｈｂ／Ｃｇｄｌａ、Ｃｇｄｌｂ）を形成する。
本実施例では、第１及び第２寄生キャパシタ（Ｃｇｄｈａ、Ｃｇｄｈｂ、Ｃｇｄｌａ、Ｃｇｄｌｂ）の容量を調節することによって、各液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の両端子におけるキックバック電圧の大きさを変え、結果的に各副画素（ＰＸｈ、ＰＸｌ）の充電電圧が異なるように構成する。

例えば、第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）に各々７Ｖと−７Ｖが印加され、第１副画素（ＰＸｈ）の第２寄生キャパシタ（Ｃｇｄｈｂ）と第２副画素（ＰＸｌ）の第１寄生キャパシタ（Ｃｇｄｌａ）におけるキックバック電圧の大きさが０．５Ｖであり、第１副画素（ＰＸｈ）の第１寄生キャパシタ（Ｃｇｄｈａ）と第２副画素（ＰＸｌ）の第２寄生キャパシタ（Ｃｇｄｌｂ）におけるキックバック電圧の大きさが１Ｖの場合を説明する。ゲート線（Ｇ_ｉ）にゲートオフ電圧（Ｖｏｆｆ）が印加されると、液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の両端の電圧が各々キックバック電圧だけ低くなって、液晶キャパシタ（Ｃｌｃｈ）の両端に６Ｖと−７．５Ｖが印加されて、充電電圧が１３．５Ｖになり、液晶キャパシタ（Ｃｌｃｌ）の両端には６．５Ｖと−８Ｖが印加されて、充電電圧が１４．５Ｖになる。これにより、第１及び第２副画素（ＰＸｈ、ＰＸｌ）の画素電圧は、各々１３．５Ｖと１４．５になり液晶分子の傾斜角度をそれぞれ異なるようにし、第１及び第２副画素（ＰＸｈ、ＰＸｌ）における光透過率がそれぞれ異なるよう構成することができる。このように第１及び第２寄生キャパシタ（Ｃｇｄｈａ、Ｃｇｄｈｂ、Ｃｇｄｌａ、Ｃｇｄｌｂ）の容量を調節することで、液晶表示装置の視認性を向上させることができ、データ電圧を小さくしなくて済むので液晶表示装置の透過率を向上させることができる。

液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）及び第１及び第２ストレージキャパシタ（Ｃｓｔｈａ、Ｃｓｔｈｂ、Ｃｓｔｌａ、Ｃｓｔｌｂ）については、既に説明したので詳細な説明は省略する。
以下、図２８Ａ及び図２８Ｂを参照して図２７に示す液晶表示板組立体の一例について説明する。

図２８Ａは本発明の一実施例に係る液晶表示板組立体の配置図であり、図２８Ｂは図２８Ａの液晶表示板組立体のスイッチング素子を拡大した配置図である。
本実施例による液晶表示板組立体の層状構造は、図２１及び図２２に示す液晶表示板組立体の層状構造とほぼ同様である。
まず、下部表示板（図示せず）について説明する。絶縁基板（図示せず）の上に複数対の第１ゲート電極（１２４ｈａ、１２４ｌａ）と第２ゲート電極（１２４ｈｂ、１２４ｌｂ）を有する複数のゲート線１２１及び複数の維持電極（１３３ｈ、１３３ｌ）を含む複数対の上部及び下部維持電極線（１３１ｈ、１３１ｌ）が形成されている。その上にはゲート絶縁膜（図示せず）、複数対の第１半導体（１５４ｈａ、１５４ｌａ）と第２半導体（１５４ｈｂ、１５４ｌｂ）、複数対の第１島状オーミックコンタクト部材（図示せず）と第２島状オーミックコンタクト部材（図示せず）、第１ソース電極（１７３ｈａ、１７３ｌａ）と第２ソース電極（１７３ｈｂ、１７３ｌｂ）を含む複数対の第１及び第２データ線（１７１ａ、１７１ｂ）と複数対の第１ドレイン電極（１７５ｈａ、１７５ｌａ）と第２ドレイン電極（１７５ｈｂ、１７５ｌｂ）、保護膜（図示せず）、並びに複数対の第１副画素電極（１９１ｈａ、１９１ｌａ）と第２副画素電極（１９１ｈｂ、１９１ｌｂ）が順に形成されている。

次に、上部表示板（図示せず）について説明する。絶縁基板（図示せず）の上に遮光部材（図示せず）、カラーフィルタ（図示せず）、蓋膜（図示せず）と配向膜（図示せず）が順に形成されている。
ゲート線１２１、維持電極線（１３１ｈ、１３１ｌ）は、画素（ＰＸ）領域の中心を横切って延長され、ゲート線１２１は維持電極線（１３１ｈ、１３１ｌ）の間に位置する。

第１副画素（ＰＸｈ）の第１及び第２副画素電極（１９１ｈａ、１９１ｈｂ）はゲート線１２１を基準に上部に位置し、第２副画素（ＰＸｌ）の第１及び第２副画素電極（１９１ｌａ、１９１ｌｂ）はゲート線１２１を基準に下部に位置する。第１／第２副画素領域（ＰＸｈ／ＰＸｌ）で第１及び第２副画素電極（１９１ｈａ、１９１ｈｂ／１９１ｌａ、１９１ｌｂ）はゲート線１２１に対して斜めに延長される複数の枝部を含み、第１及び第２副画素電極（１９１ｈａ、１９１ｈｂ／１９１ｌａ、１９１ｌｂ）の枝部は交互に配置されている。

本実施例では図２８Ｂに示すように、第１副画素（ＰＸｈ）の第２スイッチング素子（Ｑｈｂ）を構成する第２ゲート電極１２４ｈｂと第２ドレイン電極１７５ｈｂ間の重畳面積が、第１副画素（ＰＸｈ）の第１スイッチング素子（Ｑｈａ）を構成する第１ゲート電極１２４ｈａと第１ドレイン電極１７５ｈａ間の重畳面積より小さくてもよい。例えば、第２スイッチング素子（Ｑｈｂ）を構成する第２ゲート電極１２４ｈｂと第２ドレイン電極１７５ｈｂ間の重畳面積と、第１スイッチング素子（Ｑｈａ）を構成する第１ゲート電極１２４ｈａと第１ドレイン電極１７５ｈａ間の重畳面積の比率は１:１．１〜１：１０、又は１：２〜１：６である。さらに、ゲート電極（１２４ｈａ、１２４ｈｂ）とオーバーラップするドレイン電極（１７５ａ、１７５ｂ）が線状（ｌｉｎｅ ｓｈａｐｅ）である場合、重畳面積の比率はドレイン電極（１７５ａ、１７５ｂ）の幅の比率と一致する。即ち、第２ドレイン電極１７５ｈｂの幅Ｄ２と第１ドレイン電極１７５ｈａの幅Ｄ１の比率は１：１．１〜１：１０であってもよく、１：２〜１：６であってもよい。

また、第２副画素（ＰＸｌ）の第１スイッチング素子（Ｑｌａ）を構成する第１ゲート電極１２４ｌａと第１ドレイン電極１７５ｌａ間の重畳面積が第２スイッチング素子（Ｑｌｂ）を構成する第２ゲート電極１２４ｌｂと第２ドレイン電極１７５ｌｂ間の重畳面積より小さくてもよい。例えば、第１スイッチング素子（Ｑｌａ）の第１ゲート電極１２４ｌａと第１ドレイン電極１７５ｌａ間の重畳面積と、第２スイッチング素子（Ｑｌｂ）の第２ゲート電極１２４ｌｂと第２ドレイン電極１７５ｌｂ間の重畳面積の比率は１：１．１〜１:１０であってもよく、１：２〜１：６であってもよい。さらに、ゲート電極１２４ｌａ、１２４ｌｂとオーバーラップするドレイン電極（１７５ｌａ、１７５ｌｂ）が線状である場合、重畳面積の比率はドレイン電極（１７５ｌａ、１７５ｌｂ）の幅の比率と一致する。即ち、第１ドレイン電極１７５ｌａの幅Ｄ３と第２ドレイン電極１７５ｌｂの幅Ｄ４の比率は、１：１．１〜１：１０であってもよく、１：２〜１：６であってもよい。

このように、第１及び第２ゲート電極（１２４ｈａ、１２４ｈｂ、１２４ｌａ、１２４ｌｂ）と第１及び第２ドレイン電極）１７５ｈａ、１７５ｈｂ、１７５ｌａ、１７５ｌｂ）の重畳面積の比率を調節して、寄生キャパシタ（Ｃｇｄｈａ、Ｃｇｄｈｂ、Ｃｇｄｌａ、Ｃｇｄｌｂ）の容量を調節することができる。
このような重畳面積の比率を保持する場合、第１副画素（ＰＸｈ）の第１寄生キャパシタ（Ｃｇｄｈａ）の容量が第２寄生キャパシタ（Ｃｇｄｈｂ）の容量より１．１〜１０倍大きくするか、第２副画素（ＰＸｌ）の第２寄生キャパシタ（Ｃｇｄｌｂ）の容量が第１寄生キャパシタ（Ｃｇｄｌａ）の容量より１．１〜１０倍大きくすることができる。

また第１副画素（ＰＸｈ）の第１寄生キャパシタ（Ｃｇｄｈａ）の容量は、第２副画素（ＰＸｌ）の第２寄生キャパシタ（Ｃｇｄｌｂ）の容量と実質的に同一にすることができる。そして、第１副画素（ＰＸｈ）の第２寄生キャパシタ（Ｃｇｄｈｂ）の容量は、第２副画素（ＰＸｌ）の第１寄生キャパシタ（Ｃｇｄｌａ）の容量と実質的に同一にすることができる。

このようにして第１及び第２副画素（ＰＸｈ、ＰＸｌ）の充電電圧、つまり、画素電圧の大きさを変化させて側面視認性を向上させることができる。
また第１及び第２データ線（１７１ａ、１７１ｂ）に印加されるデータ電圧の極性が反対であるため、駆動電圧を上昇させて液晶分子の応答速度を高めることができ、液晶表示装置の透過率を向上させることができる。

なお、図２１及び図２２に示す実施例における色々な特徴は、本実施例にも適用可能である。
以下、図２９を参照して図２６に示す液晶表示板組立体の他の例について説明する。
図２９は本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。

本実施例による液晶表示板組立体は、図２７に示す液晶表示板組立体とは異なり、第１／第２副画素（ＰＸｈ／ＰＸｌ）が１つのストレージキャパシタ（Ｃｓｔｈ／Ｃｓｔｌ）を有する。このように各副画素（ＰＸｈ、ＰＸｌ）に１つのストレージキャパシタ（Ｃｓｔｈ、Ｃｓｔｌ）を形成することで、共通電圧（Ｖｃｏｍ）の伝達のための配線を別に形成しなくて済み、開口率が向上する。

以下、図３０〜図３３及び図１を参照して図２６に示す液晶表示板組立体の他の例について説明する。
図３０〜図３３は、各々本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。
図３０を参照すると、本実施例による液晶表示板組立体は、ゲート線（Ｇ_ｉ）及び隣接する第１〜第４データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２、Ｄ_ｊ+３）を含む信号線と、これに接続された画素（ＰＸ）を有する。

画素（ＰＸ）は一対の第１及び第２副画素（ＰＸｈ、ＰＸｌ）を含み、各副画素（ＰＸｈ／ＰＸｌ）は、各々ゲート線（Ｇ_ｉ）及びデータ線（Ｄ_ｊ、Ｄ_ｊ+１／Ｄ_ｊ+２、Ｄ_ｊ+３）に接続される第１及び第２スイッチング素子（Ｑｈａ、Ｑｈｂ／Ｑｌａ、Ｑｌｂ）と、これに接続された液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）、ストレージキャパシタ（Ｃｓｔｈ／Ｃｓｔｌ）を含む。

このような液晶表示板組立体を含む液晶表示装置において、信号制御部６００が１つの画素（ＰＸ）に対する入力画像信号（Ｒ、Ｇ、Ｂ）を受信して、２つの副画素（ＰＸｈ、ＰＸｌ）に対する出力画像信号（ＤＡＴ）に変換してデータ駆動部５００に伝送する。他に、階調電圧生成部８００で２つの副画素（ＰＸｈ、ＰＸｌ）に対する階調電圧群を別途形成し、これを交互にデータ駆動部５００に提供するか、データ駆動部５００でこれを交互に選択することによって、２つの副画素（ＰＸｈ、ＰＸｌ）にそれぞれ異なる電圧を印加するように構成できる。しかしこの場合、２つの副画素（ＰＸｈ、ＰＸｌ）の合成ガンマ曲線が正面の基準ガンマ曲線に近づくように画像信号を補正したり階調電圧群を形成してもよい。例えば、正面の合成ガンマ曲線は、該液晶表示板組立体に最適に決められた正面の基準ガンマ曲線と一致するようにし、側面の合成ガンマ曲線は正面の基準ガンマ曲線と最も近づくようにする。このようにして、液晶表示装置の側面視認性を向上させることができる。

また第１／第２副画素（ＰＸｈ／ＰＸｌ）に接続されるデータ線（Ｄ_ｊ、Ｄ_ｊ+１／Ｄ_ｊ+２、Ｄ_ｊ+３）に印加されるデータ電圧の極性を反対にして、駆動電圧を高めて透過率及び応答速度を向上させることができる。
図３１に示すように、本実施例による液晶表示板組立体は、図３０に示す液晶表示板組立体と異なり、第１／第２副画素（ＰＸｈ／ＰＸｌ）が１つのストレージキャパシタ（Ｃｓｔｈ／Ｃｓｔｌ）を含む。さらに、図１３又は図３０に示す実施例のおける説明は本実施例にも適用可能である。

図３２に示すように、本実施例による液晶表示板組立体は、隣接する第１及び第２ゲート線（Ｇ_ｉ、Ｇ_ｉ+１）、第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）を含む信号線とこれに接続される画素（ＰＸ）を有する。
画素（ＰＸ）は一対の第１及び第２副画素（ＰＸｈ、ＰＸｌ）を含み、第１／第２副画素（ＰＸｈ／ＰＸｌ）は、第１及び第２スイッチング素子（Ｑｈａ、Ｑｈｂ／Ｑｌａ、Ｑｌｂ）とこれに接続された液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）、並びに第１及び第２ストレージキャパシタ（Ｃｓｔｈａ、Ｃｓｔｈｂ／Ｃｓｔｌａ、Ｃｓｔｌｂ）を含む。

本実施例による液晶表示板組立体は、図３１に示す液晶表示板組立体と異なり、１つの画素（ＰＸ）をなす第１及び第２副画素（ＰＸｈ、ＰＸｌ）が列方向に隣接し、それぞれ異なるゲート線（Ｇ_ｉ、Ｇ_ｉ+１）に接続されている。図２６に示す実施例では、第１及び第２副画素（ＰＸｈ、ＰＸｌ）に同一時間にそれぞれ異なるデータ電圧が印加されるが、本実施例では、第１及び第２副画素（ＰＸｈ、ＰＸｌ）に時差を置いてそれぞれ異なるデータ電圧が印加される。このように２つの副画素（ＰＸｈ、ＰＸｌ）の画素電圧を異なるようにして視認性を向上させることができる。また上記実施例と同様に、第１及び第２副画素（ＰＸｈ、ＰＸｌ）の液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の両端に印加される電圧が共通電圧（Ｖｃｏｍ）に対してそれぞれ異なる極性を有するように構成することで、同じ効果を得ることができる。

一方、図３３に示す液晶表示板組立体は、図３２に示した液晶表示板組立体と異なり、第１／第２副画素（ＰＸｈ／ＰＸｌ）が１つのストレージキャパシタ（Ｃｓｔｈ／Ｃｓｔｌ）を含む。
以下、図３４を参照して図２６に示す液晶表示板組立体の他の例について説明する。
図３４は本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。

図３４に示すように、本実施例による液晶表示板組立体は、ゲート線（Ｇ_ｉ）及び隣接する第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）を含む信号線と、これに接続された画素（ＰＸ）を有する。以下では上記実施例と異なる点を中心に説明する。
画素（ＰＸ）は一対の第１及び第２副画素（ＰＸｈ、ＰＸｌ）と２つの副画素（ＰＸｈ、ＰＸｌ）に接続される結合キャパシタ（Ｃｃｐ）を含む。第１副画素（ＰＸｈ）は、第１及び第２スイッチング素子（Ｑａ、Ｑｂ）とこれに接続される液晶キャパシタ（Ｃｌｃｈ）と、第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を含む。第２副画素（ＰＸｌ）は、結合キャパシタ（Ｃｃｐ）に接続される第２スイッチング素子（Ｑｂ）とこれに接続される液晶キャパシタ（Ｃｌｃｌ）と、第２ストレージキャパシタ（Ｃｓｔｂ）を含む。

第１スイッチング素子（Ｑａ）は、ゲート線（Ｇ_ｉ）からのゲート信号に従ってデータ線（Ｄ_ｊ）からのデータ電圧を液晶キャパシタ（Ｃｌｃｈ）及び結合キャパシタ（Ｃｃｐ）に印加し、第２スイッチング素子（Ｑｂ）は、データ線（Ｄ_ｊ）のデータ電圧と反対極性のデータ電圧をデータ線（Ｄ_ｊ+１）から受信して、２つの液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）に印加する。これによって第２副画素（ＰＸｌ）の液晶キャパシタ（Ｃｌｃｌ）の両端に印加される電圧は、第１副画素（ＰＸｈ）の液晶キャパシタ（Ｃｌｃｈ）の両端に印加される電圧より結合キャパシタ（Ｃｃｐ）の両端に印加される電圧だけ小さいので、液晶キャパシタ（Ｃｌｃｌ）に充電された電圧は、液晶キャパシタ（Ｃｌｃｈ）に充電された電圧に比べて常に小さい。

液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の充電電圧の適正比率は、結合キャパシタ（Ｃｃｐ）の静電容量を調節することによって得ることができる。このようにして、液晶表示装置の側面視認性を向上させることができる。
上記実施例における色々な特徴は本実施例による液晶表示板組立体にも適用可能である。

以下、図３５を参照して図３４に示す液晶表示板組立体の一例について説明する。
図３５は本発明の一実施例に係る液晶表示板組立体の配置図である。
本実施例による液晶表示板組立体の層状構造もまた、図２１及び図２２に示す液晶表示板組立体の層状構造とほぼ同様である。
まず、下部表示板（図示せず）について説明する。絶縁基板（図示せず）の上に複数対の第１及び第２ゲート電極（１２４ａ、１２４ｂ）を含む複数のゲート線１２１、複数の維持電極線１３１及び横電極１３７を含む複数の連結電極１３５が形成されている。その上にはゲート絶縁膜（図示せず）、複数対の第１及び第２半導体（１５４ａ、１５４ｂ）、複数対の第１及び第２島状オーミックコンタクト部材（図示せず）、複数対の第１及び第２データ線（１７１ａ、１７１ｂ）と複数対の第１及び第２ドレイン電極（１７５ａ、１７５ｂ）、保護膜（図示せず）、並びに複数対の第１及び第２副画素電極（１９１ｈａ、１９１ｌａ）を含む第１画素電極１９１ａと第２画素電極１９１ｂとが順に形成されている。

第１副画素電極１９１ｈａは上部及び下部副画素電極（１９１ｈａｕ、１９１ｈａｄ）を含み、第２副画素電極１９１ｌａは上部及び下部副画素電極（１９１ｈａｕ、１９１ｈａｄ）の間に位置する。上部及び下部副画素電極（１９１ｈａｕ、１９１ｈａｄ）は、コンタクトホール（１８７ｄ、１８７ｕ）を介して下層の連結電極１３５に接続されて同一電圧が印加される。

第１副画素電極１９１ｈａの上部及び下部副画素電極（１９１ｈａｕ、１９１ｈａｄ）は、各々縦部及び複数の枝部を含み、第２副画素電極（１９１ｌａは横部１９７ｌａ及び枝部を含み、第２画素電極１９１ｂは図の上下に長く延長された縦部、横部及び複数の枝部を含む。第１画素電極１９１ａの枝部と第２画素電極１９１ｂの枝部が交互に配置されている。隣接する第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部とその間の液晶層３は、液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）を構成し、第２副画素電極１９１ｌａの横部１９７ｌａは、第１副画素電極１９１ｈａと同一電圧が印加される下層の連結電極１３５の横電極１３７とオーバーラップして結合キャパシタ（Ｃｃｐ）を構成する。また維持電極線１３１と第１及び第２画素電極（１９１ａ、１９１ｂ）が各々オーバーラップして、第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を構成する。

一方、図３４の液晶表示板組立体及び上記実施例の特徴は本実施例にも適用可能である。
以下、図３６を参照して図２６に示す液晶表示板組立体の他の例について詳細に説明する。
図３６は本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。

図３６に示すように、本実施例による液晶表示板組立体は、隣接する２つのゲート線（Ｇ_ｉ、Ｇ_ｉ+１）、第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）及び共通電圧線（図示せず）を含む信号線とこれに接続される複数の画素（ＰＸ）を有する。
各画素（ＰＸ）は第１及び第２副画素（ＰＸｈ、ＰＸｌ）及び昇圧部（ＢＵ）を含む。第１／第２副画素（ＰＸｈ／ＰＸｌ）は第１スイッチング素子（Ｑｈａ／Ｑｌａ）及び第２スイッチング素子（Ｑｂ）、液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）、第１ストレージキャパシタ（Ｃｓｔｈａ／Ｃｓｔｌａ）及び第２ストレージキャパシタ（Ｃｓｔｂ）を含む。昇圧部（ＢＵ）は第３スイッチング素子（Ｑｃ）と第４スイッチング素子（Ｑｂ）及び昇圧キャパシタ（Ｃｂ）を含む。

第１／第２副画素（ＰＸｈ／ＰＸｌ）の第１スイッチング素子（Ｑｈａ／Ｑｌａ）の制御端子はゲート線（Ｇ_ｉ）に接続されており、入力端子は第１データ線（Ｄ_ｊ）に接続されており、出力端子は液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）及び第１ストレージキャパシタ（Ｃｓｔｈａ／Ｃｓｔｌａ）に接続される。第２スイッチング素子（Ｑｂ）の制御端子はゲート線（Ｇ_ｉ）に接続されており、入力端子は第２データ線（Ｄ_ｊ+１）に接続されており、出力端子は液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）及び第２ストレージキャパシタ（Ｃｓｔｂ）に接続される。

第３スイッチング素子（Ｑｃ）の制御端子はゲート線（Ｇ_ｉ）に接続されており、入力端子は共通電圧を伝達する別個の共通電圧線（図示せず）に接続されており、出力端子は第４スイッチング素子（Ｑｂ）及び昇圧キャパシタ（Ｃｂ）に接続される。
第４スイッチング素子（Ｑｂ）の制御端子は後端ゲート線（Ｇ_ｉ+１）に接続されており、入力端子は第１スイッチング素子（Ｑｌａ）の出力端子、液晶キャパシタ（Ｃｌｃｌ）及び第１ストレージキャパシタ（Ｃｓｔｌａ）に接続されており、出力端子は第３スイッチング素子（Ｑｃ）の出力端子及び昇圧キャパシタ（Ｃｂ）に接続される。

本実施例による液晶表示板組立体を含む液晶表示装置の動作は以下のとおりである。
まず、データ線（Ｄ_ｊ）に共通電圧（Ｖｃｏｍ）を基準に極性がプラス（＋）のデータ電圧が印加され、データ線（Ｄ_ｊ+１）には極性がマイナス（−）のデータ電圧が印加されることを例として説明する。
ゲート線（Ｇ_ｉ）にゲートオン電圧（Ｖｏｎ）が印加されると、これに接続される第１〜第３薄膜トランジスタ（Ｑｈａ、Ｑｌａ、Ｑｂ、Ｑｃ）がターンオンする。これによって、データ線（Ｄ_ｊ）のデータ電圧（＋）は、ターンオンした第１スイッチング素子（Ｑｈａ、Ｑｌａ）を介して液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の一端子に印加され、第２スイッチング素子（Ｑｂ）を介して、データ線（Ｄ_ｊ+１）のデータ電圧（−）が液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の他の端子に印加される。

一方、共通電圧（Ｖｃｏｍ）が第３薄膜トランジスタ（Ｑｃ）を介して、昇圧キャパシタ（Ｃｂ）の一端子に印加され、昇圧キャパシタ（Ｃｂ）は、第１スイッチング素子（Ｑｈａ）の出力端子の電圧と共通電圧（Ｖｃｏｍ）との差が充電される。
その後、ゲート線（Ｇ_ｉ）にゲートオフ電圧（Ｖｏｆｆ）が印加され、次のゲート線（Ｇ_ｉ+１）にゲートオン電圧（Ｖｏｎ）が印加されると、第１〜第３薄膜トランジスタ（Ｑｈａ、Ｑｌａ、Ｑｂ、Ｑｃ）はターンオフし、第４薄膜トランジスタ（Ｑｂ）がターンオンする。すると第１スイッチング素子（Ｑｌａ）の出力端子に集約されたプラス（＋）電荷と、第３スイッチング素子（Ｑｃ）の出力端子に集約されたマイナス（−）電荷が互いに混合され、これによって第１スイッチング素子（Ｑｌａ）の出力端子の電圧は低くなり、第３スイッチング素子（Ｑｃ）の出力端子の電圧が上昇する。昇圧キャパシタ（Ｃｂ）の一端子の第３スイッチング素子（Ｑｃ）の出力端子の電圧が上昇すると、孤立状態の第１スイッチング素子（Ｑｈａ）の出力端子の電圧もともに上昇し、これによって液晶キャパシタ（Ｃｌｃｈ）の両端の電圧差が大きくなる。これに対して、第１スイッチング素子（Ｑｌａ）の出力端子の電圧は下降するので、液晶キャパシタ（Ｃｌｃｌ）両端の電圧も下降する。

これと反対に、第１データ線（Ｄ_ｊ）に共通電圧（Ｖｃｏｍ）を基準に極性がマイナス（−）のデータ電圧が印加される場合は、キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ、Ｃｓｔｈａ、Ｃｓｔｌａ、Ｃｂ、Ｃｓｔｂ）の両端に集約された電荷が上記説明と逆になる。
本実施例では、印加されるデータ電圧の極性に関係なく、第１副画素（ＰＸｈ）の液晶キャパシタ（Ｃｌｃｈ）の充電電圧を第２副画素（ＰＸｌ）の液晶キャパシタ（Ｃｌｃｌ）の充電電圧より常に高く維持することができる。従って、全体的な輝度及び透過率の減少なしに液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の充電電圧を異ならせて２つの副画素（ＰＸｈ、ＰＸｌ）の輝度を異ならせることができる。

また、ゲート線（Ｇ_ｉ）にゲートオン電圧が印加されるたびに第３薄膜トランジスタ（Ｑｃ）によって昇圧キャパシタ（Ｃｂ）の電圧が共通電圧（Ｖｃｏｍ）に更新（ｒｅｆｒｅｓｈ）されるので前フレーム（ｆｒａｍｅ）による残像を除去することができる。
同時に第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）にそれぞれ異なる極性のデータ電圧が印加されて、液晶表示装置の透過率及び応答速度等を高めることができ、上記実施例による効果は本実施例にも適用できる。

なお、他の実施例においては、第１ストレージキャパシタ（Ｃｓｔｈａ／Ｃｓｔｌａ）と第２ストレージキャパシタ（Ｃｓｔｂ）の代わりに、第１／第２副画素（ＰＸｈ／ＰＸｌ）が１つのストレージキャパシタ（図示せず）を含むことができる。
以下、図３７を参照して図２に示す液晶表示板組立体の他の例について説明する。
図３７は、本発明の一実施例に係る液晶表示板組立体の２つの画素の等価回路図である。

まず、図２及び図３７を参照すると、本実施例による液晶表示板組立体も互いに対向する下部及び上部表示板（１００、２００）とその間に挟持された液晶層３を有する。
本実施例による液晶表示板組立体は、ゲート線（Ｇ_ｉ）及び隣接する第１、第２及び第３データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）を含む信号線と、これに接続される第１及び第２画素（ＰＸｎ、ＰＸｎ+１）を有する。

ゲート線（Ｇ_ｉ）、データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）、第１画素電極（ＰＥａ）及び第２画素電極（ＰＥｂ）は金属層をパターニングして形成する。ゲート線（Ｇ_ｉ）とデータ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）はそれぞれ異なる層に形成されており、その間には絶縁体が存在する。第１及び第２画素電極（ＰＥａ、ＰＥｂ）はそれぞれ異なる層に形成するか、あるいは同一層に形成することができる。図３７の液晶表示板組立体では、第１〜第３データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）をいずれも同一層に形成している。

各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）は、第１及び第２スイッチング素子（Ｑａ、Ｑｂ）、液晶キャパシタ（Ｃｌｃ）と、第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を含む。
第１画素（ＰＸｎ）の第１スイッチング素子（Ｑａ）は、ゲート線（Ｇ_ｉ）及び第１データ線（Ｄ_ｊ）に接続されており、第１画素（ＰＸｎ）の第２スイッチング素子（Ｑｂ）は、ゲート線（Ｇ_ｉ）及び第２データ線（Ｄ_ｊ+１）に接続されており、第２画素（ＰＸ_ｎ+１）の第１スイッチング素子（Ｑａ）は、ゲート線（Ｇ_ｉ）及び第３データ線（Ｄ_ｊ+２）に接続されており、第２画素（ＰＸ_ｎ+１）の第２スイッチング素子（Ｑｂ）は、ゲート線（Ｇ_ｉ）及び第２データ線（Ｄ_ｊ+１）に接続されている。即ち、隣接する第１画素（ＰＸｎ）の第２スイッチング素子（Ｑｂ）と第２画素（ＰＸ_ｎ+１）の第２スイッチング素子（Ｑｂ）は、同一のデータ線（Ｄ_ｊ+１）（以下、共有データ線という）に接続されている。

第１及び第２スイッチング素子（Ｑａ、Ｑｂ）は、下部表示板１００に設けられた薄膜トランジスタ等の三端子素子とすることができ、その制御端子はゲート線（Ｇ_ｉ）に接続されており、入力端子はデータ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）に接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）と第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）に各々接続されている。

再び図２を参照すると、液晶層３に含まれる液晶分子は誘電率異方性を有し、液晶層３の液晶分子は電場のない状態でその長軸が２つの表示板（１００、２００）の表面に対して垂直に配向されている。また、液晶分子は電場のない状態でその長軸が表示板（１００、２００）に対して水平に配向される。
なお、液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）等については既に説明したので詳細な説明は省略する。

以下、図３８及び図３９を参照して、本発明の一実施例に係る液晶表示装置の動作について説明する。
図３８及び図３９は、本発明の一実施例に係る液晶表示装置において、液晶表示装置が利用できる最低電圧が０Ｖ、最高電圧が１４Ｖ、共通電圧（Ｖｃｏｍ）が７Ｖである場合、各々連続する２フレームで隣接する４つの画素の液晶キャパシタの充電電圧と各データ線に印加される電圧を示す図である。

図３８及び図３９を参照すると、隣接する２つの画素の間には１つのデータ線（Ｄ_ｊ+１、Ｄ_ｊ+４）があり、２つの画素（ＰＸ）がこれらデータ線（Ｄ_ｊ+１、Ｄ_ｊ+４）、即ち、共有データ線（Ｄ_ｊ+１、Ｄ_ｊ+４）に共通に接続されている。共有データ線（Ｄ_ｊ+１、Ｄ_ｊ+４）にはフレームごとに最高駆動電圧（例えば１４Ｖ）と最低駆動電圧（０Ｖ）が交互に印加される。即ち、１フレームにおいて図３８に示すように、共有データ線（Ｄ_ｊ+１、Ｄ_ｊ+４）に０Ｖが印加されると、次のフレームにおいて図３９に示すように、共有データ線（Ｄ_ｊ+１、Ｄ_ｊ+４）に１４Ｖが印加される。

まず、図３８を参照すると、共有データ線（Ｄ_ｊ+１、Ｄ_ｊ+４）に０Ｖが印加される。第１画素の目標充電電圧は１４Ｖとして第１データ線（Ｄ_ｊ）には１４Ｖのデータ電圧が印加され、第２画素の目標充電電圧は１０Ｖとして第２データ線（Ｄ_ｊ+２）には１０Ｖが印加され、第３画素の目標充電電圧は５Ｖとして第３データ線（Ｄ_ｊ+３）には５Ｖが印加され、第４画素の目標充電電圧は１Ｖとして第４データ線（Ｄ_ｊ+５）には１Ｖが印加される。この場合、隣接する画素は左側に印加される電圧を基準に互いに反対極性の電圧が印加されて反転駆動が可能であり、表示特性を向上させることができる。

次のフレームにおいて、図３９に示すように、共有データ線（Ｄ_ｊ+１、Ｄ_ｊ+４）には最高駆動電圧の１４Ｖが印加される。第１画素の目標充電電圧は１３Ｖとして第１データ線（Ｄ_ｊ）には１Ｖのデータ電圧が印加され、第２画素の目標充電電圧は８Ｖとして第２データ線（Ｄ_ｊ+２）には６Ｖが印加され、第３画素の目標充電電圧は６Ｖとして第３データ線（Ｄ_ｊ+３）には８Ｖが印加され、第４画素の目標充電電圧は３Ｖとして第４データ線（Ｄ_ｊ+５）には１１Ｖが印加される。従って各画素には直前フレームの極性と反対極性の電圧が印加され、隣接する画素にも同様に互いに反対極性の電圧が印加される。

本実施例において、隣接する画素の間に共有データ線が配置されており、データ線の数を減らして液晶表示板組立体の開口率を向上させることができ、データ駆動部の数を減らして液晶表示装置の製造費用を節減することができる。
以下、図４０を参照して、本発明の他の実施例に係る液晶表示板組立体について詳細に説明する。

図４０は本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。
図４０に示すように、本実施例による液晶表示板組立体も同様に、ゲート線（Ｇ_ｉ）、隣接する第１、第２及び第３データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）を含む信号線とこれに接続された第１及び第２画素（ＰＸ_ｎ、ＰＸ_ｎ+１）を含み、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）は第１及び第２スイッチング素子（Ｑａ、Ｑｂ）、液晶キャパシタ（Ｃｌｃ）を含む。

図４０の液晶表示板組立体は、図３７の液晶表示板組立体と異なり、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）が１つのストレージキャパシタ（Ｃｓｔ）を含み、共通電圧（Ｖｃｏｍ）の伝達のための配線を別に形成しなくて済むので開口率が向上する。ストレージキャパシタ（Ｃｓｔ）は、第１及び第２スイッチング素子（Ｑａ、Ｑｂ）の出力端子が絶縁体を介在してオーバーラップするように形成することができる。

以下、図４１及び図４２と、図１を参照して、本発明の他の実施例に係る液晶表示板組立体について説明する。
図４１及び図４２は、本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。
図４１及び図４２に示すように、本実施例に係る液晶表示板組立体は、ゲート線（Ｇ_ｉ）、隣接する第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）を含む信号線と、これに接続された第１及び第２画素（ＰＸ_ｎ、ＰＸ_ｎ+１）を含み、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）は第１及び第２スイッチング素子（Ｑａ、Ｑｂ）、液晶キャパシタ（Ｃｌｃ）を含む。

図４１及び図４２の液晶表示板組立体は、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）がストレージキャパシタ（Ｃｓｔ）を有する。これに対し、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）が第１及び第２スイッチング素子（Ｑａ、Ｑｂ）に各々接続された第１及び第２ストレージキャパシタ（図示せず）を含むように構成できる。
図４１及び図４２の液晶表示板組立体は、図３７又は図４０の液晶表示板組立体と異なり、各画素の間にデータ線が形成されず、ゲート線（Ｇ_ｉ）と水平に形成される共有データ線（Ｄ_ｋ）を含む構成である。共有データ線（Ｄ_ｋ）は、他のデータ線（Ｄ_ｊ、Ｄ_ｊ+１）と同一層に形成されず、ゲート線（Ｇ_ｉ）と同一層に形成されている。共有データ線（Ｄ_ｋ）は、他のデータ線（Ｄ_ｊ、Ｄ_ｊ+１）と異なり、データ駆動部５００に接続されていない。従って、データ駆動部５００から電圧が印加されるのではなく、外部から最高電圧及び最低電圧について１フレーム単位で変動する電圧が別に印加される。

なお、図４１の液晶表示板組立体は、共有データ線（Ｄ_ｋ）が該当画素（ＰＸ_ｎ）を中心にゲート線（Ｇ_ｉ）と同一側に配置されており、図４２の液晶表示板組立体は、共有データ線（Ｄ_ｋ）が該当画素（ＰＸｎ）を中心にゲート線（Ｇ_ｉ）と反対側に配置されている。
図４１及び図４２の液晶表示板組立体は、図３７又は図４０の液晶表示板組立体に比べてデータ線及びデータ駆動部５００の数を減らすことができ、液晶表示板組立体の開口率を向上させ、かつ製造費用を節減することができる。

以下、図２及び図４２を参照して、本発明の他の実施例に係る液晶表示板組立体について詳細に説明する。
図４３は本発明の一実施例に係る液晶表示板組立体の２つの画素の等価回路図である。
図２及び図４３に示すように、本実施例による液晶表示板組立体は、図３７に示す液晶表示板組立体とほぼ同様であるが、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）がそれぞれ異なる静電容量を有する第１及び第２液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）を含む点で異なる。図４３に示すように、第１液晶キャパシタ（Ｃｌｃｈ）は、二端子の間の距離が第２液晶キャパシタ（Ｃｌｃｌ）に比べて長い。このため、第１及び第２液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の両端に同一電圧が印加されても誘電体として作用する液晶層３に生成される電場の強さが異なるため、２つの液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の液晶分子の傾斜程度が異なる。従って液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）の両端子間の距離を調節することにより、液晶表示装置の側面からの画像を正面からの画像に最大限近づけることができ、側面視認性を向上させることができる。

なお、ゲート線（Ｇ_ｉ）、データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）、第１及び第２スイッチング素子（Ｑａ、Ｑｂ）と、ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）等については図３７に示す実施例と同様であるので詳細な説明は省略する。
以下、図４４〜図４７をそれぞれ参照して図４３に示す液晶表示板組立体の一例について詳細に説明する。

図４４〜図４７は、各々本発明の一実施例に係る液晶表示板組立体の２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）に関する配置図である。
まず、図４４に示すように、本実施例による液晶表示板組立体の平面構造及び層状構造は、図２１及び図２２に示す液晶表示板組立体とほぼ同様である。以下、図２１及び図２２に示す実施例と異なる点を中心に説明する。

図２１及び図２２と異なる点は、本実施例による液晶表示板組立体は、複数のデータ線１７１と隣接する画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の間に位置する複数の共有データ線１７２を含む点である。
次に、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）が含む第１及び第２画素電極（１９１ａ、１９１ｂ）についてさらに説明する。

第１画素電極１９１ａは、図の上下に長く延長された左側縦部１９２ａ、左側縦部１９２ａの中央部分から図の右側に延長された中央横部１９３ａと、複数の上部及び下部枝部（１９４ａ、１９５ａ）を含む。上部枝部１９４ａは中央横部１９３ａを基準に図の上部に位置し、左側縦部１９２ａと中央横部１９３ａから図の右側上方に斜めに延長される。下部枝部１９５ａは中央横部１９３ａを基準に図の下部に位置し、左側縦部１９２ａと中央横部１９３ａから図の右側下方に斜めに延長される。上部及び下部枝部（１９４ａ、１９５ａ）間の間隔は、画素（ＰＸ_ｎ、Ｐ_Ｘｎ+１）の図の上部及び下部と中央部分では狭く、その他の低階調領域（ＬＡ）では広い。

第２画素電極１９１ｂは、図の上下に長く延長される右側縦部１９２ｂ、右側縦部１９２ｂの上端及び下端から図の左に延長される上部及び下部横部（１９３ｂ１、１９３ｂ２）と、複数の上部及び下部枝部（１９４ｂ、１９５ｂ）を含む。上部枝部１９４ｂは、中央横部１９３ａを基準に図の上部に位置し、右側縦部１９２ｂと上部横部１９３ｂ１から図の左側下方に斜めに延長され、下部枝部１９５ｂは中央横部１９３ａを基準に図の下部に位置し、右側縦部１９２ｂと下部横部１９３ｂ２から図の左側上方に斜めに延長される。上部及び下部枝部（１９４ｂ、１９５ｂ）間の間隔も同様に、画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の図の上部及び下部と中央部分では狭く、その他の低階調領域（ＬＡ）では広い。

さらに、第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部（１９４ａ、１９４ｂ、１９５ａ、１９５ｂ）は交互に配置されており、低階調領域（ＬＡ）では他の領域に比べて枝部（１９４ａ、１９４ｂ、１９５ａ、１９５ｂ）間の間隔が広い。これによる効果については、図２１及び図２２をはじめとする他の実施例と同様であるので詳細な説明は省略する。

また各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）において、第１／第２ゲート電極（１２４ａ／１２４ｂ）、第１／第２ソース電極（１７３ａ／１７３ｂ）及び第１／第２ドレイン電極（１７５ａ／１７５ｂ）は、第１／第２半導体（１５４ａ、１５４ｂ）とともに第１／第２薄膜トランジスタ（Ｑａ／Ｑｂ）を構成し、第１／第２薄膜トランジスタ（Ｑａ／Ｑｂ）のチャンネルは、第１／第２ソース電極（１７３ａ／１７３ｂ）と第１／第２ドレイン電極（１７５ａ／１７５ｂ）の間の第１／第２半導体（１５４ａ／１５４ｂ）に形成される。

隣接する２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）は、各々図の右側及び左側において共有データ線１７２に接続される。左側画素（ＰＸ_ｎ）の第１画素電極１９１ａは、第１薄膜トランジスタ（Ｑａ）を介してデータ線１７１からデータ電圧が印加され、第２画素電極１９１ｂは、第２薄膜トランジスタ（Ｑｂ）を介して共有データ線１７２から最高駆動電圧又は最低駆動電圧が印加される。また右側画素（ＰＸ_ｎ+１）の第１画素電極１９１ａは、第２薄膜トランジスタ（Ｑｂ）を介して共有データ線１７２から最高駆動電圧又は最低駆動電圧が印加され、第２画素電極１９１ｂは、第１薄膜トランジスタ（Ｑａ）を介してデータ線１７１からデータ電圧が印加される。

次に、図４５に示すように、本実施例による液晶表示板組立体は、上記図４４に示した液晶表示板組立体とほぼ同様であるが、第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部間の間隔は長く、低階調領域（ＬＡ）には第１及び第２画素電極（１９１ａ、１９１ｂ）の枝部間の間隔は短い部分がある点で相違する。
次に、図４６に示すように、本実施例による液晶表示板組立体の層状構造もまた図２４に示した液晶表示板組立体の層状構造とほぼ同様である。以下、図２４に示す実施例と異なる点を中心に説明する。

本実施例による液晶表示板組立体は、複数のデータ線１７１と隣接する画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の間に位置する共有データ線１７２を含む。
次に、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）が含む第１及び第２画素電極（１９１ａ、１９１ｂ）について説明する。
第１画素電極１９１ａは、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の下端に位置する横部１９３ａと横部１９３ａから図の上方に斜めに延長され、左右に３回折曲されて図の上下に連結された逆くの字形状の複数の屈曲枝部１９６ａを有する。第２画素電極１９１ｂもまた図の上端に位置する横部１９３ｂと横部１９３ｂから図の下方に斜めに延長され、左右に３回折曲されて図の上下に連結された逆くの字形状の複数の屈曲枝部１９６ｂを有する。第１及び第２画素電極（１９１ａ、１９１ｂ）の屈曲枝部（１９６ａ、１９６ｂ）は交互に配置されており、画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の左側の部分では屈曲枝部（１９６ａ、１９６ｂ）間の間隔が短く、右側領域では屈曲枝部（１９６ａ、１９６ｂ）間の間隔が長い。これによる効果については、図２１及び図２２をはじめとする他の実施例と同様であるので詳細な説明は省略する。

なお、データ線１７１及び共有データ線１７２と第１及び第２画素電極（１９１ａ、１９１ｂ）については、上記実施例と同様であるので詳細な説明は省略する。
以下、図４７に示すように、本実施例による液晶表示板組立体の層状構造もまた図２５に示した液晶表示板組立体の層状構造とほぼ同様である。ここでは、図２５に示した実施例と異なる点を中心に説明する。

本実施例による液晶表示板組立体も同様に、複数のデータ線１７１と隣接する画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の間に位置する複数の共有データ線１７２を含む。
各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）が含む第１及び第２画素電極（１９１ａ、１９１ｂ）について説明する。
第１画素電極１９１ａは図の上下に長く延長される左側縦部１９２ａ、上端横部１９３ａ、上端横部１９３ａから図の下方に延長され、左右に３回折曲された一対の縦屈曲部１９６ａ、右側縦屈曲部１９６ａの中間から図の右側に延長される横部１９７ａ、右側縦屈曲部１９６ａの下側屈曲点からの図の下方に延長される縦部１９８ａ、そして複数の斜線枝部を含む。第２画素電極１９１ｂは、右側縦部１９２ｂ、下端横部１９３ｂ、下端横部１９３ｂからの図の上方に延長され、左右に３回折曲された一対の縦屈曲部１９６ｂ、縦屈曲部１９６ｂの上側屈曲点から図の左方に延長される上部横部１９７ｂ、縦屈曲部１９６ｂの下側屈曲点から図の左方に延長される下部横部１９８ｂ、そして複数の斜線枝部を含む。第１及び第２画素電極（１９１ａ、１９１ｂ）の斜線枝部は、ゲート線１２１に対してほぼ４５度の角度をなす。

第１及び第２画素電極（１９１ａ、１９１ｂ）の斜線枝部は、交互に配置されており間隔が一定である。第１及び第２画素電極（１９１ａ、１９１ｂ）の縦屈曲部（１９６ａ、１９６ｂ）間の間隔は、隣接する第１及び第２画素電極（１９１ａ、１９１ｂ）の斜線枝部間の間隔より短く、液晶層３の液晶分子の傾斜角度がより大きいので透過率も高い。なお、図２１及び図２２をはじめとする他の実施例の説明が適用できる。

またデータ線１７１及び共有データ線１７２と第１及び第２画素電極（１９１ａ、１９１ｂ）については、上記実施例と同様であるので詳細な説明は省略する。
このように、図４４〜図４７に示す実施例において、１つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の第１画素電極１９１ａと第２画素電極１９１ｂの間の距離が長い部分と短い部分を交互に位置させて、液晶層３に生成される電場の強さを異なるようにすることができ、液晶分子３１の傾斜角度も異なるようにすることができ、液晶表示装置の側面視認性を向上させ、かつ透過率を向上させることができる。

他に、第１及び第２画素電極（１９１ａ、１９１ｂ）間の間隔の短い部分の後に、間隔の長い部分を複数位置させることができる。又は第１及び第２画素電極（１９１ａ、１９１ｂ）の間の間隔の長い部分の後に、間隔の短い部分を複数位置させることも可能である。さらに、第１及び第２画素電極（１９１ａ、１９１ｂ）の間の距離を調節するか、間隔の短い部分と長い部分の配置を調節して、透過率を最大化し、側面視認性を向上させることができる。

以下、図４８を参照して、本発明の他の実施例に係る液晶表示板組立体について詳細に説明する。
図４８は本発明の他の実施例に係る液晶表示板組立体の構造とともに１つの画素を示す等価回路図である。
図４８を参照すると、各画素（ＰＸ）は一対の副画素を含み、各副画素は液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）及びストレージキャパシタ（Ｃｓｔｈ、Ｃｓｔｌ）を含む。２つの副画素のうちの少なくとも１つはゲート線、データ線及び液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）に接続される２つのスイッチング素子（図示せず）を含む。

液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）は、下部表示板１００の第１副画素電極（ＰＥｈａ／ＰＥｌａ）と第２副画素電極（ＰＥｈｂ／ＰＥｌｂ）を２つの端子とし、第１副画素電極（ＰＥｈａ／ＰＥｌａ）と第２副画素電極（ＰＥｈｂ／ＰＥｌｂ）の間の液晶層３は誘電体として機能する。第２副画素電極（ＰＥｈｂ、ＰＥｌｂ）は、各々別途のスイッチング素子（図示せず）に接続されており、第１副画素電極（ＰＥｈａ、ＰＥｌａ）のうちの少なくとも１つについても別途のスイッチング素子（図示せず）に接続されている。又は第２副画素電極（ＰＥｈｂ、ＰＥｌｂ）が互いに分離されておらず、１つの電極として１つのスイッチング素子（図示せず）に接続されるように構成できる。また、第２副画素電極（ＰＥｈｂ、ＰＥｌｂ）を上部表示板２００に設けることもでき、この場合、第２副画素電極（ＰＥｈｂ、ＰＥｌｂ）は、スイッチング素子に接続されずに別途の共通電圧（Ｖｃｏｍ）が印加される。一方、液晶層３の液晶分子は誘電率異方性を有し、表示板（１００、２００）に垂直に配向されている。液晶分子は表示板（１００、２００）に水平に配向することも可能である。

液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）の補助的な役割を果たすストレージキャパシタ（Ｃｓｔｈ／Ｃｓｔｌ）は、下部表示板１００の第１副画素電極（ＰＥｈａ／ＰＥｌａ）と第２副画素電極（ＰＥｈｂ／ＰＥｌｂ）が絶縁体を介在してオーバーラップするように構成できる。
なお、カラーフィルタ（ＣＦ）及び偏光子（図示せず）については、上記実施例と同様であるので詳細な説明は省略する。

以下、図４９〜図５１を参照して図４８に示す液晶表示板組立体の一例について詳細に説明する。
図４９〜図５１は、各々本発明の他の実施例に係る液晶表示板組立体の２つの副画素の等価回路図である。
まず、図４９に示すように、本実施例による液晶表示板組立体は、ゲート線（Ｇ_ｉ）、隣接する第１及び第２データ線（Ｄ_ｊ、Ｄ_ｊ+１）、ゲート線（Ｇ_ｉ）と隣接する共有データ線（Ｄ_ｋ）を含む信号線と、これに接続される画素（ＰＸ）を有する。

画素（ＰＸ）は一対の副画素（ＰＸｈ、ＰＸｌ）を含み、各副画素（ＰＸｈ／ＰＸｌ）は、各々対応するゲート線（Ｇ_ｉ）及びデータ線（Ｄ_ｊ／Ｄ_ｊ+１）に接続されている。第１及び第２スイッチング素子（Ｑｈａ、Ｑｈｂ／Ｑｌａ、Ｑｌｂ）とこれに接続される液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）、第１及び第２ストレージキャパシタ（Ｃｓｔｈａ、Ｃｓｔｈｂ／Ｃｓｔｌａ、Ｃｓｔｌｂ）を含む。

第１及び第２ストレージキャパシタ（Ｃｓｔｈａ、Ｃｓｔｈｂ／Ｃｓｔｌａ、Ｃｓｔｌｂ）は、別途備える電極と第１及び第２画素電極（ＰＥｈａ、ＰＥｈｂ／ＰＥｌａ、ＰＥｌｂ）の各々とが絶縁体を介在することで形成できる。また、各副画素（ＰＸｈ／ＰＸｌ）は１つのストレージキャパシタ（Ｃｓｔｈ／Ｃｓｔｌ）を含むように構成できる。
第１副画素（ＰＸｈ）の第１スイッチング素子（Ｑｈａ）は、ゲート線（Ｇ_ｉ）及び第１データ線（Ｄ_ｊ）に接続されており、第１副画素（ＰＸｈ）の第２スイッチング素子（Ｑｈｂ）は、ゲート線（Ｇ_ｉ）及び共有データ線（Ｄ_ｋ）に接続されており、第２副画素（ＰＸｌ）の第１スイッチング素子（Ｑｌａ）は、ゲート線（Ｇ_ｉ）及び第２データ線（Ｄ_ｊ+１）に接続されており、第２副画素（ＰＸｌ）の第２スイッチング素子（Ｑｌｂ）はゲート線（Ｇ_ｉ）及び共有データ線（Ｄ_ｋ）に接続されている。即ち、隣接するスイッチング素子（Ｑｈｂ、Ｑｌｂ）は、同一のデータ線（Ｄ_ｋ）に接続されている。共有データ線（Ｄｋ）については、既に説明したので詳細な説明は省略する。第１及び第２スイッチング素子（Ｑｈａ、Ｑｌｂ）についても既に説明したので詳細な説明は省略する。

このような液晶表示板組立体を含む液晶表示装置において、信号制御部６００が１つの画素（ＰＸ）に対する入力画像信号（Ｒ、Ｇ、Ｂ）を受信して、２つの副画素（ＰＸｈ、ＰＸｌ）に対する出力画像信号（ＤＡＴ）に変換し、データ駆動部５００に伝送できる。また、階調電圧生成部８００において、２つの副画素（ＰＸｈ、ＰＸｌ）に対する階調電圧群を別に形成し、これを交互にデータ駆動部５００に提供するか、データ駆動部５００でこれを交互に選択することによって２つの副画素（ＰＸｈ、ＰＸｌ）にそれぞれ異なる電圧を印加することができる。この場合、２つの副画素（ＰＸｈ、ＰＸｌ）の合成ガンマ曲線が正面の基準ガンマ曲線に近づくように画像信号を補正したり、階調電圧群を形成することが望ましい。例えば、正面の合成ガンマ曲線は、該液晶表示板組立体に最適に決められた正面の基準ガンマ曲線と一致するようにし、側面の合成ガンマ曲線は正面の基準ガンマ曲線に最も近づくようにする。

次に、図５０に示すように、本実施例による液晶表示板組立体は、隣接する第１及び第２ゲート線（Ｇ_ｉ、Ｇ_ｉ+１）、データ線（Ｄ_ｊ）、ゲート線（Ｇ_ｉ）と隣接する共有データ線（Ｄ_ｋ）を含む信号線と、これに接続された画素（ＰＸ）を有する。画素（ＰＸ）は、一対の副画素（ＰＸｈ、ＰＸｌ）を含み、各副画素（ＰＸｈ／ＰＸｌ）は、スイッチング素子（Ｑｈａ、Ｑｈｂ／Ｑｌａ、Ｑｌｂ）とこれに接続された液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）、第１及び第２ストレージキャパシタ（Ｃｓｔｈａ、Ｃｓｔｈｂ／Ｃｓｔｌａ、Ｃｓｔｌｂ）を含む。

図５０の液晶表示板組立体が図４９の液晶表示板組立体と異なる点は、２つの副画素が列方向に隣接し、それぞれ異なるゲート線（Ｇ_ｉ、Ｇ_ｉ+１）に接続される点である。即ち、第１副画素（ＰＸｈ）の第１スイッチング素子（Ｑｈａ）は第１ゲート線（Ｇ_ｉ）及びデータ線（Ｄ_ｊ）に接続されており、第１副画素（ＰＸｈ）の第２スイッチング素子（Ｑｈｂ）は第１ゲート線（Ｇ_ｉ）及び共有データ線（Ｄ_ｋ）に接続されており、第２副画素（ＰＸｌ）の第１スイッチング素子（Ｑｌａ）は第２ゲート線（Ｇ_ｉ+１）及びデータ線（Ｄ_ｊ）に接続されており、第２副画素（ＰＸｌ）の第２スイッチング素子（Ｑｌｂ）は第２ゲート線（Ｇ_ｉ+１）及び共有データ線（Ｄ_ｋ）に接続されている。即ち、各副画素（ＰＸｈ、ＰＸｌ）の第１／第２スイッチング素子（Ｑｈａ、Ｑｌａ／Ｑｈｂ、Ｑｌｂ）は同一のデータ線（Ｄ_ｊ／Ｄ_ｋ）に接続されている。

液晶キャパシタ（Ｃｌｃｈ、Ｃｌｃｌ）と第１及び第２ストレージキャパシタ（Ｃｓｔｈａ、Ｃｓｔｈｂ／Ｃｓｔｌａ、Ｃｓｔｌｂ）、並びにこのような液晶表示板組立体を含む液晶表示装置の動作等については上記実施例と実質的に同様であるので詳細な説明は省略する。しかし、図４９に示す液晶表示装置において、１つの画素（ＰＸ）をなす２つの副画素（ＰＸｈ、ＰＸｌ）に同一の時間にデータ電圧が印加されるのに対し、本実施例では２つの副画素（ＰＸｈ、ＰＸｌ）に時間差を置いてデータ電圧が印加される。

次に、図５１に示すように、本実施例による液晶表示板組立体は、ゲート線（Ｇ_ｉ）、隣接する第１〜第３データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）を含む信号線とこれに接続された画素（ＰＸ）を有する。
画素（ＰＸ）は、一対の副画素（ＰＸｈ、ＰＸｌ）を含み、各副画素（ＰＸｈ／ＰＸｌ）は、各々対応するゲート線（Ｇ_ｉ）及びデータ線（Ｄ_ｊ／Ｄ_ｊ+２）に接続されている第１スイッチング素子（Ｑｈａ／Ｑｌａ）、ゲート線（Ｇ_ｉ）及び共有データ線（Ｄ_ｊ+１）に接続されている第２スイッチング素子（Ｑｈｂ／Ｑｌｂ）、これに接続される液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）、並びに第１及び第２ストレージキャパシタ（Ｃｓｔｈａ、Ｃｓｔｈｂ／Ｃｓｔｌａ、Ｃｓｔｌｂ）を含む。

本実施例による液晶表示板組立体は、図４９に示す液晶表示板組立体とほぼ同様であるが、共有データ線（Ｄ_ｊ+１）がゲート線（Ｇ_ｉ）と水平に形成されず、副画素（ＰＸｈ、ＰＸｌ）の間に形成されている点で相違する。共有データ線（Ｄ_ｊ+１）は、他のデータ線（Ｄ_ｊ、Ｄ_ｊ+２）と同じ層に形成され、データ駆動部５００に接続されて電圧が印加される。

以下、図５２〜図５８を参照して図４８に示す液晶表示板組立体の他の例について詳細に説明する。
図５２〜図５８は、各々本発明の他の実施例に係る液晶表示板組立体の２つの画素の等価回路図である。
まず、図５２に示すように、本実施例による液晶表示板組立体は、第１及び第２ゲート線（Ｇ_ｉ、Ｇ_ｉ+１）、第１、第２及び第３データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）を含む信号線と、これに接続された２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）を含み、各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）は一対の副画素（ＰＸｈ、ＰＸｌ）を含み、各副画素（ＰＸｈ／ＰＸｌ）はスイッチング素子（Ｑｈａ、Ｑｈｂ／Ｑｌａ、Ｑｌｂ）とこれに接続された液晶キャパシタ（Ｃｌｃｈ／Ｃｌｃｌ）、並びに第１及び第２ストレージキャパシタ（Ｃｓｔｈａ、Ｃｓｔｈｂ／Ｃｓｔｌａ、Ｃｓｔｌｂ）を含む。

図５２の液晶表示板組立体が図４９の液晶表示板組立体と異なるのは、行方向に隣接するスイッチング素子（Ｑｈｂ、Ｑｌｂ）は、第２データ線（Ｄ_ｊ+１）、つまり共有データ線（Ｄ_ｊ+１）に共通に接続される点である。即ち、第１画素（ＰＸｎ）の第１副画素（ＰＸｈ）の第２スイッチング素子（Ｑｈｂ）、第２画素（ＰＸ_ｎ+１）の第１副画素（ＰＸｈ）の第２スイッチング素子（Ｑｈｂ）、第１画素（ＰＸｎ）の第２副画素（ＰＸｌ）の第２スイッチング素子（Ｑｌｂ）及び第２画素（ＰＸ_ｎ+１）の第２副画素（ＰＸｌ）の第２スイッチング素子（Ｑｌｂ）はいずれも共有データ線（Ｄ_ｊ+１）に接続されている。

また図５２の液晶表示板組立体が図５１の液晶表示板組立体と異なる点は、１つの画素（ＰＸ_ｎ／ＰＸ_ｎ+１）をなす２つの副画素（ＰＸｈ、ＰＸｌ）が列方向に隣接し、それぞれ異なるゲート線（Ｇ_ｉ、Ｇ_ｉ+１）に接続されることである。これについては図５０の実施例と実質的に同様であるので詳細な説明は省略する。
次に、図５３に示すように、本実施例による液晶表示板組立体は、ゲート線（Ｇ_ｉ）、隣接する第１〜第３データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）を含む信号線とこれに接続される２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）を有する。各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）については、上記図３４に示す液晶表示板組立体と同様であるので詳細な説明は省略する。

本実施例では、隣接する２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の第２スイッチング素子（Ｑｂ）がゲート線（Ｇ_ｉ）及び共有データ線（Ｄ_ｊ+１）に接続されている。
本実施例による液晶表示板組立体は、共有データ線（Ｄ_ｊ+１）がゲート線（Ｇ_ｉ）と水平に形成されず、２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の間に形成されている。共有データ線（Ｄ_ｊ+１）については既に説明したので詳細な説明は省略する。

次に、図５４に示す液晶表示板組立体は図５３に示す液晶表示板組立体での説明と同様であるが、本実施例では、共有データ線（Ｄ_ｋ）が各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の間に形成されず、ゲート線（Ｇ_ｉ）と水平に形成されている点で相違する。共有データ線（Ｄ_ｋ）は、他のデータ線（Ｄ_ｊ、Ｄ_ｊ+１）と同じ層に形成されず、ゲート線（Ｇ_ｉ）と同じ層に形成されている。共有データ線（Ｄ_ｋ）は、他のデータ線（Ｄ_ｊ、Ｄ_ｊ+１）と異なって、データ駆動部５００に接続されていない。従ってデータ駆動部５００から電圧が印加されるのではなく、外部から最高電圧及び最低電圧が１フレーム単位で変動する電圧が別途印加される。

次に、図５５に示すように、本実施例による液晶表示板組立体は、ゲート線（Ｇ_ｉ）、隣接する第１〜第３データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）を含む信号線とこれに接続される２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）を有する。
各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）については、上記図２９に示す液晶表示板組立体と同様であるので詳細な説明は省略する。

本実施例では、隣接する２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の第２スイッチング素子（Ｑｈｂ、Ｑｌｂ）がゲート線（Ｇ_ｉ）及び共有データ線（Ｄ_ｊ+１）に接続されている。２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の間に形成される共有データ線（Ｄ_ｊ+１）については、既に説明したので詳細な説明は省略する。
次に、図５６に示すように、本実施例による液晶表示板組立体は、図５５に示す液晶表示板組立体とほぼ同様であるが、共有データ線（Ｄ_ｋ）が各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の間に形成されず、ゲート線（Ｇ_ｉ）と水平に形成されている。次に、図５７を参照すると、本実施例による液晶表示板組立体は、ゲート線（Ｇ_ｉ）、隣接する第１〜第３データ線（Ｄ_ｊ、Ｄ_ｊ+１、Ｄ_ｊ+２）及び共通電圧線（図示せず）を含む信号線とこれに接続される２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）を有する。

各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）については、上記図３６に示す液晶表示板組立体と同様であるので詳細な説明は省略する。
本実施例では、隣接する２つの画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の第２スイッチング素子（Ｑｂ）がゲート線（Ｇ_ｉ）及び共有データ線（Ｄ_ｊ+１）に接続されている。
次に、図５８を参照すると、本実施例による液晶表示板組立体は、図５７に示す液晶表示板組立体とほぼ同様であるが、共有データ線（Ｄ_ｋ）が各画素（ＰＸ_ｎ、ＰＸ_ｎ+１）の間に形成されず、ゲート線（Ｇ_ｉ）と水平に形成されている。

図３７〜図５７に示す液晶表示板組立体を含む液晶表示装置にも、図３８及び図３９に示される駆動方法が適用できる。また液晶層の液晶分子は正の誘電率異方性を有し、電場のない状態で表示板（１００、２００）に垂直に配向される。この場合、液晶層に電場が生成されると液晶分子が電場方向に平行に傾斜して、光の偏光状態を変化させる。正の誘電率異方性を有する液晶分子を使用する場合、負の誘電率異方性を有する液晶分子に比べて回転粘度が低く、より速い応答速度を得ることができる。さらに、液晶分子３１の傾斜方向が電場の方向に確実に定義されるので、外部の影響による液晶分子３１の配列に乱れが生じても、速やかに再整列して、良好な表示特性を実現することができる。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の技術的範囲は上記の実施例には限定されない。特許請求の範囲で定義されている本発明の基本概念を利用して多様な変形及び改良が可能であろう。それらの変形及び改良形態も本発明の技術的範囲に属すると解されるべきである。

３００ 液晶表示板組立体
４００ ゲート駆動部
５００ データ駆動部
８００ 階調電圧生成部
６００ 信号制御部
１００、２００ 表示板
３１ 液晶分子
１９１ａ 第１画素電極
１９１ｂ 第２画素電極
１２４ａ 第１ゲート電極
１２４ｂ 第２ゲート電極
１１０ 絶縁基板
１２１ ゲート線
１３１ 維持電極線
１３３ａ 第１維持電極
１３３ｂ 第２維持電極
１２１、１３１ ゲート導電体
１５４ａ 第１島状半導体
１５４ｂ 第２島状半導体
１６３ａ、１６５ａ 島状オーミックコンタクト部材
１７１ａ 第１データ線
１７１ｂ 第２データ線
１７５ａ 第１ドレイン電極
１７５ｂ 第２ドレイン電極
１７３ａ 第１ソース電極
１７３ｂ 第２ソース電極
１７７ａ 第１拡張部
１７７ｂ 第２拡張部
２３０ カラーフィルタ
２２０ 遮光部材
２５０ 蓋膜
１８０ 保護膜
２７０ 共通電極
２１ 配向膜

Claims (64)

1. 互いに対向する第１基板及び第２基板と、
   前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、
   前記第１基板上に形成されゲート信号を伝達するゲート線と、
   前記第１基板上に形成され異なる極性の第１及び第２データ電圧をそれぞれ伝達する第１データ線及び第２データ線と、
   前記ゲート線及び前記第１データ線に接続される第１スイッチング素子と
   前記ゲート線及び前記第２データ線に接続される第２スイッチング素子と、
   前記第１スイッチング素子及び第２スイッチング素子に各々接続され、互いに分離されている第１画素電極及び第２画素電極と、
   を有し、前記液晶層に含まれる液晶分子は正の誘電率異方性を有することを特徴とする液晶表示装置。
2. 前記第１基板上に形成され、反対極性の第３データ電圧及び第４データ電圧をそれぞれ伝達する第３及び第４データ線と、
   前記ゲート線及び前記第３データ線に接続される第３スイッチング素子と、
   前記ゲート線及び前記第４データ線に接続される第４スイッチング素子と、
   前記第３スイッチング素子に接続される第３画素電極と、
   前記第３画素電極と分離されており、前記第４スイッチング素子に接続される第４画素電極と、
   をさらに有することを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１基板上に形成され、第３データ電圧を伝達する第３データ線と、
   前記ゲート線及び前記第２データ線に接続される第３スイッチング素子と、
   前記ゲート線及び前記第３データ線に接続される第４スイッチング素子と、
   前記第３スイッチング素子に接続される第３画素電極と、
   前記第３画素電極と分離されており、前記第４スイッチング素子に接続される第４画素電極と、
   をさらに有し、前記第２データ電圧と前記第３データ電圧の極性がそれぞれ異なることを特徴とする請求項１に記載の液晶表示装置。
4. 前記第１画素電極及び第２画素電極は同一層に形成されることを特徴とする請求項１に記載の液晶表示装置。
5. 前記第１画素電極及び第２画素電極はそれぞれ異なる層に形成されることを特徴とする請求項１に記載の液晶表示装置。
6. 前記第１基板上に形成され、共通電圧が印加される共通電極をさらに有することを特徴とする請求項１に記載の液晶表示装置。
7. 前記第２基板上に形成され、共通電圧が印加される共通電極をさらに有することを特徴とする請求項１に記載の液晶表示装置。
8. 前記第１画素電極及び第２画素電極はそれぞれ複数の枝電極を含み、前記第１画素電極の枝電極と前記第２画素電極の枝電極は交互に配置されることを特徴とする請求項１に記載の液晶表示装置。
9. 隣接する前記第１画素電極の枝電極と前記第２画素電極の枝電極との間の距離は位置に応じて同一であることを特徴とする請求項８に記載の液晶表示装置。
10. 隣接する前記第１画素電極の枝電極と前記第２画素電極の枝電極との間の距離は位置に応じて異なることを特徴とする請求項８に記載の液晶表示装置。
11. 前記第１画素電極及び第２画素電極の枝電極は１または複数回折曲された形状であることを特徴とする請求項８に記載の液晶表示装置。
12. 前記第１画素電極及び第２画素電極の複数の枝電極は、前記ゲート線に対して斜めに形成されることを特徴とする請求項８に記載の液晶表示装置。
13. 前記第１画素電極及び第２データ線は１または複数回折曲された形状であることを特徴とする請求項１に記載の液晶表示装置。
14. 前記第１基板上に形成される維持電極線をさらに有し、前記第１スイッチング素子は、前記第１画素電極に接続される第１ドレイン電極を有し、前記第２スイッチング素子は、前記第２画素電極に接続される第２ドレイン電極を含み、前記第１画素電極、前記第２画素電極、前記第１ドレイン電極、及び前記第２ドレイン電極のうちの少なくともいずれか１つは前記維持電極線とオーバーラップすることを特徴とする請求項１に記載の液晶表示装置。
15. 前記第１画素電極又は前記第１画素電極に接続される電極は、前記第２画素電極とオーバーラップすることを特徴とする請求項１に記載の液晶表示装置。
16. 互いに対向する第１基板及び第２基板と、
    前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、
    前記第１基板上に形成されてゲート信号を伝達するゲート線と、
    前記第１基板上に形成されてそれぞれ異なる第１データ電圧及び第２データ電圧を伝達する第１データ線及び第２データ線と、
    前記ゲート線及び前記第１データ線に接続される第１スイッチング素子及び第２スイッチング素子と、
    前記ゲート線及び前記第２データ線に接続される第３スイッチング素子及び第４スイッチング素子と、
    前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子に各々接続される第１画素電極、第２画素電極、第３画素電極及び第４画素電極と、
    を有し、前記液晶層に含まれる液晶分子は正の誘電率異方性を有することを特徴とする液晶表示装置。
17. 前記液晶層に含まれる液晶分子は垂直配向型又は水平配向型であることを特徴とする請求項１６に記載の液晶表示装置。
18. 前記第１基板上に形成されてそれぞれ異なる第３データ電圧及び第４データ電圧をそれぞれ伝達する第３データ線及び第４データ線と、
    前記ゲート線及び前記第３データ線に接続される第５スイッチング素子及び第６スイッチング素子と、
    前記第１ゲート線及び前記第４データ線に接続される第７スイッチング素子及び第８スイッチング素子と、
    前記第５スイッチング素子、第６スイッチング素子、第７スイッチング及び第８スイッチング素子に各々接続される第５画素電極、第６画素電極、第７画素電極及び第８画素電極と、
    をさらに有することを特徴とする請求項１６に記載の液晶表示装置。
19. 前記第１基板上に形成されて第３データ電圧を伝達する第３データ線と、
    前記ゲート線及び前記第２データ線に接続される第５スイッチング素子及び第６スイッチング素子と、
    前記ゲート線及び前記第３データ線に接続される第７スイッチング素子及び第８スイッチング素子と、
    前記第５スイッチング素子、第６スイッチング素子、第７スイッチング素子及び第８スイッチング素子に各々接続される第５画素電極、第６画素電極、第７画素電極及び第８画素電極と、
    をさらに有し、前記第２データ電圧と前記第３データ電圧はそれぞれ異なることを特徴とする請求項１６に記載の液晶表示装置。
20. 前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子は、各々第１ゲート電極、第２ゲート電極、第３ゲート電極及び第４ゲート電極と、第１ドレイン電極、第２ドレイン電極、第３ドレイン電極及び第４ドレイン電極を含み、
    前記第１ドレイン電極、第２ドレイン電極、第３ドレイン電極及び第４ドレイン電極は、各々前記第１画素電極、第２画素電極、第３画素電極及び第４画素電極に接続されており、
    前記第１ゲート電極と前記第１ドレイン電極がオーバーラップする面積を第１面積、前記第２ゲート電極と前記第２ドレイン電極がオーバーラップする面積を第２面積、前記第３ゲート電極と前記第３ドレイン電極がオーバーラップする面積を第３面積、そして前記第４ゲート電極と前記第４ドレイン電極がオーバーラップする面積を第４面積とする場合、前記第１〜第４面積のうちの少なくとも１つは他と異なっていることを特徴とする請求項１６に記載の液晶表示装置。
21. 前記第１面積が前記第３面積より大きいか、前記第４面積が前記第３面積より大きいことを特徴とする請求項２０に記載の液晶表示装置。
22. 前記第１〜第４画素電極は、各々複数の枝電極を有し、
    前記第１画素電極の枝電極と前記第３画素電極の枝電極が交互に配置され、
    前記第２画素電極の枝電極と前記第４画素電極の枝電極が交互に配置されることを特徴とする請求項１６に記載の液晶表示装置。
23. 前記第１〜第４画素電極の枝電極は、前記ゲート線に斜めに形成されることを特徴とする請求項２２に記載の液晶表示装置。
24. 前記第１基板上に形成される維持電極線をさらに有することを特徴とする請求項１６に記載の液晶表示装置。
25. 互いに対向する第１基板及び第２基板と、
    前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、
    前記第１基板上に形成されてゲート信号を伝達するゲート線と、
    前記第１基板上に形成されてそれぞれ異なる第１データ電圧、第２データ電圧、第３データ電圧及び第４データ電圧をそれぞれ伝達する第１データ線、第２データ線、第３データ線及び第４データ線と、
    前記ゲート線及び前記第１データ線に接続される第１スイッチング素子と、
    前記ゲート線及び前記第２データ線に接続される第２スイッチング素子と、
    前記ゲート線及び前記第３データ線に接続される第３スイッチング素子と、
    前記ゲート線及び前記第４データ線に接続される第４スイッチング素子と、
    前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子に各々接続される第１副画素電極、第２副画素電極、第３副画素電極及び第４副画素電極と、
    を有し、前記第１〜第４副画素電極は１つの画像情報から得たそれぞれ異なる電圧が印加され、前記液晶層に含まれる液晶分子は正の誘電率異方性を有することを特徴とする液晶表示装置。
26. 前記第１基板上に形成される維持電極線をさらに有する請求項２５に記載の液晶表示装置。
27. 互いに対向する第１基板及び第２基板と、
    前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、
    前記第１基板上に形成される第１ゲート線及び第２ゲート線と、
    前記第１基板上に形成されてそれぞれ異なる第１データ電圧及び第２データ電圧をそれぞれ伝達する第１データ線及び第２データ線と、
    前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子と、
    前記第１ゲート線及び前記第２データ線に接続される第２スイッチング素子と、
    前記第２ゲート線及び前記第１データ線に接続される第３スイッチング素子と、
    前記第２ゲート線及び前記第２データ線に接続される第４スイッチング素子と、
    前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子に各々接続される第１副画素電極、第２副画素電極、第３副画素電極及び第４副画素電極と、
    を含み、前記第１〜第４副画素電極は、１つの画像情報から得たそれぞれ異なる電圧が印加され、前記液晶層に含まれる液晶分子は正の誘電率異方性を有することを特徴とする液晶表示装置。
28. 前記第１基板上に形成される維持電極線をさらに有することを特徴とする請求項２７に記載の液晶表示装置。
29. 第１副画素及び第２副画素、結合キャパシタを含む画素と、
    基板上に形成されてゲート信号を伝達するゲート線と、
    前記基板上に形成されてそれぞれ異なる第１データ電圧及び第２データ電圧を伝達する第１データ線及び第２データ線と、
    を含み、
    前記第１副画素は、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記ゲート線及び前記第２データ線に接続される第２スイッチング素子、並びに前記第１スイッチング素子及び第２スイッチング素子に接続される第１液晶キャパシタを含み、
    前記結合キャパシタは前記第１スイッチング素子に接続されており、
    前記第２副画素は、前記第２スイッチング素子、前記結合キャパシタ及び前記第２スイッチング素子に接続される第２液晶キャパシタを有し、
    前記第１及び第２液晶キャパシタは、正の誘電率異方性を有する液晶層を挟持することを特徴とする液晶表示装置。
30. 前記第１基板上に形成される維持電極線をさらに有することを特徴とする請求項２９に記載の液晶表示装置。
31. 第１副画素及び第２副画素、昇圧部を含む複数の画素と、
    基板上に形成されてゲート信号を伝達する第１ゲート線及び第２ゲート線と、
    前記基板上に形成されてそれぞれ異なる第１データ電圧及び第２データ電圧を伝達する第１データ線及び第２データ線と、
    を有し、
    前記第１副画素は、前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記第１ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１スイッチング素子及び第２スイッチング素子に接続される第１液晶キャパシタを有し、
    前記第２副画素は、前記第１ゲート線及び前記第１データ線に接続される第３スイッチング素子、前記第２スイッチング素子、前記第２スイッチング素子及び第３スイッチング素子に接続される第２液晶キャパシタを有し、
    前記昇圧部は、前記第１スイッチング素子に接続される昇圧キャパシタと、前記第１ゲート線のゲート信号によって制御され、前記昇圧キャパシタ及び共通電圧の間に接続される第４スイッチング素子と、前記第２ゲート線のゲート信号によって制御され、前記昇圧キャパシタと前記第２液晶キャパシタの間に接続される第５スイッチング素子とを有し、
    前記第２ゲート線には、前記第１ゲート線より遅れてゲートオン電圧が印加され、前記第１液晶キャパシタ及び第２液晶キャパシタは正の誘電率異方性を有する液晶層を挟持することを特徴とする液晶表示装置。
32. 隣接する２つの画素を第１画素及び第２画素とする場合、前記第１画素の前記第２データ線が伝達する前記第２データ電圧と、前記第２画素の前記第２データ線が伝達する前記第２データ電圧とが同一であることを特徴とする請求項３１に記載の液晶表示装置。
33. 前記第１副画素は、前記第１スイッチング素子に接続される第１ストレージキャパシタ及び前記第２スイッチング素子に接続される第２ストレージキャパシタをさらに含み、前記第２副画素は、前記第３スイッチング素子に接続される第３ストレージキャパシタ及び前記第２ストレージキャパシタをさらに含むことを特徴とする請求項３１に記載の液晶表示装置。
34. 前記第１副画素は、前記第１及び第２スイッチング素子に接続される第１ストレージキャパシタをさらに含み、前記第２副画素は、前記第２スイッチング素子及び第３スイッチング素子に接続される第２ストレージキャパシタをさらに含むことを特徴とする請求項３１に記載の液晶表示装置。
35. 互いに対向する第１基板及び第２基板と、
    前記第１基板及び第２基板の間に配置され液晶分子を含む液晶層と、
    前記第１基板上に形成されてゲート信号を伝達するゲート線と、
    前記第１基板上に形成されて各々第１データ電圧、第２データ電圧及び第３データ電圧を伝達する第１データ線、第２データ線及び第３データ線と、
    前記ゲート線及び前記第１データ線に接続される第１スイッチング素子と、
    前記ゲート線及び前記第２データ線に接続される第２スイッチング素子と、
    前記ゲート線及び前記第２データ線に接続される第３スイッチング素子と、
    前記ゲート線及び前記第３データ線に接続される第４スイッチング素子と、
    前記第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子に各々接続される第１画素電極、第２画素電極、第３画素電極及び第４画素電極と、
    を有することを特徴とする液晶表示装置。
36. 前記第２データ電圧は、第１レベル及び第２レベルに一定の周期で変動することを特徴とする請求項３５に記載の液晶表示装置。
37. 前記第１レベルは、前記液晶表示装置が利用できる最高電圧であり、前記第２レベルは、前記液晶表示装置が利用できる最低電圧であることを特徴とする請求項３６に記載の液晶表示装置。
38. 前記周期は１フレームであることを特徴とする請求項３６に記載の液晶表示装置。
39. 前記第１〜第３データ線は同一層に形成されることを特徴とする請求項３６に記載の液晶表示装置。
40. 前記第２データ線は前記ゲート線と同一層に形成されることを特徴とする請求項３６に記載の液晶表示装置。
41. 前記第１基板上に形成される維持電極線をさらに有することを特徴とする請求項３５に記載の液晶表示装置。
42. 前記第１画素電極及び第２画素電極は複数の枝電極を含み、前記第１画素電極の枝電極と前記第２画素電極の枝電極は交互に配置されることを特徴とする請求項３５に記載の液晶表示装置。
43. 隣接する前記第１画素電極の枝電極と前記第２画素電極の枝電極の間の距離は位置によって異なることを特徴とする請求項４２に記載の液晶表示装置。
44. 第１副画素及び第２副画素を含む画素と、基板上に形成されるゲート線と、前記基板上に形成される第１データ線、第２データ線及び第３データ線とを有し、
    前記第１副画素は、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１及び第２スイッチング素子に接続される液晶キャパシタを有し、
    前記第２副画素は、前記ゲート線及び前記第２データ線に接続される第３スイッチング素子、前記ゲート線及び前記第３データ線に接続される第４スイッチング素子、前記第３スイッチング素子及び第４スイッチング素子に接続される液晶キャパシタを有し、
    前記第１副画素と前記第２副画素は、１つの画像情報から得られたそれぞれ異なるデータ電圧が印加されることを特徴とする液晶表示装置。
45. 前記第２データ線に印加される電圧は第１レベル及び第２レベルに一定の周期で変動することを特徴とする請求項４４に記載の液晶表示装置。
46. 前記第１〜第３データ線は同一層に形成されることを特徴とする請求項４５に記載の液晶表示装置。
47. 前記第２データ線は前記ゲート線と同一層に形成されることを特徴とする請求項４５に記載の液晶表示装置。
48. 前記基板上に形成される維持電極線をさらに有することを特徴とする請求項４４に記載の液晶表示装置。
49. マトリクス状に配列されて、第１副画素及び第２副画素を含む複数の画素と、基板上に形成される複数の第１ゲート線及び第２ゲート線と、前記基板上に形成される複数の第１データ線及び第２データ線とを有し、
    前記第１副画素は、前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記第１ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１及び第２スイッチング素子に接続される第１液晶キャパシタを含み、
    前記第２副画素は、前記第２ゲート線及び前記第１データ線に接続される第３スイッチング素子、前記第２ゲート線及び前記第２データ線に接続される第４スイッチング素子、前記第３及び第４スイッチング素子に接続される第２液晶キャパシタを含み、
    前記第１副画素及び前記第２副画素には、１つの画像情報から得られたそれぞれ異なるデータ電圧が印加されることを特徴とする液晶表示装置。
50. 前記第２データ線に印加される電圧は第１レベル及び第２レベルに一定の周期で変動することを特徴とする請求項４９に記載の液晶表示装置。
51. 前記第２データ線は前記第１ゲート線及び第２ゲート線と同一層に形成されることを特徴とする請求項４９に記載の液晶表示装置。
52. 前記基板上に形成される複数の第３データ線をさらに有し、
    前記複数の画素のうち隣接する２つの画素を第１画素及び第２画素とする場合、前記第２画素の第１副画素は、前記第１ゲート線及び前記第３データ線に接続される第５スイッチング素子、前記第１ゲート線及び前記第２データ線に接続される第６スイッチング素子、前記第５スイッチング素子及び第６スイッチング素子に接続される第３液晶キャパシタを含み、
    前記第２画素の第２副画素は、前記第２ゲート線及び前記第３データ線に接続される第７スイッチング素子、前記第２ゲート線及び前記第２データ線に接続される第８スイッチング素子、前記第７スイッチング素子及び第８スイッチング素子に接続される第４液晶キャパシタを含み、
    前記第２画素の前記第１副画素及び第２副画素には、１つの画像情報から得られたそれぞれ異なるデータ電圧が印加されることを特徴とする請求項４９に記載の液晶表表示装置。
53. 前記基板上に形成される維持電極線をさらに有することを特徴とする請求項４９に記載の液晶表示装置。
54. 結合キャパシタ、第１副画素及び第２副画素を各々含んで隣接する第１画素及び第２画素と、基板上に形成されるゲート線と、前記基板上に形成される第１データ線、第２データ線及び第３データ線とを有し、
    前記第１画素の第１副画素は、前記第１ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記第１ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１スイッチング素子及び第２スイッチング素子に接続される第１液晶キャパシタを含み、
    前記第１画素の結合キャパシタは、前記第１スイッチング素子に接続されており、前記第１画素の第２副画素は、前記第２スイッチング素子、前記結合キャパシタ及び前記第２スイッチング素子の間に接続される第２液晶キャパシタを含み、
    前記第２画素の第１副画素は、前記第１ゲート線及び前記第２データ線に接続される第３スイッチング素子、前記第１ゲート線及び前記第３データ線に接続される第４スイッチング素子、前記第３スイッチング素子及び第４スイッチング素子に接続される第３液晶キャパシタを含み、
    前記第２画素の結合キャパシタは、前記第４スイッチング素子に接続されており、前記第２画素の第２副画素は、前記第３スイッチング素子、及び、前記結合キャパシタ及び前記第３スイッチング素子の間に接続される第４液晶キャパシタを含むことを特徴とする液晶表示装置。
55. 前記第２データ線に印加される電圧は第１レベル及び第２レベルに一定の周期で変動することを特徴とする請求項５４に記載の液晶表示装置。
56. 前記第１〜第３データ線は同一層に形成されることを特徴とする請求項５４に記載の液晶表示装置。
57. 前記第２データ線は前記ゲート線と同一層に形成されることを特徴とする請求項５４に記載の液晶表示装置。
58. マトリクス状配列されている複数の画素と、基板上に形成されてゲート信号を伝達する複数のゲート線と、前記基板上に形成されて第１データ電圧及び第２データ電圧を伝達する複数の第１データ線及び第２データ線とを有し、
    前記画素は、前記ゲート線及び前記第１データ線に接続される第１スイッチング素子、前記ゲート線及び前記第２データ線に接続される第２スイッチング素子、前記第１スイッチング素子及び第２スイッチング素子に接続される液晶キャパシタを含み、
    前記液晶キャパシタは、第１画素電極、第２画素電極、前記第１画素電極及び第２画素電極の間に位置し、正の誘電率異方性を有する液晶層を含み、
    前記液晶層は垂直配向型であり、前記各画素は、１つ以上のフレーム期間において画像を表示した後、低階調の画像を少なくとも１フレーム間表示することを特徴とする液晶表示装置。
59. 前記複数の画素は同一フレーム期間において低階調の画像を表示することを特徴とする請求項５８に記載の液晶表示装置。
60. 前記低階調の画像は１フレーム期間に表示されることを特徴とする請求項５９に記載の液晶表示装置。
61. 前記複数の画素のうちの少なくとも１つの画素行又は少なくとも１つの画素列は、同一フレーム期間において低階調の画像を表示し、その他の画素は前記同一フレーム期間において前記画像を表示することを特徴とする請求項５９に記載の液晶表示装置。
62. 隣接する２つの画素行又は隣接する２つの画素列は、連続する２フレーム期間に順次に低階調の画像を表示することを特徴とする請求項６１に記載の液晶表示装置。
63. 前記低階調の画像を表示する少なくとも１つの画素行は、同一フレーム期間において同時に低階調の画像を表示することを特徴とする請求項６１に記載の液晶表示装置。
64. 前記低階調のデータ電圧は前記画像のデータ電圧の２／３以下であることを特徴とする請求項５８に記載の液晶表示装置。