KR100680510B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100680510B1
KR100680510B1 KR1020040118332A KR20040118332A KR100680510B1 KR 100680510 B1 KR100680510 B1 KR 100680510B1 KR 1020040118332 A KR1020040118332 A KR 1020040118332A KR 20040118332 A KR20040118332 A KR 20040118332A KR 100680510 B1 KR100680510 B1 KR 100680510B1
Authority
KR
South Korea
Prior art keywords
electrodes
pixel
common
liquid crystal
electrode
Prior art date
Application number
KR1020040118332A
Other languages
English (en)
Other versions
KR20060077852A (ko
Inventor
이재균
이정일
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040118332A priority Critical patent/KR100680510B1/ko
Publication of KR20060077852A publication Critical patent/KR20060077852A/ko
Application granted granted Critical
Publication of KR100680510B1 publication Critical patent/KR100680510B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

휘도차이를 개선하여 화질을 향상시킨 액정표시장치가 개시된다.
본 발명의 액정표시장치는 하부기판 상에 형성된 게이트라인과, 상기 게이트라인에 수직으로 형성된 데이터라인과, 상기 게이트라인 및 상기 데이터라인의 교차에 의해 정의된 화소 영역 상에 형성된 다수의 화소전극들 및 상기 화소전극과 동일층에 교대로 형성된 다수의 공통전극들을 포함하고, 상기 화소전극들과 상기 공통전극들 간의 간격이 서로 상이하게 형성된다.
화소전극, 공통전극, 지그재그형상

Description

액정표시장치{Liquid Crystal Display device}
도 1은 종래의 IPS방식 액정표시장치용 어레이기판의 일부를 도시한 평면도.
도 2는 도 1의 액정표시장치의 박막트랜지스터 및 화소영역의 구조를 나타낸 도면.
도 3은 도 2의 화소전극 및 공통전극이 형성되는 과정을 설명하기 위한 도면.
도 4는 본 발명의 일실시예에 따른 액정표시장치용 어레이 기판의 일부를 나타낸 평면도.
도 5는 도 4의 공통전극들 및 화소전극들간의 거리에 따른 투과율과 전압과의 관계를 나타낸 T-V그래프.
도 6은 본 발명의 다른 실시예에 따른 액정표시장치용 어레이기판의 일부를 나타낸 평면도.
도 7은 도 6의 공통전극들 및 화소전극들의 꺽임각도에 따른 투과율과 전압과의 관계를 나타낸 그래프.
<도면부호에 대한 간단한 설명>
101, 201: 데이터라인 102, 202: 공통라인
103, 203: 게이트라인 111, 211: 게이트전극
105a~105c, 205a~205c:공통전극 107a,107b,207a,207b: 화소전극
112, 212: 반도체층 113, 213: 소스전극
114, 214: 드레인 전극
본 발명은 액정표시장치에 관한 것으로, 특히, 휘도를 개선한 액정표시장치에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 갖는 평판 표시 장치의 필요성이 대두되었다. 상기 평판표시장치로는 액정표시장치(LCD), 전계발광 디스플레이(ELD), 전계방출디스플레이(FED), 플라즈마디스플레이(PDP) 등이 있다. 이중 액정표시장치는 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
이러한 액정표시장치는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점 때문에 주로 TN(Twisted Nematic)모드의 액정표시장치가 사용되고 있다. 상기 TN모드 액정표시장치에서는 기판과 수평하게 배향된 액정분자가 전압이 증가됨에 따라 기판과 수직되는 방향으로 변위 된다. 이러한 TN모드의 액정표시장치는 액정분자의 굴절율 이방성으로 인해 시야각이 좁아진다는 문제가 있었다.
이러한 시야각 문제를 해결하기 위해, 근래 광시야각 특성을 갖는 각종 모드 의 액정표시장치가 제안되고 있지만, 그중에서도 횡전계 모드(In Plane Switching Mode) 액정표시장치가 실제 양산에 적용되고 있다, 상기 IPS모드 액정표시장치는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시킨다.
도 1은 종래의 IPS방식 액정표시장치용 어레이기판의 일부를 도시한 평면도이다.
도 1에 도시된 바와 같이, 어레이기판(10)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(1)에 의해 정의된다. 상기 화소 내의 게이트라인(3)과 데이터라인(1)의 교차영역에는 박막트랜지스터(T)가 형성되어 있다. 상기 박막트랜지스터(T)는 상기 게이트라인(3)으로부터 스캔신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 상에 형성되어 상기 스캔신호가 인가됨에 따라 활성화 되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(1)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인 전극(14)으로 구성된다.
화소 내에는 상기 데이터라인(1)과 평행하게 배열된 복수의 공통전극들(5a~5c)과 상기 공통전극들(5a~5c)과 교대로 배열된 화소전극(7a, 7b)이 배치되어 있다.
상기 IPS모드 액정표시장치에서 액정분자는 공통전극들(5a, 5b,5c) 및 화소전극들(7a,7b)과 실질적으로 평행하게 배향되어 있다. 상기 박막트랜지스터(T)가 동작하여 화소전극들(7a, 7b)에 화상신호가 인가되면, 공통전극들(5a, 5b, 5c)과 화소전극들(7a,7b)사이에는 상기 어레이기판(10)과 실질적으로 평행한 횡전계가 발 생하게 된다. 상기 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 상기 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.
도 2는 도 1의 액정표시장치의 박막트랜지스터 및 화소영역의 구조를 나타낸 도면이다.
도 2에 도시된 바와 같이, 투명재질을 갖는 제 1 기판(하부기판, 20) 상에 게이트전극(11)이 형성되어 있으며, 상기 게이트 전극(11)을 포함하는 제 1 기판(20) 전체에 걸쳐 게이트 절연층(22)이 형성되어 있다. 상기 게이트 절연층(22)상에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인 전극(14)이 형성되어 있다. 또한, 상기 제 1 기판(20) 전체에 걸쳐 보호층(24)이 형성되어 있다. 투명 재질을 갖는 제 2 기판(상부기판, 30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로 상기 박막트랜지스터(T)영역 및 화소와 화소사이(즉, 게이트라인영역 및 데이터라인영역)에 형성된다. 상기 컬러필터층(34)은 R(적), G(녹), B(청)으로 구성되어 실제 컬러를 구현하기 위한 것이다.
화소내의 제 1기판(즉, 하부기판)(20) 상에는 공통전극들(5a, 5b, 5c)과, 상기 공통전극들(5a, 5b, 5c)과 교대로 배열된 화소전극(7a, 7b)이 형성되어 있다. 상기 공통전극들(5a, 5b, 5c)과 화소전극들(7a, 7b)사이에는 소정의 전압에 의해 횡전계가 발생하는데, 최초에 배향막의 배향방향(통상적으로 공통전극 및 화소전극과 일정 각도로 방향지어진)을 따라 배열된 액정분자는 상기 화소전극들(7a, 7b)에 전압이 인가됨에 따라 상기 공통전극들(5a, 5b, 5c)과 화소전극들(7a, 7b)사이에 형성된 횡전계를 따라 회전하게 되어 화면상에 화상을 표시한다.
도 3은 도 2의 화소전극 및 공통전극이 형성되는 과정을 나타낸 도면이다.
도 3에 도시된 바와 같이, (a)과정은 제 1기판(20) 상에 게이트 전극(11)이 형성되고, 상기 게이트 전극(11) 상에 게이트 절연층(22)이 형성되고, 상기 게이트 절연층(22) 상에 보호층(24)이 형성되고, 상기 보호층(24) 상에 투명한 도전성 박막(19)을 증착하고, 상기 투명한 도전성 박막(19) 상에 포토레지스트(18)을 도포한다. (b)과정은 포토공정을 마친후, 상기 보호층(24) 상에 투명한 도전성 박막으로 이루어진 공통전극(5)과 화소전극(7)이 형성된다.
(c)과정은 상기 포토공정에서 발생한 "오차"로 인해 상기 보호층(24) 상에 형성될 수 있는 투명한 도전성 박막으로 이루어진 공통전극(5) 및 화소전극(7)을 나타낸 것이다.
이때, 상기 공통전극(5)과 화소전극(7)들이 형성되는 과정에서 "오차"로 인해 설계치와 완성치 사이에 차이가 발생할 수 있다. 동일한 층에 상기 공통전극(5) 및 화소전극(7)이 형성되기 때문에 상기 "오차" 로 인한 상기 공통전극(5)과 화소전극(7)의 간격 차가 더 나게 된다. 즉, 상기 화소전극(7)과 상기 공통전극(5)간의 간격 차이가 나게 되면 상기 액정표시장치의 구동시 전계의 세기가 달라지기 때문에 휘도차이가 발생하여 얼룩이 발생하게 된다.
본 발명은 단위 픽셀영역내에 공통전극과 화소전극간의 간격과 꺽임 각도를 다양하게 하여 전극들 간의 간격 차이가 발생하도록 하여 얼룩 불량을 제거하여 휘도를 향상시킨 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제 1 실시예는 하부기판 상에 형성된 게이트라인과, 상기 게이트라인에 수직으로 형성된 데이터라인과, 상기 게이트라인 및 상기 데이터라인의 교차에 의해 정의된 화소 영역 상에 형성된 다수의 화소전극들 및 상기 화소전극과 동일층에 교대로 형성된 다수의 공통전극들을 포함하고, 상기 화소전극들과 상기 공통전극들 간의 간격이 서로 상이하게 형성된다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제 2 실시예는 하부기판 상에 형성된 게이트라인과, 상기 게이트라인에 수직으로 형성된 데이터라인과, 상기 게이트라인 및 상기 데이터라인의 교차에 의해 정의된 화소영역 상에 형성된 다수의 화소전극들 및 상기 화소전극들과 교대로 형성된 다수의 공통전극들을 포함하고, 상기 각 화소전극들과 상기 각 공통전극들은 상기 화소영역 상에서 서로 상이한 꺽임각도를 가진다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제 3 실시예는 하부기판 상에 형성된 게이트라인과, 상기 게이트라인에 수직으로 형성된 데이터라인과, 상기 게이트라인 및 상기 데이터라인의 교차에 의해 정의된 화소영역 상에 형성된 다수의 화소전극들 및 상기 화소전극들과 교대로 형성된 다수의 공통전극들을 포함하고, 상기 각 화소전극들과 상기 각 공통전극들은 상기 화소영역 상에서 서로 상이한 꺽임각도를 가지고, 상기 화소전극들과 상기 공통전극들 간의 간격이 상이하게 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 일부를 나타낸 평면도이다.
도 4에 도시된 바와 같이, 투명한 제 1 기판(미도시) 상에 화소영역을 정의 하기 위하여 일정한 간격을 갖고 일방향으로 게이트라인(103)이 배열되고, 상기 게이트라인(103)에 수직한 방향으로 일정한 간격을 갖고 데이터라인(101)이 배열된다. 공통전압(Vcom)이 공급되는 공통라인(102)이 상기 게이트라인(101)과 평행하게 배열된다.
이때, 상기 데이터라인(101)은 상기 화소영역에서 적어도 한번 이상 꺽이는 지그재그 형상을 갖는다. 상기 게이트라인(103)과 상기 데이터라인(101)의 교차에 의해 화소영역이 정의되고, 각 화소영역에 박막 트랜지스터(T)가 형성된다.
상기 박막트랜지스터(T)는 상기 게이트라인(103)으로부터 스캔신호가 인가되는 게이트전극(111)과, 상기 게이트전극(111) 위에 형성되어 상기 스캔신호가 인가됨에 따라 활성화 되어 채널층을 형성하는 반도체층(112)과, 상기 반도체층(112) 위에 형성되어 데이터라인(101)을 통해 화상신호가 인가되는 소스전극(113) 및 드레인 전극(114)으로 구성된다.
화소영역 내에는 상기 데이터라인(101)과 실질적으로 평행하게 배열된 복수의 공통전극(105a~105c)과 상기 공통전극들(105a~105c)과 교대로 배열된 화소전극(7a, 7b)이 배치되어 있다.
상기 공통전압 공급라인(102)에 공통전극들(105a~105c)들이 연결된다. 상기 공통전극들(105a~105c)이 형성된 동일층에 화소전극들(107a, 107b)이 형성된다.
상기 공통전극들(105a, 105b, 105c)과 화소전극들(107a, 107b)은 상기 데이터라인(101)과 평행하게 배열된다. 상기 공통전극들(105a, 105b, 105c)과 상기 화소전극들(107a, 107b)은 상기 데이터라인(101)에 평행되도록 적어도 한번 이상 꺽인 지그재그 형상을 갖는다.
이때, 상기 공통전극들(105a, 105b, 105c) 및 화소전극들(107a, 107b) 간의 간격은 상이하다. 예를 들어, 제 1 공통전극(105a)과 제 1 화소전극(107a)간의 간격(d1)은 상기 제 1 화소전극(107a)과 제 2 공통전극(105b)간의 간격(d2)과 상이하고, 상기 제 2 공통전극(105b)과 상기 제 2 화소전극(107b)간의 간격(d3)과 상기 제 2 화소전극(107b)과 제 3 공통전극(105c)간의 간격(d4)과 상이하다.
간격이 상이한 상기 공통전극들(105a, 105b, 105c) 및 상기 화소전극들(107a, 107b) 간에 횡전계가 발생하면 상기 액정표시장치내의 액정이 구동된다.
상기 공통전극들(105a, 105b, 105c)에는 공통전압 발생부(미도시)에서 생성된 공통전압(Vcom)이 상기 공통라인(102)를 경유하여 공급된다. 상기 공통전압(Vcom)은 상기 액정표시장치의 구동하기 위한 기준전압이다.
게이트 드라이버(미도시)를 통해 상기 게이트라인(103)으로 스캔신호가 공급되면, 상기 박막트랜지스터(T)가 온이 되고, 데이터 드라이버(미도시)에서 제공된 데이터신호가 상기 데이터라인(101)으로 공급되어 상기 화소전극들(107a, 107b)로 공급된다. 이때, 상기 데이터신호는 아날로그 전압값을 의미한다.
따라서, 공통전압(Vcom)이 공급되는 상기 공통전극들(105a, 105b, 105c)과 데이터신호가 공급되는 상기 화소전극들(107a, 10b) 간의 전위차로 인해 횡전계가 발생하고 상기 횡전계로 인해 상기 액정표시장치의 액정이 구동된다. 이때, 공통 전극들(105a, 105b, 105c, 107a, 107b) 간의 간격이 상이하고, 전위차가 간격에 비례하므로, 단위 픽셀영역내에 상기 공통전극들(105a, 105b, 105c) 및 화소전극들(107a, 107b) 사이에 발생하는 전위차도 역시 상이하다. 상기 화소전극(107a, 107b)에 똑같은 전압값이 인가되어도 상기 전극들 간의 간격이 작을수록 액정으로 투과되는 광의 투과율은 더 커진다. 즉, 동일한 전압 인가시, 상기 공통전극들(105a, 105b, 105c)과, 상기 화소전극들(107a, 107b) 간의 간격 차로 인해 상기 공통전극들(105a, 105b, 105c)과, 상기 화소전극들(107a, 107b) 사이에 서로 상이한 전계가 발생된다.
따라서 서로 상이한 횡전계가 대응하여 액정들이 서로 상이하게 변위된다. 이에 따라, 상기 공통전극들(105a, 105b, 105c)과, 상기 화소전극들(107a, 107b) 간의 광투과율이 상이하다. 상기 단위 픽셀영역내에 상이한 광투과율로 인해 여러개의 T-V 그래프가 형성된다.
도 5는 도 4의 공통전극들 및 화소전극들간의 간격에 따른 투과율과 전압과의 관계를 나타낸 T-V그래프이다.
도 5에 도시된 바와 같이, 상기 T-V그래프는 꺽임각도가 20°로 동일한 상기 공통전극들(105a, 105b, 105c)과 상기 화소전극들(107a, 107b) 간의 간격을 상이하게 하여 각 간격마다 투과율(T)과 전압(V)과의 관계를 나타낸다.
예를들어, 상기 전극들 간의 간격이 10㎛일때를 기준으로 한다. 상기 T-V 곡선에서 상기 전압(V)이 4V 일때를 살펴보면, 상기 전극들 간의 간격이 8㎛일때, 상기 공통전극들(105a, 105b, 105c)과 화소전극들(107a, 107b)의 상이한 간격 차에 의해 광이 액정으로 투과되는 투과율은 상기 전극들 간의 간격 차가 10㎛일때보다 크다.
상기 공통전극들(105a, 105b, 105c)과 상기 화소전극들(107a, 107b)사이의 간격이 10㎛으로 고정된 것보다 단위 픽셀영역내에 상기 전극들의 간격을 8 ~ 11㎛ 정도로 상이하게 형성함으로써, 상기 전극들의 간격에 따라 여러개의 T-V곡선들이 형성된다. 실제로 상기 여러개의 T-V곡선들의 평균값 또는 가중치값으로 된 하나의 T-V곡선이 형성된다. 상기 T-V곡선의 T는 액정으로 광이 투과되는 투과율을 의미하며, V는 상기 화소전극들로 공급되는 전압값을 의미한다.
상기 단위 픽셀영역내에 존재하는 각각의 전극들(105a, 105, 105c, 107a, 107b)의 간격이 상이함에 따라, 발생하는 전위차도 상이해 지고, 상기 각각의 전극들(105a, 105b, 105c, 107a, 107b)의 간격이 상이함에 따라, 액정으로 투과되는 광의 양 또한 상이하다. 상기 전극들(105a, 105b, 105c, 107a, 107b) 간의 상이한 간격 차로 인해 여러개의 T-V곡선이 형성되는데, 실제로 하나의 평균값 또는 가중치 값을 갖는 T-V곡선이 형성된다. 결국, 하나의 단위 픽셀영역내의 휘도는 상기 하나의 평균값 또는 가중치 값을 갖는 T-V곡선에 따라 발생한다.
이때, 상기 단위 픽셀영역내에 존재하는 공통전극들(105a, 105b, 105c)과 화소전극들(107a, 107b)간에 상이한 간격 차를 갖는 상기 단위 픽셀영역내의 휘도는 상기 전극들(105a, 105b, 105c, 107a, 107b)간에 일정한 간격 차를 갖는 단위 픽셀영역내의 휘도보다 밝다.
이에 따라, 동일층에 상기 공통전극들 및 화소전극들을 형성하는 과정에서 발생된 "오차"로 인해, 설계치보다 상기 공통전극들 및 화소전극들 간의 간격이 더 멀어진다. 그러나 상기 공통전극들 및 화소전극들간에 간격 차를 상이하게 함으로써, 여러개의 T-V곡선을 형성하여 여러개의 T-V곡선들의 평균값 또는 가중치 값을 갖는 T-V곡선에 따라 휘도가 발생하여 상기 전극들 간의 휘도 차이가 제거된다.
즉, 상기 단위 픽셀영역내에 존재하는 공통전극들(105a, 105b, 105c)과 화소전극들(107a, 107b)간에 간격을 상이하게 함으로써, 여러개의 T-V 곡선이 생기고 상기 여러개의 T-V 곡선들의 평균값 또는 가중치값을 갖는 하나의 T-V곡선을 따라 상기 단위 픽셀영역내의 휘도가 발생하여 상기 공통전극들(105a, 105b, 105c)와 상기 화소전극들(107a, 107b) 간의 일정한 간격 차를 갖는 단위 픽셀영역내의 휘도보다 밝게 된다.
도 6은 본 발명의 다른 실시예에 따른 액정표시장치용 어레이기판의 일부를 나타낸 평면도이다.
도 6에 도시된 바와 같이, 투명한 제 1 기판(미도시) 상에 화소영역을 정의 하기 위하여 일정한 간격을 갖고 일방향으로 게이트라인(203)이 배열되고, 상기 게이트라인(203)에 수직한 방향으로 일정한 간격을 갖고 데이터라인(201)이 배열된 다. 공통전압(Vcom)이 공급되는 공통라인(202)이 상기 게이트라인(201)과 평행하게 배열된다.
이때, 상기 데이터라인(201)은 상기 화소영역에서 적어도 한번 이상 꺽이는 지그재그 형상을 갖는다. 상기 게이트라인(203)과 상기 데이터라인(201)의 교차에 의해 화소영역이 정의되고, 각 화소영역에 박막 트랜지스터(T)가 형성된다.
상기 박막트랜지스터(T)는 상기 게이트라인(203)으로부터 스캔신호가 인가되는 게이트전극(211)과, 상기 게이트전극(211) 위에 형성되어 상기 스캔신호가 인가됨에 따라 활성화 되어 채널층을 형성하는 반도체층(212)과, 상기 반도체층(212) 위에 형성되어 데이터라인(201)을 통해 화상신호가 인가되는 소스전극(213) 및 드레인 전극(214)으로 구성된다.
화소영역 내에는 상기 데이터라인(201)과 실질적으로 평행하게 배열된 복수의 공통전극들(205a~205c)과 상기 공통전극들(205a~205c)과 교대로 배열된 화소전극들(207a, 207b)이 배치되어 있다.
상기 공통전압 공급라인(202)에 공통전극들(205a~205c)이 연결된다. 상기 공통전극들(205a~205c)이 형성된 동일층에 화소전극들(207a, 207b)이 형성된다.
상기 공통전극들(205a~205c)과 화소전극들(207a, 207b)은 상기 데이터라인(201)과 평행하게 배열된다. 상기 공통전극들(205a~205c)와 상기 화소전극들(207a, 207b)은 상기 데이터라인(201)에 평행되도록 적어도 한번 이상 꺽인 지그재그 형상을 갖는다.
이때, 상기 데이터라인(201)은 한 화소영역의 길이방향으로 적어도 한번 이 상 꺽이는 지그재그 형상을 한다.
동일층에 형성되고 투명한 도전성 박막으로 패터닝된 공통전극(205a, 205b, 205c)들과 화소전극(207a, 207b)은 상기 데이터라인(201)과 평행하게 배열된다. 이때, 상기 공통전극 및 상기 화소전극의 꺽임 각도는 상이하다.
예를 들어, 제 1 공통전극(205a)의 꺽임각도(θ1)는 10°이다. 제 1 화소전극(207a)의 꺽임각도(θ2)는 15°이다. 제 2 공통전극(205b)의 꺽임각도(θ3)는 20°이다. 제 2 화소전극(207b)의 꺽임각도(θ4)는 25°이다. 제 3 공통전극(205c)의 꺽임각도(θ5)는 30°이다. 이때, 상기 전극들의 간격차는 10㎛이다.
꺽임각도가 상이한 상기 공통전극들(205a, 205b, 205c) 및 상기 화소전극들(207a, 207b)간에 횡전계가 발생하면 상기 액정표시장치내의 액정이 구동된다.
상기 공통전극들(205a, 205b, 205c)에는 공통전압 발생부(미도시)에서 생성된 공통전압(Vcom)이 상기 공통라인(202)를 경유하여 공급된다. 상기 공통전압(Vcom)은 상기 액정표시장치의 구동하기 위한 기준전압이다.
게이트 드라이버(미도시)를 통해 상기 게이트라인(203)으로 스캔신호가 공급되면, 상기 박막트랜지스터(T)가 온이 되고, 데이터 드라이버(미도시)에서 제공된 데이터신호가 상기 데이터라인(201)으로 공급되어 상기 화소전극들(207a, 207b)로 공급된다. 이때, 상기 데이터신호는 아날로그 전압값을 의미한다.
따라서, 공통전압(Vcom)이 공급되는 상기 공통전극들(205a, 205b, 205c)과 데이터신호가 공급되는 상기 화소전극들(207a, 207b)들 간의 전위차로 인해 횡전계 가 발생하고 상기 횡전계로 인해 상기 액정표시장치의 액정이 구동된다. 이때, 상기 전극들(205a, 205b, 205c, 207a, 207b)의 꺽임각도가 상이함에 따라 각 전극들(205a, 205b, 205c, 207a, 207b)은 상이한 전계를 형성한다. 즉, 전압이 인가시, 상기 공통전극들(205a, 205b, 205c)과 상기 화소전극들(207a, 207b)간의 상이한 꺽임각도로 인해 상기 공통전극들(205a, 205b, 205c)과 상기 화소전극들(207a, 207b) 사이의 서로 상이한 전계가 발생된다. 따라서, 서로 상이한 전계에 대응하여 액정들이 서로 상이하게 변위된다. 이에 따라, 상기 공통전극들(205a, 205b, 205c)과 상기 화소전극들(207a, 207b)들간의 광투과율이 상이하다. 이로인해, 여러개의 전압(V)과 광투과율(T)의 관계를 나타낸 그래프가 형성된다. 즉, 상이한 꺽임각도로 인해 상기 단위 픽셀영역내에는 여러개의 T-V 그래프가 형성된다.
도 7은 도 6의 공통전극들 및 화소전극들간의 꺽임각도에 따른 투과율과 전압과의 관계를 나타낸 그래프이다.
도 7에 도시된 바와 같이, 상기 T-V그래프는 간격이 10㎛로 동일한 상기 공통전극들(205a, 205b, 205c)과 상기 화소전극들(207a, 207b)간의 상이한 꺽임각도로 인한 상기 전극들(205a, 205b, 205c, 207a, 207b)간의 투과율(T)과 전압(V)과의 관계를 나타낸다.
단위 픽셀영역내에 존재하는 상기 공통전극들(205a, 205b, 205c)과 화소전극들(207a, 207b)간의 간격을 동일하게 하고, 꺽임 각도를 (θ1=10°),(θ2= 15°),(θ3= 20°),(θ4= 25°),(θ5= 30°)로 상이하게 함에 따라 여러개의 T-V곡선들이 나타난다. 즉, 상기 공통전극들(205a, 205b, 205c)과 상기 화소전극들(207a, 207b)의 꺽임각도가 20°로 고정된 것보다 단위 픽셀영역내에 상기 전극들(205a, 205b, 205c, 207a, 207b)의 꺽임각도를 10°~ 30°로 상이하게 형성함으로써, 상기 전극들(205a, 205b, 205c, 207a, 207b)의 꺽임각도에 따라 여러개의 T-V곡선들이 형성된다. 실제로는 상기 여러개의 T-V곡선들의 평균값 또는 가중치값으로 된 하나의 T-V곡선이 형성된다. 상기 T-V곡선의 T는 액정으로 광이 투과되는 투과율을 의미하며, V는 상기 화소전극들로 공급되는 전압값을 의미한다.
상기 단위 픽셀영역 내에 존재하는 각각의 전극들(205a, 205b, 205c, 207a, 207b)의 꺽임각도가 상이함에 따라, 발생하는 전위차도 상이해 지고, 상기 각각의 전극들(205a, 205b, 205c, 207a, 207b)의 꺽임각도가 상이함에 따라, 액정으로 투과되는 광의 양 또한 상이하다. 상기 전극들(205a, 205b, 205c, 207a, 207b) 간의 상이한 꺽임각도로 인해 여러개의 T-V곡선이 형성되는데, 실제로 하나의 평균값 또는 가중치 값을 갖는 T-V곡선이 형성된다. 결국, 하나의 단위 픽셀영역내의 휘도는 상기 하나의 평균값 또는 가중치 값을 갖는 T-V곡선에 따라 발생한다.
이때, 상기 단위 픽셀영역내에 존재하는 공통전극들(205a, 205b, 205c)과 화소전극들(207a, 207b)간에 상이한 꺽임각도를 갖는 상기 단위 픽셀영역내의 휘도는 상기 전극들(205a, 205b, 205c, 207a, 207b)간의 일정한 꺽임각도를 갖는 단위 픽셀영역내의 휘도보다 밝다.
이에 따라, 동일층에 상기 공통전극 및 화소전극을 형성하는 과정에서 발생된 "오차"로 인해, 설계치보다 상기 공통전극 및 화소전극들 간의 간격이 더 멀어 진다. 상기 전극들간의 간격 차가 더 발생함에 따라, 상기 전극들간의 전위차가 약해진다. 그러나 상기 공통전극 및 화소전극들간에 꺽임각도를 상이하게 하여 형성함에 따라, 여러개의 T-V곡선을 형성하여 실제로 하나의 평균값 또는 가중치 값을 갖는 T-V곡선에 따라 휘도가 발생하여 상기 전극들 간의 휘도 차이가 제거된다.
한편, 단위 화소영역 내외의 공통전극들과 화소전극들의 간격 및 꺽임각도 모두를 상이하게 함으로써, 휘도 차이를 제거할 수 있다.
이상에서 살펴본 바와 같이, 단의 픽셀영역내에 존재하는 공통전극 및 화소전극들간의 간격과 꺽임각도를 상이하게 하여 여러개의 T-V곡선을 형성하여, 동일층에 공통전극 및 화소전극을 형성하는 과정에서 발생하는 "오차"로 인해 발생된 휘도차이를 개선하여 화질을 향상시킬 수 있다.

Claims (10)

  1. 하부기판 상에 형성된 게이트라인;
    상기 게이트라인에 수직으로 형성된 데이터라인;
    상기 게이트라인 및 상기 데이터라인의 교차에 의해 정의된 화소 영역 상에 형성된 다수의 화소전극들; 및
    상기 화소전극과 동일층에 교대로 형성된 다수의 공통전극들을 포함하고,
    상기 화소전극들과 상기 공통전극들 간의 간격이 서로 상이하게 형성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 데이터라인은 상기 화소전극들의 길이 방향을 따라 평행하게 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 공통전극과 화소전극간의 간격의 차이가 5㎛ ~ 15㎛를 갖는 것을 특징으로 하는 액정표시장치.
  4. 하부기판 상에 형성된 게이트라인;
    상기 게이트라인에 수직으로 형성된 데이터라인;
    상기 게이트라인 및 상기 데이터라인의 교차에 의해 정의된 화소영역 상에 형성된 다수의 화소전극들; 및
    상기 화소전극들과 동일층에 교대로 형성된 다수의 공통전극들을 포함하고,
    상기 각 화소전극들과 상기 각 공통전극들은 상기 화소영역 상에서 서로 상이한 꺽임각도를 가지는 것을 특징으로 하는 액정표시장치.
  5. 제 4항에 있어서,
    상기 각 화소전극들과 상기 각 공통전극들은 상기 화소영역 상에서 적어도 한번 이상 꺽이는 것을 특징으로 하는 액정표시장치.
  6. 제 4항에 있어서,
    상기 꺽임각도의 범위는 10°~ 30°를 갖는 것을 특징으로 하는 액정표시장치.
  7. 하부기판 상에 형성된 게이트라인;
    상기 게이트라인에 수직으로 형성된 데이터라인;
    상기 게이트라인 및 상기 데이터라인의 교차에 의해 정의된 화소영역 상에 형성된 다수의 화소전극들; 및
    상기 화소전극들과 동일층에 교대로 형성된 다수의 공통전극들을 포함하고,
    상기 각 화소전극들과 상기 각 공통전극들은 상기 화소영역 상에서 서로 상이한 꺽임각도를 가지고, 상기 화소전극들과 상기 공통전극들 간의 간격이 상이하게 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제 7항에 있어서,
    상기 공통전극과 화소전극간의 간격의 차이가 5㎛ ~ 15㎛를 갖는 것을 특징으로 하는 액정표시장치.
  9. 제 7항에 있어서,
    상기 각 화소전극들과 상기 각 공통전극들은 상기 화소영역 상에서 적어도 한번 이상 꺽이는 것을 특징으로 하는 액정표시장치.
  10. 제 7항에 있어서,
    상기 꺽임각도의 범위는 10° ~ 30°를 갖는 것을 특징으로 하는 액정표시장치.
KR1020040118332A 2004-12-31 2004-12-31 액정표시장치 KR100680510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118332A KR100680510B1 (ko) 2004-12-31 2004-12-31 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118332A KR100680510B1 (ko) 2004-12-31 2004-12-31 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060077852A KR20060077852A (ko) 2006-07-05
KR100680510B1 true KR100680510B1 (ko) 2007-02-08

Family

ID=37169851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118332A KR100680510B1 (ko) 2004-12-31 2004-12-31 액정표시장치

Country Status (1)

Country Link
KR (1) KR100680510B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314914B2 (en) 2010-12-31 2012-11-20 Samsung Display Co., Ltd. Liquid crystal display and exposure mask for manufacturing liquid crystal display

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760479B2 (en) 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
JP2010145870A (ja) 2008-12-19 2010-07-01 Sony Corp 液晶パネル及び電子機器
JP6100153B2 (ja) * 2013-12-11 2017-03-22 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020012367A (ko) * 2000-08-07 2002-02-16 구본준, 론 위라하디락사 광시야각 액정 표시 장치
KR20040003663A (ko) * 2002-07-03 2004-01-13 엘지.필립스 엘시디 주식회사 횡전계모드 액정표시소자
KR20060028979A (ko) * 2004-09-30 2006-04-04 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020012367A (ko) * 2000-08-07 2002-02-16 구본준, 론 위라하디락사 광시야각 액정 표시 장치
KR20040003663A (ko) * 2002-07-03 2004-01-13 엘지.필립스 엘시디 주식회사 횡전계모드 액정표시소자
KR20060028979A (ko) * 2004-09-30 2006-04-04 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
1020020012367 *
1020040003663 *
1020060028979 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314914B2 (en) 2010-12-31 2012-11-20 Samsung Display Co., Ltd. Liquid crystal display and exposure mask for manufacturing liquid crystal display

Also Published As

Publication number Publication date
KR20060077852A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
JP4663622B2 (ja) 液晶表示装置
KR100546258B1 (ko) 수평 전계 인가형 액정 표시 패널
US7443372B2 (en) Method for driving in-plane switching mode liquid crystal display device
US7990506B2 (en) Liquid crystal display device and electronic apparatus
US8094282B1 (en) Method of fabricating a liquid crystal display device having image-displaying and viewing angle-adjusting sub pixels and method of driving the same
EP1783543B1 (en) Transflective liquid crystal display device
JP3847590B2 (ja) 液晶表示装置
TWI396914B (zh) 液晶顯示器及其製造方法
US7593078B2 (en) Transflective liquid crystal display device having liquid crystal layer in the reflective portion thicker than in the transmissive portion
US7800570B2 (en) LCD device capable of controlling a viewing angle and method for driving the same
JP2004354407A (ja) 液晶表示装置
JPH06160878A (ja) 液晶表示装置
JP2006201451A (ja) 液晶表示装置
US10082702B2 (en) Liquid-crystal display apparatus and method of giving a pretilt to liquid-crystal molecules
US8581819B2 (en) Apparatus and method for driving liquid crystal display device
US7599036B2 (en) In-plane switching active matrix liquid crystal display apparatus
US7667804B2 (en) In-plane switching mode liquid crystal display device
JP4927429B2 (ja) 半透過型液晶表示装置
KR100680510B1 (ko) 액정표시장치
US8054427B2 (en) Liquid crystal display device
US8542327B2 (en) Liquid crystal display device
KR101208163B1 (ko) 액정 표시 장치
US20180004050A1 (en) Liquid crystal display device
JP3775089B2 (ja) 液晶装置および電子機器
JP4566579B2 (ja) 液晶表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14