KR20170029681A - 액정 표시 장치 및 그 제조방법 - Google Patents

액정 표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20170029681A
KR20170029681A KR1020150126215A KR20150126215A KR20170029681A KR 20170029681 A KR20170029681 A KR 20170029681A KR 1020150126215 A KR1020150126215 A KR 1020150126215A KR 20150126215 A KR20150126215 A KR 20150126215A KR 20170029681 A KR20170029681 A KR 20170029681A
Authority
KR
South Korea
Prior art keywords
electrode
sub
gate
pixel
semiconductor
Prior art date
Application number
KR1020150126215A
Other languages
English (en)
Inventor
김경종
신기철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150126215A priority Critical patent/KR20170029681A/ko
Priority to US15/069,204 priority patent/US10209541B2/en
Publication of KR20170029681A publication Critical patent/KR20170029681A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는 제1 방향으로 배치되는 제1 데이터 라인과 연결되는 데이터 구동부, 제1 방향과 다른 제2 방향으로 배치되는 제1 게이트 라인과 연결되는 게이트 구동부 및 게이트 전극이 제1 게이트 라인과 연결되고 일 전극이 제1 데이터 라인과 연결되며 타 전극이 제1 서브 화소 전극과 연결되는 제1 스위칭 소자를 갖는 제1 서브 화소부 및 게이트 전극이 제1 게이트 라인과 연결되고 일 전극이 제1 데이터 라인과 연결되며 타 전극이 제2 서브 화소 전극과 연결되는 제2 스위칭 소자를 갖는 제2 서브 화소부를 포함하며, 제2 스위칭 소자의 온 저항 값은 상기 제1 스위칭 소자의 온 저항 값보다 클 수 있다.

Description

액정 표시 장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 제조방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
그 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 기판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
한편, 액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정 분자를 그 장축이 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(Vertically Aligned mode)의 액정 표시 장치가 개발되고 있다. 수직 배향 방식의 액정 표시 장치는 측면 시인성 확보를 위해 하나의 화소부를 두 개의 서브(sub) 화소부로 구분하는 구조를 포함하여 다양한 구조로 개발되고 있다.
본 발명이 해결하고자 하는 과제는 서로 다른 레벨을 갖는 전압을 두 개의 서브 화소 전극에 인가시켜, 측면 시인성을 향상시킬 수 있는 액정 표시 장치 및 그 제조방법을 제공한다.
또한, 전압 분배를 위한 별도의 트랜지스터 및 이와 연결되는 컨택홀이 없이, 스위칭 소자의 저항 성분을 변화시켜 측면 시인성을 개선할 수 있는 액정 표시 장치 및 그 제조방법을 제공한다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 방향으로 배치되는 제1 데이터 라인과 연결되는 데이터 구동부, 상기 제1 방향과 다른 제2 방향으로 배치되는 제1 게이트 라인과 연결되는 게이트 구동부,및 게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 제1 데이터 라인과 연결되며 타 전극이 제1 서브 화소 전극과 연결되는 제1 스위칭 소자를 갖는 제1 서브 화소부 및 게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 제1 데이터 라인과 연결되며 타 전극이 제2 서브 화소 전극과 연결되는 제2 스위칭 소자를 갖는 제2 서브 화소부를 포함하며, 상기 제2 스위칭 소자의 온 저항 값은 상기 제1 스위칭 소자의 온 저항 값보다 클 수 있다.
또한, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우, 상기 제1 서브 화소 전극에 인가되는 전압의 레벨과 상기 제2 서브 화소 전극에 인가되는 전압의 레벨의 비는 1:0.63 내지 0.76일 수 있다.
또한, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우, 상기 제1 서브 화소 전극에 인가되는 전압의 레벨은 상기 제2 서브 화소 전극에 인가되는 전압의 레벨보다 높을 수 있다.
또한, 상기 제1 스위칭 소자는 비정질 규소 또는 다결정 규소를 갖는 제1 반도체 패턴을 포함하고, 상기 제2 스위칭 소자는 비정질 규소 또는 다결정 규소를 갖는 제2 반도체 패턴을 포함할 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치는, 기판의 상부에 배치되는 제1 게이트 라인, 상기 기판의 상부에서 상기 제1 게이트 라인과 절연되도록 배치되는 제1 데이터 라인, 상기 제1 게이트 라인과 연결되는 제1 게이트 전극, 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제1 데이터 라인과 연결되는 제1 소스 전극 및 제1 서브 화소 전극과 연결되는 제1 드레인 전극을 갖는 제1 스위칭 소자, 상기 제1 게이트 라인과 연결되는 제2 게이트 전극, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴 및 상기 제1 데이터 라인과 연결되는 제2 소스 전극 및 제2 서브 화소 전극과 연결되는 제2 드레인 전극을 갖는 제2 스위칭 소자를 포함하고, 상기 제2 반도체 패턴은 상기 제1 반도체 패턴보다 저항 값이 높을 수 있다.
또한, 상기 제2 스위칭 소자의 온 저항 값은 상기 제1 스위칭 소자의 온 저항 값보다 클 수 있다.
또한, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우, 상기 제1 서브 화소 전극에 인가되는 전압의 레벨과 상기 제2 서브 화소 전극에 인가되는 전압의 레벨의 비는 1:0.63 내지 0.76일 수 있다.
또한, 상기 제1 및 제2 반도체 패턴은 비정질 규소 또는 다결정 규소를 가질 수 있다.
또한, 상기 제1 게이트 라인의 상부에 배치되는 게이트 절연막 및 상기 게이트 절연막의 상부에 배치되며, 상기 제1 및 제2 반도체 패턴을 포함하는 반도체층을 더 포함하고, 상기 제1 소스 전극 및 상기 제1 드레인 전극은 상기 제1 반도체 패턴의 상부에서, 상기 제1 반도체 패턴과 적어도 일부가 중첩되도록 서로 이격되어 배치되며, 상기 제2 소스 전극 및 상기 제2 드레인 전극은 상기 제2 반도체 패턴의 상부에서, 상기 제2 반도체 패턴과 적어도 일부가 중첩되도록 서로 이격되어 배치될 수 있다.
또한, 상기 제1 소스 전극, 상기 제2 소스 전극, 상기 제1 드레인 전극 및 상기 제2 드레인 전극의 상부에 배치되는 제1 절연막, 상기 제1 절연막의 상부에 배치되는 컬러 필터 및 상기 컬러 필터의 상부에 배치되는 제2 절연막을 더 포함하고, 상기 제1 및 제2 서브 화소 전극은 상기 제2 절연막의 상부에 배치될 수 있다.
또한, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우, 상기 제1 서브 화소 전극에 인가되는 전압의 레벨은 상기 제2 서브 화소 전극에 인가되는 전압의 레벨보다 높을 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치의 제조방법은, 게이트 절연막에 의해 덮인 제1 게이트 라인이 배치되는 기판을 제공하는 단계, 상기 제1 게이트 라인과 연결되는 제1 게이트 전극 및 상기 게이트 절연막의 상부에 배치되는 제1 반도체 패턴을 갖는 제1 스위칭 소자와, 상기 제1 게이트 라인과 연결되는 제2 게이트 전극 및 상기 게이트 절연막의 상부에 배치되는 제2 반도체 패턴을 갖는 제2 스위칭 소자를 형성하는 단계 및 상기 제1 스위칭 소자의 제1 드레인 전극과 연결되는 제1 서브 화소 전극 및 상기 제2 스위칭 소자의 제2 드레인 전극과 연결되는 제2 서브 화소 전극을 형성하는 단계를 포함하고, 상기 제1 및 제2 스위칭 소자를 형성하는 단계는, 상기 게이트 절연막의 상부에 반도체층을 형성하는 단계, 상기 반도체층 중 상기 제2 반도체 패턴에 대응되는 영역에 빛을 조사하는 단계 및 상기 반도체층의 상부에 제1 데이터 도전체를 형성하고, 상기 제1 데이터 도전체를 이용하여 상기 제1, 제2 반도체 패턴, 상기 제1 및 제2 드레인 전극을 형성하는 단계를 포함할 수 있다.
또한, 상기 제1, 제2 반도체 패턴, 상기 제1 및 제2 드레인 전극을 형성하는 단계는, 상기 제1 데이터 도전체의 상부에 제1 영역 및 상기 제1 영역보다 두께가 작은 제2 영역을 갖는 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 마스크로 하여 상기 제1 데이터 도전체를 식각하여 상기 제2 데이터 도전체, 상기 제1 및 제2 반도체 패턴을 형성하는 단계, 상기 제1 감광막 패턴의 상기 제2 영역을 제거하여, 상기 제2 데이터 도전체의 일부를 노출하는 제2 감광막 패턴을 형성하는 단계 및 상기 제2 감광막 패턴을 마스크로 하여 상기 노출된 제2 데이터 도전체의 일부를 식각하여, 상기 제1 및 제2 드레인 전극을 형성하는 단계를 포함할 수 있다.
또한, 상기 빛을 조사하는 단계는, 상기 반도체층 중 상기 제2 반도체 패턴에 대응되는 영역과 중첩되는 개구부를 갖는 마스크를 통해 빛을 조사할 수 있다.
또한, 상기 제2 반도체 패턴은 상기 제1 반도체 패턴보다 저항 값이 높을 수 있다.
또한, 상기 제1 반도체 패턴은 비정질 규소 또는 다결정 규소를 포함하고, 상기 제2 반도체 패턴은 비정질 규소 또는 다결정 규소를 포함할 수 있다.
또한, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우, 상기 제1 서브 화소 전극에 인가되는 전압의 레벨과 상기 제2 서브 화소 전극에 인가되는 전압의 레벨의 비는 1:0.63 내지 0.76일 수 있다.
또한, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우, 상기 제1 서브 화소 전극에 인가되는 전압의 레벨은 상기 제2 서브 화소 전극에 인가되는 전압의 레벨보다 높을 수 있다.
또한, 상기 제1 및 제2 드레인 전극의 상부에 제1 절연막을 형성하는 단계, 상기 제1 절연막의 상부에 컬러 필터를 형성하는 단계 및 상기 컬러 필터의 상부에 제2 절연막을 형성하는 단계를 더 포함하고, 상기 제1 및 제2 서브 화소 전극은 상기 제2 절연막의 상부에 배치될 수 있다.
또한, 상기 제1 서브 화소 전극은 상기 제1 드레인 전극과 제1 컨택홀을 통해 전기적으로 연결되고, 상기 제2 서브 화소 전극은 상기 제2 드레인 전극과 제2 컨택홀을 통해 전기적으로 연결될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
하나의 화소부 내에 포함되는 두 개의 서브 화소 전극 각각에 서로 다른 레벨을 갖는 전압이 인가됨으로써, 측면 시인성이 향상될 수 있다.
또한, 별도의 전압 분배를 위한 트랜지스터 및 이와 연결되는 컨택홀을 포함하지 않음으로써, 두 개의 서브 화소 전극 간의 거리를 좁힐 수 있고, 이에 따라 개구율 및 투과율이 향상될 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1에 도시한 화소부의 일 실시예를 나타낸 등가 회로도이다.
도 3은 도 2에 도시한 화소부의 일 실시예를 나타낸 레이아웃도이다.
도 4는 도 3의 I1-I1'면을 따라 자른 단면도이다.
도 5는 도 3의 I2-I2'면을 따라 자른 단면도이다.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 액정 표시 장치의 효과를 설명하기 위한 도면이다.
도 9 내지 도 14는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조방법을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이며, 단지 하나의 구성요소를 다른 구성요소와 구별하기 위해 사용하는 것이다. 따라서, 이하에서 언급되는 제1구성요소는 본 발명의 기술적 사상 내에서 제2구성요소일 수 있음은 물론이다.
이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들에 대해 설명한다. 다만, 본 명세서에서는 본 발명에 따른 표시 장치를 액정 표시 장치를 예로 들어 설명하나, 이에 제한되는 것은 아니며 유기 발광 표시 장치의 경우에도 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 간략하게 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 표시 패널(110), 데이터 구동부(120), 게이트 구동부(230) 및 타이밍 제어부(140)를 포함할 수 있다.
표시 패널(110)은 화상을 표시하는 패널이다. 표시 패널(110)은 하부 표시판(10, 도 4 참조), 하부 표시판(10)에 대향하는 상부 표시판(20, 도 4 참조) 및 그 사이에 개재되는 액정층(30, 도 4 참조)을 포함할 수 있다. 즉, 표시 패널(110)은 액정 패널일 수 있다. 표시 패널(110)은 복수의 게이트 라인(GL1 내지 GLn) 및 복수의 데이터 라인(DL1 내지 DLm)과 연결된다. 또한, 표시 패널(110)은 복수의 게이트 라인(GL1 내지 GLn) 중 하나와 복수의 데이터 라인(DL1 내지 DLm) 중 하나와 연결되는 복수의 화소부를 포함한다. 도 1에서는 제i 게이트 라인(GLi)과 제j 데이터 라인(DLj)에 연결되는 화소부(PXij)만 대표로 도시하였으며, 본 명세서에서는 화소부(PXij)를 기준으로 설명하기로 한다. 복수의 게이트 라인(GL1 내지 GLn), 복수의 데이터 라인(DL1 내지 DLm) 및 복수의 화소부는 표시 패널(110)의 하부 표시판(10) 상에 형성될 수 있으며, 각 라인들은 서로 절연되어 배치된다.
복수의 화소부는 일 실시예로 매트릭스 형상으로 배치될 수 있다. 복수의 데이터 라인(DL1 내지 DLm)은 일 실시예로 하부 표시판(10) 상에 제1 방향(d1)을 따라 연장될 수 있으며, 복수의 게이트 라인(GL1 내지 GLn)은 제1 방향(d1)과 교차되는 제2 방향(d2)을 따라 연장될 수 있다. 도 1을 기준으로 제1 방향(d1)은 열 방향이며, 제2 방향(d2)은 행 방향이다. 복수의 화소부는 연결된 복수의 게이트 라인(GL1 내지 GLn) 중 하나로부터 제공되는 게이트 신호에 응답하여, 복수의 데이터 라인(DL1 내지 DLm) 중 하나로부터 데이터 신호를 제공받는다.
데이터 구동부(120)는 일 실시예로 쉬프트 레지스터(shift register), 래치(latch) 및 디지털-아날로그 변환부(DAC) 등을 포함할 수 있다. 데이터 구동부(120)는 타이밍 제어부(140)로부터 제1 제어 신호(CONT1) 및 영상 데이터(DATA)를 제공받을 수 있다. 데이터 구동부(120)는 제1 제어 신호(CONT1)에 대응하여 기준 전압을 선택할 수 있으며, 선택된 기준 전압에 따라 입력되는 디지털 파형의 영상 데이터(DATA)를 복수의 데이터 신호(D1 내지 Dm)로 변환할 수 있다. 데이터 구동부(120)는 생성된 복수의 데이터 신호(D1 내지 Dm)를 표시 패널(110)로 제공할 수 있다.
게이트 구동부(230)는 타이밍 제어부(140)로부터 제2 제어 신호(CONT2)를 제공받을 수 있다. 게이트 구동부(230)는 제공받은 제2 제어 신호(CONT2)에 따라 복수의 게이트 신호(G1 내지 Gn)를 표시 패널(110)에 제공할 수 있다.
타이밍 제어부(140)는 외부로부터 영상 신호(R, G, B) 및 이의 제어 신호(CS)를 입력 받을 수 있다. 제어 신호(CS)는 일 실시예로 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE) 등을 포함할 수 있다. 타이밍 제어부(140)는 외부로부터 제공받은 신호들을 표시 패널(110)의 동작 조건에 적합하도록 처리한 이후, 영상 데이터(DATA), 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 생성할 수 있다. 제1 제어 신호(CONT1)는 영상 데이터(DATA)의 입력 시작을 지시하는 수평 동기 시작 신호(STH) 및 복수의 데이터 라인(DL1 내지 DLm)에 복수의 데이터 신호(D1 내지 Dm)의 인가를 제어하는 로드 신호(TP) 등을 포함할 수 있다. 제2 제어 신호(CONT2)는 복수의 스캔 신호(S1 내지 Sn)의 출력 시작을 지시하는 스캔 개시 신호(STV) 및 스캔 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 등을 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 액정 표시 장치는 전원 제공부(도면 미도시)를 더 포함할 수 있다. 전원 제공부는 본 발명의 일 실시예에 따른 표시 장치의 동작 전원을 공급할 수 있으며, 공통 라인(도면 미도시)을 통해 공통 전극(Vcom, 도 2 참조)에 공통 전압을 제공할 수 있다. 공통 전극(310)은 일 실시예로 상부 기판(20)에 형성될 수 있으나 이에 제한되는 것은 아니다.
도 2는 도 1에 도시한 화소부(PXij)의 일 실시예를 나타낸 등가 회로도이다. 이하, 복수의 화소부 중 제j 데이터 라인(단, j는 1 이상의 자연수) 및 제i 게이트 라인(단, i는 1 이상의 자연수)과 연결되는 화소부(PXij)를 예로 들어 설명하기로 한다.
화소부(PXij)는 제1 및 제2 서브 화소부(SPX1, SPX2)를 포함할 수 있다. 제1 및 제2 서브 화소부(SPX1, SPX2)는 제j 데이터 신호(Dj)를 제공받아, 서로 다른 감마 곡선에 따른 영상을 표시할 수 있으며, 또는 동일한 감마 곡선에 따른 영상을 표현할 수도 있다. 즉, 제1 및 제2 서브 화소부(SPX1, SPX2)는 하나의 데이터 신호에 대해 서로 다른 휘도를 갖는 영상을 표시할 수 있으며, 이에 따라 측면 시인성을 향상시킬 수 있다. 한편, 제1 및 제2 서브 화소부(SPX1, SPX2)는 서로 면적이 동일할 수도 있으며, 또는 다를 수도 있다.
제1 서브 화소부(SPX1)는 제1 스위칭 소자(TR1) 및 제1 액정 커패시터(Clc1)를 포함할 수 있다. 제2 서브 화소부(SPX2)는 제2 스위칭 소자(TR2) 및 제2 액정 커패시터(Clc2)를 포함할 수 있다. 제1 및 제2 스위칭 소자(TR1, TR2)는 일 실시예로 박막 트랜지스터 등의 삼단자 소자일 수 있다. 이하 제1 및 제2 스위칭 소자(TR1, TR2)가 박막 트랜지스터인 것으로 예를 들어 설명하기로 한다.
먼저 제1 서브 화소부(SPX1)에 대해 설명하면, 제1 스위칭 소자(TR1)는 게이트 전극이 제i 게이트 라인(GLi)과 연결되고, 일 전극이 제j 데이터 라인(DLj)과 연결되며, 타 전극이 제1 액정 커패시터(Clc1)의 일 전극과 연결될 수 있다. 제1 스위칭 소자(TR1)의 일 전극은 일 실시예로 소스 전극일 수 있으며, 타 전극은 일 실시예로 드레인 전극일 수 있다. 제1 액정 커패시터(Clc1)는 제1 스위칭 소자(TR1)의 타 전극과 연결되는 제1 서브 화소 전극(PE1) 및 공통 전극(Vcom) 사이에 형성될 수 있다. 제1 서브 화소 전극(PE1)은 제1 컨택홀(CNT1)을 통해 제1 스위칭 소자의 타 전극과 연결될 수 있다. 이에 대해서는 도 4를 참조하여 후술하기로 한다.
제1 스위칭 소자(TR1)는 제i 게이트 라인(GLi)으로부터 제공받은 제i 게이트 신호(Gi)에 응답하여 턴 온 되어, 제j 데이터 라인(DLj)으로부터 제공받은 제j 데이터 신호(Dj)를 제1 액정 커패시터(Clc1)의 일 전극, 즉 제1 서브 화소 전극(PE1)에 제공할 수 있다. 이에 따라, 제1 액정 커패시터(Clc1)에는 제1 서브 화소 전극(PE1)에 인가되는 전압과 공통 전극(Vcom)에 인가되는 공통 전압의 전압 차 만큼의 전압이 충전된다.
다음으로 제2 서브 화소부(SPX2)에 대해 설명하기로 한다. 제2 스위칭 소자(TR2)는 게이트 전극이 제i 게이트 라인(GLi)과 연결되고, 일 전극이 제j 데이터 라인(DLj)과 연결되며, 타 전극이 제2 액정 커패시터(Clc2)의 일 전극과 연결될 수 있다. 제2 스위칭 소자(TR2)의 일 전극은 일 실시예로 소스 전극일 수 있으며, 타 전극은 일 실시예로 드레인 전극일 수 있다. 제2 액정 커패시터(Clc2)는 제2 스위칭 소자(TR2)의 타 전극과 연결되는 제2 서브 화소 전극(PE2) 및 공통 전극(Vcom) 사이에 형성될 수 있다. 한편, 제2 서브 화소 전극(PE2)은 제2 컨택홀(CNT2)을 통해 제2 스위칭 소자(TR2)의 타 전극과 연결될 수 있다. 이에 대해서는 도 4를 참조하여 후술하기로 한다.
제2 스위칭 소자(TR2)는 제i 게이트 라인(GLi)으로부터 제공받은 제i 게이트 신호(Gi)에 응답하여 턴 온 되어, 제j 데이터 라인(DLj)으로부터 제공받은 제j 데이터 신호(Dj)를 제2 액정 커패시터(Clc2)의 일 전극, 즉 제2 서브 화소 전극(PE2)에 제공할 수 있다. 이에 따라, 제2 액정 커패시터(Clc2)에는 제2 서브 화소 전극(PE2)에 인가되는 전압과 공통 전극(Vcom)에 인가되는 공통 전압의 전압 차 만큼의 전압이 충전된다.
즉, 제1 서브 화소부(SPX1)와 제2 서브 화소부(SPX2)는 동일한 게이트 신호(Gi)를 제공받아 제1 및 제2 스위칭 소자(TR1, TR2) 각각이 턴 온 될 수 있으며, 이에 따라 동일한 데이터 신호(Dj)를 각각의 서브 화소 전극(PE1, PE2)에 인가할 수 있다.
다만, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 스위칭 소자(TR1)의 온 저항 값이 제2 스위칭 소자(TR2)의 온 저항 값보다 낮을 수 있다. 이에 따라, 제1 및 제2 스위칭 소자(TR1, TR2)가 동시에 턴 온 되어 제j 데이터 라인(DLj)으로부터 동일한 전압 레벨의 데이터 신호를 인가받는 경우라도, 제2 스위칭 소자(TR2)의 온 저항 값이 제1 스위칭 소자(TR1)의 온 저항 값보다 높으므로, 제2 서브 화소 전극(PE2)에 인가되는 전압의 레벨이 제1 서브 화소 전극(PE1)에 인가되는 전압의 레벨보다 높다. 예를 들어, 상기 제1 및 제2 스위칭 소자(TR1, TR2)가 턴 온 되는 경우, 상기 제1 서브 화소 전극(PE1)에 인가되는 전압의 레벨과 상기 제2 서브 화소 전극(PE2)에 인가되는 전압의 레벨의 비는 1:0.63 내지 0.76일 수 있다.
즉, 제i 게이트 라인(GLi) 및 제j 데이터 라인(DLj) 각각과 연결되는 화소부(PXij) 내에 서로 다른 레벨을 갖는 전압이 각 서브 화소 전극에 인가됨으로써, 제1 및 제2 서브 화소부(SPX1, SPX2)의 액정 분자들이 기울어지는 각도가 다르게 된다. 이에 따라, 본 발명의 일 실시예에 따른 액정 표시 장치는 각 서브 화소부 간의 휘도가 달라짐에 따라 시인성이 향상될 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치는 전압 분배를 위한 별도의 스위칭 소자를 형성할 필요가 없으며, 이에 따라 별도의 스위칭 소자에 전압을 인가하기 위한 컨택홀도 형성할 필요가 없다. 따라서, 본 발명의 일 실시예에 따른 액정 표시 장치는 전압 분배를 위한 별도의 스위칭 소자 및 상기 별도의 스위칭 소자와 연결되는 컨택홀을 형성할 필요가 없어, 개구율 측면에서 유리하다. 이에 대해서는 도 3 내지 도 5를 참조하여 설명하기로 한다.
도 3은 도 2에 도시한 화소부(PXij)의 일 실시예를 나타낸 레이아웃도이다. 도 4는 도 3의 I1-I1'면을 따라 자른 단면도이다. 도 5는 도 3의 I2-I2'면을 따라 자른 단면도이다.
도 3 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 하부 표시판(10), 상부 표시판(20) 및 그 사이에 개재되는 액정층(30)을 포함할 수 있다. 하부 표시판(10)은 상부 표시판(20)과 서로 마주보도록 배치될 수 있다. 일 실시예로, 하부 표시판(10)은 상부 표시판(20)과 실링(sealing)을 통해 합착될 수 있다.
먼저, 하부 표시판(10)에 대해 설명하기로 한다.
하부 기판(100)은 일 실시예로 투명한 유리 기판, 플라스틱 기판 등일 수 있으며, 복수의 스위칭 소자가 배치되는 어레이 기판일 수 있다. 하부 기판(100)의 상부에는 제1 및 제2 게이트 전극(GE1, GE2)을 갖는 제i 게이트 라인(GLi)이 배치될 수 있다.
제1 게이트 전극(GE1)은 제i 게이트 라인(GLi)으로부터 제1 반도체 패턴(230a)쪽으로 돌출 또는 확장될 수 있으며, 제2 게이트 전극(GE2)은 제i 게이트 라인(GLi)으로부터 제2 반도체 패턴(230b)쪽으로 돌출 또는 확장될 수 있다. 제i 게이트 라인(GLi), 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)은 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다.
게이트 절연막(220)은 제i 게이트 라인(GLi), 제1 및 제2 게이트 전극(GE1, GE2)의 상부에 배치될 수 있다. 게이트 절연막(220)은 일 실시예로 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 형성될 수 있다. 게이트 절연막(220)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중 막 구조를 가질 수도 있다.
반도체층(230)은 게이트 절연막(220)의 상부에 배치될 수 있으며, 일 실시예로 비정질 규소, 다결정 규소 등으로 형성될 수 있다. 반도체층(230)은 제j 데이터 라인(DLj)과 적어도 일부가 중첩되도록 배치될 수 있다. 뿐만 아니라, 일 실시예로 하나의 마스크 공정을 통해 복수의 데이터 라인, 제1, 제2 소스 전극(SE1, SE2), 제1, 제2 드레인 전극(DE1, DE2)과 반도체층(230)을 함께 형성하는 경우, 상기 구성들의 하부에 반도체층(230)이 배치될 수 있다. 즉, 반도체층(230)은 채널 영역을 제외하고는 전반적으로 복수의 데이터 라인과 실질적으로 동일한 형태를 가질 수 있다. 반도체층(230)은 제1 스위칭 소자(TR1)를 형성하는 제1 반도체 패턴(230a) 및 제2 스위칭 소자(TR2)를 형성하는 제2 반도체 패턴(230b)을 포함할 수 있다. 제1 반도체 패턴(230a)은 제1 게이트 전극(GE1)과 적어도 일부가 중첩되도록 배치되며, 제2 반도체 패턴(230b)은 제2 게이트 전극(GE2)과 적어도 일부가 중첩되도록 배치된다.
한편, 제2 반도체 패턴(230b)은 제1 반도체 패턴(230a) 보다 저항 값이 높을 수 있다. 이에 따라, 제2 스위칭 소자(TR2)의 온 저항 값이 제1 스위칭 소자(TR1)의 온 저항 값 보다 높을 수 있다. 이에 대해서는 후술하기로 한다.
저항성 접촉층(240)은 반도체층(230)의 상부에 배치될 수 있다. 저항성 접촉층(240)은 인(phosphorus)과 같은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
제j 데이터 라인(DLj), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2)은 저항성 접촉층(240)의 상부에 배치될 수 있다. 즉, 제j 데이터 라인(DLj)은 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2)과 서로 동일 층에 배치될 수 있으며, 특히 제1 소스 전극(SE1) 및 제2 소스 전극(SE2)과 각각 연결될 수 있다. 제1 드레인 전극(DE1)은 제1 컨택홀(CNT1)을 통해 제1 서브 화소 전극(PE1)과 전기적으로 연결될 수 있다. 제2 드레인 전극(DE2)은 제2 컨택홀(CNT2)을 통해 제2 서브 화소 전극(PE2)과 전기적으로 연결될 수 있다.
제j 데이터 라인(DLj), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2)은 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다. 다만 이에 제한되는 것은 아니며, 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 게이트 전극(GE1)과 적어도 일부가 중첩되도록 배치될 수 있으며, 서로 동일 층에서 소정의 거리 이격되어 배치될 수 있다. 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 게이트 전극(GE2)과 적어도 일부가 중첩되도록 배치될 수 있으며, 서로 동일 층에서 소정의 거리 이격되어 배치될 수 있다.
이에 따라, 제1 게이트 전극(GE1), 제1 반도체 패턴(230a), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 스위칭 소자(TR1)를 형성하며, 제2 게이트 전극(GE2), 제2 반도체 패턴(230b), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 스위칭 소자(TR2)를 형성한다. 즉, 제1 스위칭 소자(TR1)는 제i 게이트 신호(Gi)를 제공받아 턴 온 되어 제1 소스 전극(SE1)을 통해 제j 데이터 라인(DLj)으로부터 제j 데이터 신호(Dj)를 제공받을 수 있으며, 제1 드레인 전극(DE1) 및 이와 연결된 제1 컨택홀(CNT1)을 통해 상기 제j 데이터 신호(Dj)를 제1 서브 화소 전극(PE1)에 제공할 수 있다. 마찬가지로, 제i 게이트 신호(Gi)를 제공받아 턴 온 되어 제2 스위칭 소자(TR2)는 제2 소스 전극 연장부(SE2a)와 연결되는 제2 소스 전극(SE2)을 통해 제j 데이터 라인(DLj)으로부터 제j 데이터 신호(Dj)를 제공받을 수 있으며, 제2 드레인 전극(DE2) 및 이와 연결된 제2 컨택홀(CNT2)을 통해 상기 제j 데이터 신호(Dj)를 제2 서브 화소 전극(PE2)에 제공할 수 있다.
다만, 제1 반도체 패턴(230a)의 저항 값은 제2 반도체 패턴(230b)의 저항 값보다 낮으므로, 결국 제1 및 제2 소스 전극(SE1, SE2)을 통해 동일한 제j 데이터 신호(Dj)를 제공받는 경우라도, 제2 서브 화소 전극(PE2)에 인가되는 전압의 레벨이 제1 서브 화소 전극(PE1)에 인가되는 전압의 레벨보다 높다. 이에 따라, 제1 및 제2 서브 화소부(SPX1, SPX2)의 액정 분자들이 기울어지는 각도가 다르게 됨으로, 본 발명의 일 실시예에 따른 액정 표시 장치는 각 서브 화소부 간의 휘도가 달라짐에 따라 시인성이 향상될 수 있다.
제1 패시베이션막(250)은 제j 데이터 라인(DLj), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2)을 포함한 게이트 절연막(220)의 상부에 배치될 수 있다. 제1 패시베이션막(250)은 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다. 제1 패시베이션막(250)은 제1 패시베이션막(250)의 상부에 배치되는 컬러 필터(260)의 안료가 노출된 반도체 부분으로 유입되는 것을 방지할 수 있다.
컬러 필터(260)는 제1 패시베이션막(250)의 상부에 형성될 수 있다. 컬러 필터(260)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있으나, 이에 제한되는 것은 아니다. 컬러 필터(260)는 인접하는 화소마다 서로 다른 색을 표시하는 물질로 형성될 수 있다.
컬러 필터(260)의 상부에는 제2 패시베이션막(270)이 배치될 수 있다. 제2 패시베이션막(270)은 질화 규소와 산화 규소 따위의 무기 절연물 또는 유기 절연물로 형성될 수 있다. 제2 패시베이션막(270)은 컬러 필터(260)의 상부가 들뜨는 것을 방지하고, 컬러 필터(260)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(30)의 오염을 억제하여 화면 구동 시 야기될 수 있는 잔상 등의 불량을 방지할 수 있다.
제1 서브 화소 전극(PE1)은 제2 패시베이션막(270)의 상부에 배치되어, 제1 컨택홀(CNT1)을 통해 노출된 제1 드레인 전극(DE1)과 전기적으로 연결될 수 있다. 제2 서브 화소 전극(PE2)은 제2 패시베이션막(270)의 상부에 배치되어, 제2 컨택홀(CNT2)을 통해 노출된 제2 드레인 전극(DE2)과 전기적으로 연결될 수 있다. 제1 및 제2 서브 화소 전극(PE1, PE2)은 ITO 및 IZO 등의 투명 도전 물질이나, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다.
제1 서브 화소 전극(PE1)은 일 실시예로 복수의 제1 슬릿(SL1)을 포함할 수 있으며, 제2 서브 화소 전극(PE2)은 일 실시예로 복수의 제2 슬릿(SL2)을 포함할 수 있다. 제1 서브 화소 전극(PE1)의 경우를 예로 들어 설명하면, 제1 슬릿(SL1)은 제1 서브 화소 전극(PE1)과 후술하는 공통 전극(310) 사이에 프린지 필드를 형성하여, 복수의 액정 분자(31)들이 특정 방향으로 회전할 수 있도록 한다. 제1 및 제2 서브 화소 전극(PE1, PE2)은 일 실시예로 전체적인 모양이 사각형일 수 있으며, 복수의 가로 줄기부 및 이와 교차하는 복수의 세로 줄기부를 갖는 십자형 줄기부를 포함할 수 있다.
도면에는 도시하지 않았으나, 본 발명의 일 실시예에 따른 액정 표시 장치는 제j 데이터 라인(DLj)을 포함한 복수의 데이터 라인의 상부에 배치되는 차폐 전극(도면 미도시)을 포함할 수 있다. 차폐 전극은 제1 및 제2 서브 화소 전극(PE1, PE2)과 동일 층, 즉 제2 패시베이션막(270)의 상부에 배치될 수 있다. 차폐 전극은 공통 전극(310)에 인가되는 전압과 동일한 전압이 인가될 수 있으며, 복수의 데이터 라인과 중첩되도록 배치됨에 따라 복수의 데이터 라인과 인접하는 화소 전극 사이의 커플링에 의한 빛샘 현상을 방지할 수 있다. 차폐 전극은 일 실시예로, ITO 및 IZO 등의 투명 도전 물질이나, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다.
다음으로, 상부 표시판(20)에 대해 설명하기로 한다.
상부 기판(280)은 투명한 유리 또는 플라스틱 등으로 형성될 수 있다. 상부 기판(280) 상에는 블랙 매트릭스(black matrix)라고도 지칭되며 빛샘을 막아주는 차광 부재(290)가 배치될 수 있다. 상부 기판(300) 및 차광 부재(290) 상에는 오버코트층(300)이 배치될 수 있다. 오버코트층(280)은 절연 물질로 형성될 수 있으며, 경우에 따라 생략될 수도 있다.
공통 전극(310)은 오버코트층(300) 상에 배치될 수 있다. 공통 전극(310)은 적어도 일부가 제1 및 제2 서브 화소 전극(PE1, PE2)과 중첩되도록 배치될 수 있다. 한편, 제1 서브 화소 전극(PE1)에 제1 스위칭 소자(TR1)의 스위칭 동작에 의해 제j 데이터 신호(Dj)가 인가되고, 공통 전극(310)에 공통 전압이 인가되는 경우, 제1 서브 화소 전극(PE1)과 공통 전극(310) 사이에는 전계가 형성될 수 있으며, 생성된 전계에 따라 복수의 액정 분자(31)들이 배향될 수 있다. 이와 유사하게, 제2 서브 화소 전극(PE2)과 공통 전극(310) 사이에도 전계가 형성될 수 있으나, 전술한 바와 같이 제2 서브 화소 전극(PE2)에 인가되는 전압이 제1 서브 화소 전극(PE1)에 인가되는 전압(PE2)보다 레벨이 낮음에 따라, 제2 서브 화소 전극(PE2)과 공통 전극(310) 사이에 위치하는 복수의 액정 분자들과 제1 서브 화소 전극(PE1)과 공통 전극(310) 사이에 위치하는 복수의 액정 분자들의 배향 상태는 서로 상이하게 된다. 이에 따라, 본 발명의 일 실시예에 따른 액정 표시 장치는 별도의 전압 분배를 위한 트랜지스터 및 이와 연결되는 컨택홀을 추가로 형성하지 않더라도, 제1 및 제2 서브 화소 전극(PE1, PE2)에 인가되는 전압의 크기를 다르게 할 수 있어, 측면 시인성을 향상시킬 수 있다.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 액정 표시 장치의 효과를 설명하기 위한 도면이다.
도 6의 (a)는 종래 기술에 따른 액정 표시 장치, 즉 별도의 전압 분배를 위한 트랜지스터 및 이와 연결되는 컨택홀을 갖는 액정 표시 장치에 관한 것이며, 도 6의 (b)는 본 발명의 일 실시예에 따른 액정 표시 장치에 관한 것이다.
도 6을 참조하면, (a)에 도시된 제1 서브 화소부(SPX1')와 (b)에 도시된 제2 서브 화소부(SPX'1)는 실질적으로 길이가 서로 동일할 수 있으나, (a)에 도시된 제2 서브 화소부(SPX2')와 (b)에 도시된 제2 서브 화소부(SPX2')는 서로 길이가 상이하다. 이는 본 발명의 일 실시예에 따른 액정 표시 장치가 별도의 전압 분배를 위한 트랜지스터 및 이와 연결되는 컨택홀을 포함하지 않기 때문이다. 이에 따라, (b)에 도시된 제1 서브 화소부(SPX1) 및 제2 서브 화소부(SPX2) 사이의 간격(l2)이 (a)에 도시된 제1 서브 화소부(SPX1') 및 제2 서브 화소부(SPX2') 사이의 간격(l1)보다 작을 수 있다. 따라서, 본 발명의 일 실시예에 따른 액정 표시 장치의 경우 빛이 통과되는 영역이 상대적으로 많음에 따라 개구율이 높아, 투과율이 향상된다.
도 7을 참조하면, 종래 기술에 따른 액정 표시 장치의 경우(720)에 비해, 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(710)가 최대 투과율이 약 8.7% 향상된 것을 알 수 있다.
도 8은 본 발명의 일 실시예에 따른 액정 표시 장치의 정면 감마 커브(gamma curve)의 경우(810), 종래에 따른 액정 표시 장치의 측면 감마 커브의 경우(820) 및 본 발명의 일 실시예에 따른 액정 표시 장치의 측면 감마 커브(gamma curve)의 경우(830)를 그래프로 나타낸 도면이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 측면 감마 커브의 경우(830)가 동일 계조(예: gray)에서 시인성 지수(GDI)가 종래에 따른 액정 표시 장치의 측면 감마 커브의 경우(820)에 비해 낮은 것을 알 수 있다. 예를 들어, 종래에 따른 액정 표시 장치의 측면 감마 커브의 시인성 지수가 0.303일 때, 본 발명의 일 실시예에 따른 액정 표시 장치의 측면 감마 커브의 시인성 지수는 0.265일 수 있다. 즉, 본 발명의 일 실시예에 따른 액정 표시 장치의 경우 측면 시인성 지수가 종래에 비해 낮으므로, 시인성이 향상되는 것을 알 수 있다.
도 9 내지 도 14는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조방법을 설명하기 위한 도면이다. 도 9 내지 도 14에서는 도 3의 I3-I3'선을 따라 자른 단면도를 기준으로 제1 스위칭 소자(TR1)의 제조방법을 설명하며, 도 3의 I4-I4'선을 따라 자른 단면도를 기준으로 제2 스위칭 소자(TR2)의 제조방법을 설명하기로 한다.
도 3 내지 도 5 및 도 9를 참조하면, 하부 기판(210)의 상부에 제i 게이트 라인(GLi)을 형성한다. 제i 게이트 라인(GLi)은 제1 및 제2 게이트 전극(GE1, GE2)을 포함할 수 있다. 보다 상세하게는, 하부 기판(210)의 상부에 게이트 도전층을 형성하고 이를 감광막 패턴을 이용하여 식각함으로써, 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)을 갖는 제i 게이트 라인(GLi)을 형성할 수 있다. 게이트 도전층은 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다. 다만 이에 제한되는 것은 아니며, 게이트 도전층은 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
이어서, 감광막 패턴(도면 미도시)을 제거하고, 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제i 게이트 라인(GLi)의 상부에 게이트 절연막(220)을 형성한다. 게이트 절연막(220)은 일 실시예로 화학 기상 증착법으로 형성할 수 있다. 게이트 절연막(220)은 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제i 게이트 라인(GLi)이 형성된 하부 기판(210)의 전면에 형성된다.
도 10을 참조하면, 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 게이트 절연막(220)의 상부에 반도체층(230)을 먼저 형성한다. 다만, 도 9에서는 구체적인 설명을 위해 빛이 조사되기 전의 반도체층을 230으로 표시하며, 빛이 조사된 이후의 반도체층을 231으로 표시하기로 한다.
반도체층(230)은 비정질 규소, 다결정 규소 등을 화학 기상 증착 방법으로 증착함으로써 적층될 수 있다. 이후, 마스크(320)을 이용하여 제2 반도체 패턴(230b)이 형성되는 부분에만 빛을 조사할 수 있다. 즉, 마스크(320)는 반도체층(230) 중 제2 반도체 패턴(230b)이 형성되는 부분을 제외한 나머지 부분에는 빛이 조사되지 않도록 하며, 반도체층(230) 중 제2 반도체 패턴(230b)이 형성되는 부분에는 빛이 조사될 수 있도록 슬릿을 포함할 수 있다. 마스크(320)는 일 실시예로 하프톤 마스크(half-tone mask) 또는 슬릿 마스크(slit mask)일 수 있다.
이를 통해, 본 발명의 일 실시예에 따른 액정 표시 장치는 제2 스위칭 소자(TR2)를 형성하는 제2 반도체 패턴(230b)에 대응되는 영역을 선택적으로 빛에 노출시킴으로써, 제2 반도체 패턴(230b)에 대응되는 영역 내의 비정질 규소 또는 다결정 규소의 저항 성분이 증가된 반도체층(231)이 형성될 수 있다. 즉, 제2 반도체 패턴(230b)에 대응되는 영역은 빛에 의해 제2 반도체 패턴(230b)에 대응되는 영역 내의 댕글링 본드(Dangling-bond)가 분해됨에 따라 저항 특성이 변화될 수 있으며, 보다 상세하게는 다른 영역에 비해 저항 성분이 증가될 수 있다. 이에 반해, 제1 반도체 패턴(230a)에 대응되는 영역에는 빛이 조사되지 않음으로, 저항 특성이 변화되지 않는다. 따라서, 반도체층(231)은 저항 성분이 서로 다른 제1 반도체 패턴(230a)에 대응되는 영역과 제2 반도체 패턴(230b)에 대응되는 영역을 가질 수 있다.
이후, 반도체층(231)의 상부에 저항성 접촉막(231) 및 제1 데이터 도전체(S/D_1)를 형성할 수 있다. 저항성 접촉막(231)은 인(phosphorus)과 같은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 또한, 제1 데이터 도전체(S/D_1)는 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성할 수 있다.
다음으로, 도 11을 참조하면, 제1 데이터 도전체(S/D_1)의 상부에 감광막을 도포하고, 상기 감광막을 하프톤 마스크(half-tone mask, 도면 미도시)나 슬릿 마스크를 이용하여 노광 및 현상함으로써 제1 감광막 패턴(40)을 형성한다. 제1 감광막 패턴(40)은 제1 두께를 갖는 제1 영역(40a)과 상기 제1 두께보다 작은 제2 두께를 갖는 제2 영역(40b)을 포함한다. 제1 영역(40a)은 데이터 배선이 잔류할 부분에 위치하며, 제2 영역(40b)은 제1 및 제2 스위칭 소자(TR1, TR2)의 채널 영역에 대응되는 부분에 위치한다.
다음으로 도 12를 함께 참조하면, 제1 감광막 패턴(40)을 마스크로 하여 노출된 제1 데이터 도전체(S/D_1)를 식각함으로써, 제2 데이터 도전체(S/D_2)를 형성한다. 제1 데이터 도전체(S/D_1)의 식각은 예컨대, 습식 식각으로 이루어질 수 있다. 상기 식각 공정을 통해 데이터 라인의 패턴이 형성된다. 계속해서, 제1 감광막 패턴(40)을 마스크로 이용하여 저항성 접촉 막(241)을 식각하여 저항성 접촉층(240)을 형성하며, 반도체층(231)을 식각하여 제1 및 제2 반도체 패턴(230a, 230b)을 형성한다. 상기 식각 공정은 예를 들어 건식 식각(dry etching)으로 진행될 수 있다.
상술한 두 번의 식각 공정을 통해 게이트 절연막(220)이 노출된다. 한편, 위 식각 단계를 거치면서, 제2 데이터 도전체(S/D_2)의 일 측면과 제1 및 제2 반도체 패턴(230a, 230b)의 일 측면은 실질적으로 오버랩될 수 있다. 마찬가지로, 제2 데이터 도전체(S/D_2)의 타 측면과 제1 및 제2 반도체 패턴(230a, 230b)의 타 측면은 실질적으로 오버랩될 수 있다.
다음으로 도 13을 참조하면, 제1 감광막 패턴(40)의 두께를 전반적으로 감소시켜 제2 영역(40b)이 제거된 제2 감광막 패턴(41)을 형성한다. 그 결과 채널부에 대응하는 부위에서 제2 데이터 도전체(S/D_2)이 노출될 수 있다. 제2 감광막 패턴(41)의 형성은 에치백이나 애싱(ashing) 공정 등에 의해 진행될 수 있다.
다음으로, 도 13 및 도 14를 참조하면, 제2 감광막 패턴(41)을 마스크로 하여 노출된 제2 데이터 도전체(S/D_2)을 식각한다. 이에 따라, 서로 이격되어 배치되는 제1 소스 전극(SE1) 및 제1 드레인 전극(SE1)이 형성될 수 있다. 또한, 서로 이격되어 배치되는 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 형성될 수 있다.
이후, 제1 반도체 패턴(230a), 제2 반도체 패턴(230b), 게이트 절연막(220), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2)의 상부에는 제1 패시베이션막(250), 컬러 필터(260) 및 제2 패시베이션막(270)이 순차적으로 형성될 수 있다.
다음으로, 노출된 제1 드레인 전극(DE1)과 연결되는 제1 컨택홀(CNT1) 및 노출된 제2 드레인 전극(DE2)과 연결되는 제2 컨택홀(CNT2)을 형성한다. 이후, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함하는 제1 및 제2 서브 화소 전극(PE1, PE2)을 제2 패시베이션막(270)의 상부에 형성한다.
본 발명의 일 실시예에 따른 액정 표시 장치는, 하나의 화소부 내에 서로 온 저항 값이 다른 스위칭 소자를 갖는 제1 및 제2 서브 화소부(SPX1, ZSPX2)가 포함됨으로써, 서로 동일한 데이터 신호를 제공받는 경우라도, 각 서브 화소 전극에 인가되는 전압의 레벨이 상이할 수 있다. 이에 따라, 제1 및 제2 서브 화소부(SPX1, SPX2)의 액정 분자들이 기울어지는 각도가 다르게 됨에 따라, 본 발명의 일 실시예에 따른 액정 표시 장치는 각 서브 화소부 간의 휘도가 달라 시인성이 향상될 수 있다.
또한, 상술한 바와 같이 제1 및 제2 서브 화소부(SPX1, SPX2)는 각각 하나의 스위칭 소자 및 이와 연결되는 컨택홀을 포함하며, 전압 분배를 위한 별도의 트랜지스터와 별도의 트랜지스터와 연결되기 위한 컨택홀을 포함하지 않는다. 이에 따라, 상대적으로 개구율이 향상될 수 있으며, 결국 본 발명의 일 실시예에 따른 액정 표시 장치는 투과율 측면에서 유리하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이지 않는 것으로 이해해야 한다.
10: 하부 표시판;
20: 상부 표시판;
30: 액정층;
110: 표시 패널;
120: 데이터 구동부;
130: 게이트 구동부;
140: 타이밍 제어부;
SPX1: 제1 서브 화소부; SPX2: 제2 서브 화소부
TR1: 제1 스위칭 소자; TR2: 제2 스위칭 소자;

Claims (20)

  1. 제1 방향으로 배치되는 제1 데이터 라인과 연결되는 데이터 구동부;
    상기 제1 방향과 다른 제2 방향으로 배치되는 제1 게이트 라인과 연결되는 게이트 구동부;
    게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 제1 데이터 라인과 연결되며 타 전극이 제1 서브 화소 전극과 연결되는 제1 스위칭 소자를 갖는 제1 서브 화소부; 및
    게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 제1 데이터 라인과 연결되며 타 전극이 제2 서브 화소 전극과 연결되는 제2 스위칭 소자를 갖는 제2 서브 화소부를 포함하며,
    상기 제2 스위칭 소자의 온 저항 값은 상기 제1 스위칭 소자의 온 저항 값보다 큰 액정 표시 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우,
    상기 제1 서브 화소 전극에 인가되는 전압의 레벨과 상기 제2 서브 화소 전극에 인가되는 전압의 레벨의 비는 1:0.63 내지 0.76인 액정 표시 장치.
  3. 제1항에 있어서, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우,
    상기 제1 서브 화소 전극에 인가되는 전압의 레벨은 상기 제2 서브 화소 전극에 인가되는 전압의 레벨보다 높은 액정 표시 장치.
  4. 제1항에 있어서,
    상기 제1 스위칭 소자는 비정질 규소 또는 다결정 규소를 갖는 제1 반도체 패턴을 포함하고, 상기 제2 스위칭 소자는 비정질 규소 또는 다결정 규소를 갖는 제2 반도체 패턴을 포함하는 액정 표시 장치.
  5. 기판의 상부에 배치되는 제1 게이트 라인;
    상기 기판의 상부에서 상기 제1 게이트 라인과 절연되도록 배치되는 제1 데이터 라인;
    상기 제1 게이트 라인과 연결되는 제1 게이트 전극, 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제1 데이터 라인과 연결되는 제1 소스 전극 및 제1 서브 화소 전극과 연결되는 제1 드레인 전극을 갖는 제1 스위칭 소자;
    상기 제1 게이트 라인과 연결되는 제2 게이트 전극, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴 및 상기 제1 데이터 라인과 연결되는 제2 소스 전극 및 제2 서브 화소 전극과 연결되는 제2 드레인 전극을 갖는 제2 스위칭 소자를 포함하고,
    상기 제2 반도체 패턴은 상기 제1 반도체 패턴보다 저항 값이 높은 액정 표시 장치.
  6. 제5항에 있어서,
    상기 제2 스위칭 소자의 온 저항 값은 상기 제1 스위칭 소자의 온 저항 값보다 큰 액정 표시 장치.
  7. 제5항에 있어서, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우,
    상기 제1 서브 화소 전극에 인가되는 전압의 레벨과 상기 제2 서브 화소 전극에 인가되는 전압의 레벨의 비는 1:0.63 내지 0.76인 액정 표시 장치.
  8. 제5항에 있어서,
    상기 제1 및 제2 반도체 패턴은 비정질 규소 또는 다결정 규소를 갖는 액정 표시 장치.
  9. 제5항에 있어서,
    상기 제1 게이트 라인의 상부에 배치되는 게이트 절연막; 및
    상기 게이트 절연막의 상부에 배치되며, 상기 제1 및 제2 반도체 패턴을 포함하는 반도체층을 더 포함하고,
    상기 제1 소스 전극 및 상기 제1 드레인 전극은 상기 제1 반도체 패턴의 상부에서, 상기 제1 반도체 패턴과 적어도 일부가 중첩되도록 서로 이격되어 배치되며,
    상기 제2 소스 전극 및 상기 제2 드레인 전극은 상기 제2 반도체 패턴의 상부에서, 상기 제2 반도체 패턴과 적어도 일부가 중첩되도록 서로 이격되어 배치되는 액정 표시 장치.
  10. 제9항에 있어서,
    상기 제1 소스 전극, 상기 제2 소스 전극, 상기 제1 드레인 전극 및 상기 제2 드레인 전극의 상부에 배치되는 제1 절연막;
    상기 제1 절연막의 상부에 배치되는 컬러 필터; 및
    상기 컬러 필터의 상부에 배치되는 제2 절연막을 더 포함하고,
    상기 제1 및 제2 서브 화소 전극은 상기 제2 절연막의 상부에 배치되는 액정 표시 장치.
  11. 제5항에 있어서, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우,
    상기 제1 서브 화소 전극에 인가되는 전압의 레벨은 상기 제2 서브 화소 전극에 인가되는 전압의 레벨보다 높은 액정 표시 장치.
  12. 게이트 절연막에 의해 덮인 제1 게이트 라인이 배치되는 기판을 제공하는 단계;
    상기 제1 게이트 라인과 연결되는 제1 게이트 전극 및 상기 게이트 절연막의 상부에 배치되는 제1 반도체 패턴을 갖는 제1 스위칭 소자와, 상기 제1 게이트 라인과 연결되는 제2 게이트 전극 및 상기 게이트 절연막의 상부에 배치되는 제2 반도체 패턴을 갖는 제2 스위칭 소자를 형성하는 단계; 및
    상기 제1 스위칭 소자의 제1 드레인 전극과 연결되는 제1 서브 화소 전극 및 상기 제2 스위칭 소자의 제2 드레인 전극과 연결되는 제2 서브 화소 전극을 형성하는 단계를 포함하고,
    상기 제1 및 제2 스위칭 소자를 형성하는 단계는,
    상기 게이트 절연막의 상부에 반도체층을 형성하는 단계;
    상기 반도체층 중 상기 제2 반도체 패턴에 대응되는 영역에 빛을 조사하는 단계; 및
    상기 반도체층의 상부에 제1 데이터 도전체를 형성하고, 상기 제1 데이터 도전체를 이용하여 상기 제1, 제2 반도체 패턴, 상기 제1 및 제2 드레인 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조방법.
  13. 제12항에 있어서,
    상기 제1, 제2 반도체 패턴, 상기 제1 및 제2 드레인 전극을 형성하는 단계는,
    상기 제1 데이터 도전체의 상부에 제1 영역 및 상기 제1 영역보다 두께가 작은 제2 영역을 갖는 제1 감광막 패턴을 형성하는 단계;
    상기 제1 감광막 패턴을 마스크로 하여 상기 제1 데이터 도전체를 식각하여 상기 제2 데이터 도전체, 상기 제1 및 제2 반도체 패턴을 형성하는 단계;
    상기 제1 감광막 패턴의 상기 제2 영역을 제거하여, 상기 제2 데이터 도전체의 일부를 노출하는 제2 감광막 패턴을 형성하는 단계; 및
    상기 제2 감광막 패턴을 마스크로 하여 상기 노출된 제2 데이터 도전체의 일부를 식각하여, 상기 제1 및 제2 드레인 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조방법.
  14. 제12항에 있어서, 상기 빛을 조사하는 단계는,
    상기 반도체층 중 상기 제2 반도체 패턴에 대응되는 영역과 중첩되는 개구부를 갖는 마스크를 통해 빛을 조사하는 액정 표시 장치의 제조방법.
  15. 제12항에 있어서,
    상기 제2 반도체 패턴은 상기 제1 반도체 패턴보다 저항 값이 높은 액정 표시 장치의 제조방법.
  16. 제12항에 있어서,
    상기 제1 반도체 패턴은 비정질 규소 또는 다결정 규소를 포함하고, 상기 제2 반도체 패턴은 비정질 규소 또는 다결정 규소를 포함하는 액정 표시 장치의 제조방법.
  17. 제12항에 있어서, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우,
    상기 제1 서브 화소 전극에 인가되는 전압의 레벨과 상기 제2 서브 화소 전극에 인가되는 전압의 레벨의 비는 1:0.63 내지 0.76인 액정 표시 장치의 제조방법.
  18. 제12항에 있어서, 상기 제1 및 제2 스위칭 소자가 턴 온 되는 경우,
    상기 제1 서브 화소 전극에 인가되는 전압의 레벨은 상기 제2 서브 화소 전극에 인가되는 전압의 레벨보다 높은 액정 표시 장치의 제조방법.
  19. 제12항에 있어서,
    상기 제1 및 제2 드레인 전극의 상부에 제1 절연막을 형성하는 단계;
    상기 제1 절연막의 상부에 컬러 필터를 형성하는 단계; 및
    상기 컬러 필터의 상부에 제2 절연막을 형성하는 단계를 더 포함하고,
    상기 제1 및 제2 서브 화소 전극은 상기 제2 절연막의 상부에 배치되는 액정 표시 장치의 제조방법.
  20. 제12항에 있어서,
    상기 제1 서브 화소 전극은 상기 제1 드레인 전극과 제1 컨택홀을 통해 전기적으로 연결되고, 상기 제2 서브 화소 전극은 상기 제2 드레인 전극과 제2 컨택홀을 통해 전기적으로 연결되는 액정 표시 장치의 제조방법.
KR1020150126215A 2015-09-07 2015-09-07 액정 표시 장치 및 그 제조방법 KR20170029681A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150126215A KR20170029681A (ko) 2015-09-07 2015-09-07 액정 표시 장치 및 그 제조방법
US15/069,204 US10209541B2 (en) 2015-09-07 2016-03-14 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150126215A KR20170029681A (ko) 2015-09-07 2015-09-07 액정 표시 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20170029681A true KR20170029681A (ko) 2017-03-16

Family

ID=58189938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150126215A KR20170029681A (ko) 2015-09-07 2015-09-07 액정 표시 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US10209541B2 (ko)
KR (1) KR20170029681A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108107637A (zh) * 2017-11-23 2018-06-01 深圳市华星光电技术有限公司 一种薄膜晶体管液晶显示器阵列基板及其制作方法
KR102579893B1 (ko) * 2018-04-20 2023-09-18 삼성디스플레이 주식회사 표시 장치
CN110827762B (zh) * 2018-08-14 2021-07-09 云谷（固安）科技有限公司 显示面板、显示屏及其控制方法以及显示终端

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR101197044B1 (ko) * 2004-12-02 2012-11-06 삼성디스플레이 주식회사 액정 표시 장치
JP4932823B2 (ja) * 2006-03-06 2012-05-16 シャープ株式会社 アクティブマトリクス基板、表示装置及びテレビジョン受像機
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR101273632B1 (ko) * 2008-06-12 2013-06-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101518325B1 (ko) * 2008-12-18 2015-05-11 삼성디스플레이 주식회사 액정 표시 장치
KR101566432B1 (ko) 2009-03-05 2015-11-06 삼성디스플레이 주식회사 표시 장치
JP5400507B2 (ja) * 2009-07-13 2014-01-29 キヤノン株式会社 撮像装置及び放射線撮像システム
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
KR101659831B1 (ko) * 2010-04-22 2016-09-27 삼성디스플레이 주식회사 액정표시장치, 이를 구동하는 방법 및 이의 제조 방법
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR101863759B1 (ko) 2011-09-29 2018-06-04 삼성디스플레이 주식회사 액정 표시 장치
KR101944482B1 (ko) * 2012-01-18 2019-02-07 삼성디스플레이 주식회사 표시 패널 및 이의 구동 방법
CN204719374U (zh) * 2015-05-26 2015-10-21 京东方科技集团股份有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
US10209541B2 (en) 2019-02-19
US20170068122A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
CN106802519B (zh) 液晶显示装置及其制造方法
KR101209051B1 (ko) 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
JP2007052419A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR102116898B1 (ko) 표시 장치
KR20080050795A (ko) 박막 트랜지스터 기판 및 이의 제조방법
KR20160053261A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20220137751A1 (en) Display substrate, display device, manufacturing method and driving method for display substrate
US20190302556A1 (en) Liquid crystal display device
KR20170019531A (ko) 액정 표시 장치
US20170115522A1 (en) Liquid crystal display having increased resistance to short circuits and method of manufacturing the same
KR20170039793A (ko) 액정 표시 장치
US20200081308A1 (en) Image display device
US9618809B2 (en) Liquid crystal display and method for manufacturing same
KR20170029681A (ko) 액정 표시 장치 및 그 제조방법
US10295874B2 (en) Display device and method of manufacturing the display device
US7868955B2 (en) Liquid crystal display and method for manufacturing the same
KR102472373B1 (ko) 액정 표시 장치
KR102446004B1 (ko) 액정 표시 장치
KR101946927B1 (ko) 액정표시장치용 어레이기판 및 이의 제조방법
KR102497664B1 (ko) 액정 표시 장치
KR102481182B1 (ko) 액정 표시 장치
KR101429921B1 (ko) 액정표시장치
US10068930B2 (en) Display device
KR20150030907A (ko) 표시 기판의 제조 방법, 표시 패널 및 이를 포함하는 표시 장치
KR20200007108A (ko) 액정 표시 장치