JP2009289374A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009289374A5 JP2009289374A5 JP2008143580A JP2008143580A JP2009289374A5 JP 2009289374 A5 JP2009289374 A5 JP 2009289374A5 JP 2008143580 A JP2008143580 A JP 2008143580A JP 2008143580 A JP2008143580 A JP 2008143580A JP 2009289374 A5 JP2009289374 A5 JP 2009289374A5
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory unit
- memory device
- semiconductor memory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (11)
- 第1メモリ部と、
第1ビット数からなる第1データと、
前記第1ビット数より小さい第2ビット数からなる第2データと、
制御回路と、を備え、
前記制御回路は、複数の前記第2データに基づいて前記第1データを生成し、前記生成された第1データを前記第1メモリ部に書き込み、
さらに、第2メモリ部と、を備え、
前記制御回路は、
前記第1メモリ部に書き込まれた前記第1データのビットを前記第1メモリ部から読み出し、
前記第1メモリ部から読み出された前記第1データに基づいて前記第1ビット数を有する第3データを生成し、
前記生成された第3データのビットを前記第2メモリ部に書き込む、ことを特徴とする半導体記憶装置。 - 前記第2ビット数と同数のビット数からなる第4データと、を備え、
前記制御回路は、
前記第2メモリ部に書き込まれた前記第3データのビットを前記第2メモリ部から読み出し、
前記読み出された第3データに基づいて複数の前記第4データを生成し、
さらに、前記半導体記憶装置の故障検出テストとして前記第4データを所定のデータと一致するか否かをテストするテスターに、前記生成された複数の前記第4データをそれぞれ出力する、ことを特徴とする請求項1に記載の半導体記憶装置。 - 前記第2データ又は前記第4データを前記半導体記憶装置へ入出力するように構成した入出力端子を含み、
前記第1メモリ部は、前記第1データを第1メモリ部へ入出力するように構成した第1内部端子を含み、
前記第2メモリ部は、前記第3データを第2メモリ部へ入出力するように構成した第2内部端子を含み、
前記第1内部端子及び前記第2内部端子の数は、前記入出力端子の数より大きいことを特徴とする請求項2に記載の半導体記憶装置。 - 前記半導体記憶装置に供給されるリードコマンド及びライトコマンドを備え、
前記リードコマンドが前記半導体記憶装置に供給された後に前記ライトコマンドが前記半導体記憶装置に供給される場合に、
前記制御回路は、
前記ライトコマンドが前記半導体記憶装置に供給された後に、前記半導体記憶装置に供給されたリードコマンドを受け取るのに応じて前記第1メモリ部から前記第1データのビットを読み出し、
前記読み出しの後、前記半導体記憶装置に供給されたライトコマンドを受け取るのに応じて前記第2メモリ部へ前記第3データのビットを書き込むことを特徴とする請求項3に記載の半導体記憶装置。 - 前記第1データの前記第1ビット数は、複数の前記第2データの総ビット数と同数であることを特徴とする請求項4に記載の半導体記憶装置。
- データを記憶するメモリ部と、
n(n≧2)個のデータ入出力端子を介してnビット幅のデータを前記メモリ部にクロック信号に同期して入出力する手段と、
前記n個のデータ入出力端子のうちの予め選択されたm(m≦n)個のデータ入出力端子を介して前記メモリ部にデータを入出力する手段と、
前記メモリ部の任意の記憶領域から順次前記nビット幅でデータを読み出し、前記読み出した該nビット幅のデータを前記記憶領域とは異なる記憶領域に記憶させるループバック回路と、
を備えることを特徴とする半導体記憶装置。 - 前記メモリ部は、前記nビット幅のデータの読み出し及び書き込みを独立に行うメモリブロックを複数有し、
前記ループバック回路は、前記メモリブロックから入力されるnビット幅のデータを異なる前記メモリブロックへ出力する
ことを特徴とする請求項6に記載の半導体記憶装置。 - 前記半導体記憶装置は、
書き込みコマンドが読み出しコマンド入力後予め定められたクロックサイクル経過後に入力されると、前記読み出しコマンドで指定される前記メモリ部の記憶領域から前記nビット幅のデータを読み出すと共に、前記ループバック回路を使用して読み出した該データを前記書き込みコマンドで指定される前記メモリ部の記憶領域に記憶させる
ことを特徴とする請求項7に記載の半導体記憶装置。 - 前記データ入出力端子は、データの入出力を行うデータ端子と共に、前記半導体記憶装置の故障検出テスト用データの入出力のみを行うテストデータ専用端子とを含み、
前記nビット幅のデータは、前記テストデータ専用端子を介して入力されたデータである
ことを特徴とする請求項8に記載の半導体記憶装置。 - 半導体記憶装置におけるテスト方法であって、
テスターからのテストデータの入出力としてはテストデータ専用端子のみ使用し、
前記テスターが、前記テストデータ専用端子から前記テストデータを入力し、メモリ部の第1の記憶領域に記憶させるテストデータ入力過程と、
前記メモリ部の前記第1の記憶領域から前記テストデータを読み出すと共に、ループバック回路を使用して読み出した該テストデータを前記メモリ部の前記第1の記憶領域とは異なる第2の記憶領域に記憶させる動作テスト過程と、
前記テスターが、前記メモリ部の前記第2の記憶領域から前記テストデータを前記テストデータ専用端子から読み出し、読み出した該テストデータが予め定めたデータと一致するか否かにより前記半導体記憶装置の故障を検出するテストデータ出力過程と
を有することを特徴とするテスト方法。 - 前記テストデータ入力過程又は前記テストデータ出力過程における前記半導体記憶装置に入力されるクロック信号の周波数は、前記動作テスト過程における前記半導体記憶装置に入力されるクロック周波数より遅い
ことを特徴とする請求項10に記載のテスト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143580A JP5665263B2 (ja) | 2008-05-30 | 2008-05-30 | 半導体記憶装置、及び該半導体記憶装置のテスト方法 |
US12/260,842 US7911861B2 (en) | 2008-05-30 | 2008-10-29 | Semiconductor memory device and method of testing semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143580A JP5665263B2 (ja) | 2008-05-30 | 2008-05-30 | 半導体記憶装置、及び該半導体記憶装置のテスト方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009289374A JP2009289374A (ja) | 2009-12-10 |
JP2009289374A5 true JP2009289374A5 (ja) | 2011-03-17 |
JP5665263B2 JP5665263B2 (ja) | 2015-02-04 |
Family
ID=41379626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008143580A Expired - Fee Related JP5665263B2 (ja) | 2008-05-30 | 2008-05-30 | 半導体記憶装置、及び該半導体記憶装置のテスト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7911861B2 (ja) |
JP (1) | JP5665263B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009301612A (ja) * | 2008-06-10 | 2009-12-24 | Elpida Memory Inc | 半導体記憶装置 |
JP5579972B2 (ja) * | 2008-08-01 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置及び半導体記憶装置のテスト方法 |
US8607104B2 (en) * | 2010-12-20 | 2013-12-10 | Advanced Micro Devices, Inc. | Memory diagnostics system and method with hardware-based read/write patterns |
WO2012115840A2 (en) * | 2011-02-24 | 2012-08-30 | Rambus Inc. | Delay fault testing for chip i/o |
JP2013196713A (ja) * | 2012-03-16 | 2013-09-30 | Fujitsu Semiconductor Ltd | 半導体装置の試験方法 |
JP2015008025A (ja) * | 2013-06-25 | 2015-01-15 | マイクロン テクノロジー, インク. | 半導体装置 |
KR102077072B1 (ko) * | 2013-07-05 | 2020-02-14 | 에스케이하이닉스 주식회사 | 병렬 테스트 장치 및 방법 |
US9767868B2 (en) * | 2014-01-24 | 2017-09-19 | Qualcomm Incorporated | Providing memory training of dynamic random access memory (DRAM) systems using port-to-port loopbacks, and related methods, systems, and apparatuses |
US10134482B2 (en) | 2017-01-17 | 2018-11-20 | Micron Technology, Inc. | Apparatuses and methods for high speed writing test mode for memories |
KR102477268B1 (ko) * | 2018-01-26 | 2022-12-13 | 삼성전자주식회사 | 메모리 모듈의 정보를 실시간으로 모니터링하는 방법 및 시스템 |
CN114566205A (zh) * | 2022-03-02 | 2022-05-31 | 长鑫存储技术有限公司 | 存储芯片的测试方法、装置、存储介质与电子设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58205992A (ja) * | 1982-05-25 | 1983-12-01 | Fujitsu Ltd | Lsi内蔵メモリの試験方法 |
JPH01251400A (ja) * | 1988-03-30 | 1989-10-06 | Toshiba Corp | Ramのチェック方法 |
JPH0362245A (ja) * | 1989-07-31 | 1991-03-18 | Nec Corp | 半導体集積回路 |
JPH04275654A (ja) * | 1991-03-01 | 1992-10-01 | Nec Corp | 情報処理装置の記憶部診断方式 |
JPH04373047A (ja) * | 1991-06-24 | 1992-12-25 | Nec Corp | メモリ診断方式 |
JPH10207787A (ja) * | 1997-01-28 | 1998-08-07 | Nec Commun Syst Ltd | 記憶装置試験システム |
JP3948141B2 (ja) * | 1998-09-24 | 2007-07-25 | 富士通株式会社 | 半導体記憶装置及びその制御方法 |
JP2000156078A (ja) * | 1998-11-16 | 2000-06-06 | Toshiba Microelectronics Corp | 半導体記憶装置 |
JP3180317B2 (ja) * | 1999-02-09 | 2001-06-25 | 日本電気株式会社 | 半導体記憶装置 |
JP2000331498A (ja) * | 1999-05-17 | 2000-11-30 | Nec Corp | 半導体記憶装置 |
JP4282170B2 (ja) * | 1999-07-29 | 2009-06-17 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4878215B2 (ja) | 2006-05-26 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | インタフェース回路及びメモリ制御装置 |
JP5125028B2 (ja) * | 2006-08-18 | 2013-01-23 | 富士通セミコンダクター株式会社 | 集積回路 |
-
2008
- 2008-05-30 JP JP2008143580A patent/JP5665263B2/ja not_active Expired - Fee Related
- 2008-10-29 US US12/260,842 patent/US7911861B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009289374A5 (ja) | ||
TWI462108B (zh) | 用於測試多裝置系統的方法及電路 | |
JP5579972B2 (ja) | 半導体記憶装置及び半導体記憶装置のテスト方法 | |
KR100578293B1 (ko) | 데이터 저장장치를 테스트하기 위한 테스트 방법 | |
JP2013097861A (ja) | メモリを試験するためのシステムおよび方法 | |
US7911861B2 (en) | Semiconductor memory device and method of testing semiconductor memory device | |
US10969432B2 (en) | System-on-chip for at-speed test of logic circuit and operating method thereof | |
US9911507B2 (en) | Semiconductor device, semiconductor system including the same and test method thereof | |
JP2009181600A (ja) | 半導体装置 | |
TWI470637B (zh) | Test apparatus and test method | |
KR101998815B1 (ko) | 반도체 메모리 장치 및 그의 테스트 방법 | |
KR102151574B1 (ko) | 반도체 메모리 장치 및 그의 동작방법 | |
JP2010102791A (ja) | 半導体装置およびそのテスト方法 | |
JP2005174486A5 (ja) | ||
JP2010182359A (ja) | 半導体記憶装置及びそのテスト方法 | |
ATE396484T1 (de) | Verfahren zur erkennung von resistiv-offen- defekten in halbleiterspeichern | |
JP2007102940A (ja) | 試験装置、及び試験方法 | |
JP2011048879A (ja) | 半導体装置 | |
JP6154228B2 (ja) | 半導体装置 | |
US9613667B2 (en) | Data storage device and operating method thereof | |
KR100885051B1 (ko) | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 | |
JP4836724B2 (ja) | 位相調整回路およびテスト装置 | |
JP5625241B2 (ja) | 半導体装置及びその試験方法 | |
KR20120117347A (ko) | 반도체 메모리 장치 및 그의 테스트 방법 | |
JP2017053825A (ja) | 半導体集積回路およびタイミングコントローラ |