KR100885051B1 - 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 - Google Patents

반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 Download PDF

Info

Publication number
KR100885051B1
KR100885051B1 KR1020070018470A KR20070018470A KR100885051B1 KR 100885051 B1 KR100885051 B1 KR 100885051B1 KR 1020070018470 A KR1020070018470 A KR 1020070018470A KR 20070018470 A KR20070018470 A KR 20070018470A KR 100885051 B1 KR100885051 B1 KR 100885051B1
Authority
KR
South Korea
Prior art keywords
test
memory device
device under
memory
under test
Prior art date
Application number
KR1020070018470A
Other languages
English (en)
Other versions
KR20080078393A (ko
Inventor
이영진
한영욱
심우혁
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020070018470A priority Critical patent/KR100885051B1/ko
Publication of KR20080078393A publication Critical patent/KR20080078393A/ko
Application granted granted Critical
Publication of KR100885051B1 publication Critical patent/KR100885051B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A42—HEADWEAR
    • A42B—HATS; HEAD COVERINGS
    • A42B1/00—Hats; Caps; Hoods
    • A42B1/22—Hats; Caps; Hoods adjustable in size ; Form-fitting or self adjusting head coverings; Devices for reducing hat size
    • A42B1/225—Hats; Caps; Hoods adjustable in size ; Form-fitting or self adjusting head coverings; Devices for reducing hat size with openings for hair
    • A—HUMAN NECESSITIES
    • A42—HEADWEAR
    • A42B—HATS; HEAD COVERINGS
    • A42B1/00—Hats; Caps; Hoods
    • A42B1/018—Hats; Caps; Hoods with means for protecting the eyes, ears or nape, e.g. sun or rain shields; with air-inflated pads or removable linings
    • A42B1/0181—Hats; Caps; Hoods with means for protecting the eyes, ears or nape, e.g. sun or rain shields; with air-inflated pads or removable linings with means for protecting the eyes

Abstract

반도체 메모리 테스트 장치는 피시험 메모리 장치들의 집합 중 소켓을 통하여 메모리 테스트 보드에 연결된 피시험 메모리 장치를 검출하는 호스트 인터페이스부, 상기 집합에 포함된 각각의 피시험 메모리 장치들의 메모리 구성 정보를 저장하는 구성 정보부, 상기 검출된 피시험 메모리 장치에 상응하는 메모리 구성 정보를 읽고 상기 읽은 메모리 구성 정보를 기초로 상기 피시험 메모리 장치를 테스트할 때 필요한 파라미터를 포함하는 테스트 파라미터를 출력하는 구성부 및 테스트 패턴을 상기 테스트 파라미터에 따라 상기 연결된 피시험 메모리 장치에 제공하고 상기 테스트 메모리 장치에 저장된 상기 테스트 패턴을 상기 테스트 파라미터에 따라 읽어 상기 읽은 테스트 패턴과 상기 테스트 패턴을 비교하는 테스트부를 포함한다.
반도체 메모리 테스트 장치, 반도체 메모리 테스트 방법

Description

반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법{SEMICONDUCTOR MEMORY TEST DEVICE AND MEHTOD OF TESTING A SEMICONDUCTOR MEMORY DEVICE}
도 1 및 도 2는 본 발명의 일 실시예에 따른 반도체 메모리 테스트 장치를 나타내는 블록도이다.
도 3은 구성부가 검출된 피시험 메모리 장치(130)에 상응하는 메모리 구성 정보를 읽는 과정을 나타내기 위한 개념도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 반도체 메모리 테스트 장치 210 : 호스트 인터페이스부
220 : 구성부 230 : 구성 정보부
240 : 테스트부 250 : 중계부
본 발명은 반도체 메모리 테스트에 관한 것으로 특히, 피시험 메모리 장치의 종류를 검출하여 반도체 메모리 테스트 장치에 피시험 메모리 장치에 상응하는 구성 정보를 설정할 수 있는 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법에 관한 것이다.
오늘날 반도체 메모리 장치는 사용자의 요구를 만족시키기 위하여 다양한 종류의 메모리 장치가 출현하고 있다. 예를 들어, 반도체 메모리 장치는 데이터를 한번 저장하면 다시 충전(refresh)하지 않아도 데이터를 잃지 않는 SRAM(Static Random Access Memory), 메인 프로세서(CPU, Central Processing Unit)와 별개로 동작하는 비동기 방식의 DRAM(Dynamic Random Access Memory) 및 메인 프로세서의 동작 속도를 고려하여 설계된 동기 방식의 DRAM을 포함할 수 있다. 특히, 최근의 동기 방식의 DRAM은 클록마다 하나의 데이터를 출력하는 SDR(Single Data Rate)과 DDR(Double Data Rate)로 분류될 수 있다.
일반적으로 반도체 메모리 장치들은 각각 서로 다른 방법을 사용하여 동작하고 있으므로 반도체 메모리 테스트 장치 역시 각 피시험 메모리 장치(DUT, Device Under Test)에 상응하는 동작 방법을 지원할 수 있도록 설계되어야 한다.
그러나 종래의 반도체 메모리 테스트 장치는 하나의 피시험 메모리 장치만을 테스트 할 수 있도록 구현되거나 또는 피시험 메모리 장치가 변경되는 경우 반도체 메모리 테스트 장치를 새로 설정하여 테스트 시간이 오래 걸리는 문제점이 발생한다.
따라서 피시험 메모리 장치의 종류를 검출하여 반도체 메모리 테스트 장치에 피시험 메모리 장치에 상응하는 구성 정보를 설정할 수 있는 반도체 메모리 테스트 장치가 요구된다.
본 발명의 목적은 피시험 메모리 장치의 종류를 검출하여 반도체 메모리 테 스트 장치에 피시험 메모리 장치에 상응하는 구성 정보를 설정할 수 있는 반도체 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 피시험 메모리 장치의 종류를 검출하여 반도체 메모리 테스트 장치에 피시험 메모리 장치에 상응하는 구성 정보를 설정할 수 있는 반도체 메모리 테스트 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 반도체 메모리 테스트 장치는 피시험 메모리 장치들(DUT, Device Under Test)의 집합 중 소켓을 통하여 메모리 테스트 보드에 연결된 피시험 메모리 장치를 검출하는 호스트 인터페이스부, 상기 집합에 포함된 각각의 피시험 메모리 장치들의 메모리 구성 정보(memory configuration information)를 저장하는 구성 정보부, 상기 검출된 피시험 메모리 장치에 상응하는 메모리 구성 정보를 읽고 상기 읽은 메모리 구성 정보를 기초로 상기 피시험 메모리 장치를 테스트할 때 필요한 파라미터를 포함하는 테스트 파라미터를 출력하는 구성부 및 테스트 패턴을 상기 테스트 파라미터에 따라 상기 연결된 피시험 메모리 장치에 제공하고 상기 테스트 메모리 장치에 저장된 상기 테스트 패턴을 상기 테스트 파라미터에 따라 읽어 상기 읽은 테스트 패턴과 상기 테스트 패턴을 비교하는 테스트부를 포함한다.
상기 호스트 인터페이스부는 사용자의 설정 또는 상기 메모리 테스트 장치에 저장된 장치 정보(device information)를 기초로 상기 연결된 테스트 메모리 장치를 검출할 수 있다.
상기 구성 정보부는 비휘발성 메모리로 구현되어 전원이 턴-오프된 경우에도 메모리 구성 정보를 잃지 않도록 구성될 수 있다.
예를 들어, 상기 테스트 파라미터는 상기 테스트부가 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공할 때 필요한 파라미터를 포함하는 구동 파라미터와 상기 테스트부가 상기 피시험 메모리 장치로부터 상기 저장된 테스트 패턴을 입력받을 때 필요한 파라미터를 포함하는 비교 파라미터를 포함할 수 있다.
상기 구동 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치에 상기 테스트 패턴을 저장할 때 필요한 프로토콜 정보를 포함할 수 있고, 상기 비교 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치로부터 상기 테스트 패턴을 읽을 때 필요한 프로토콜 정보를 포함할 수 있다.
예를 들어, 상기 피시험 메모리 장치는 SIMM(Single In-line Memory Module) 및 DIMM(Dual In-line Memory Module)을 포함할 수 있다.
상기 테스트부는 상기 구동 파라미터를 기초로 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공하여 상기 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 구동부 및 상기 비교 파라미터를 기초로 상기 저장된 테스트 패턴을 상기 피시험 메모리 장치로부터 읽어 상기 읽은 테스트 패턴과 상기 생성된 테스트 패턴을 비교하여 테스트 결과를 출력하는 비교부를 포함할 수 있다.
상기 다른 목적을 달성하기 위하여 본 발명의 반도체 메모리 테스트 방법은 피시험 메모리 장치들(DUT, Device Under Test)의 집합 중 소켓을 통하여 메모리 테스트 보드에 연결된 피시험 메모리 장치를 검출하는 단계, 상기 검출된 피시험 메모리 장치에 상응하는 메모리 구성 정보를 읽는 단계, 상기 읽은 메모리 구성 정보를 기초로 상기 피시험 메모리 장치를 테스트할 때 필요한 파라미터를 포함하는 테스트 파라미터를 출력하는 단계, 테스트 패턴을 상기 테스트 파라미터에 따라 상기 연결된 피시험 메모리 장치에 제공하는 단계 및 상기 테스트 메모리 장치에 저장된 상기 테스트 패턴을 상기 테스트 파라미터에 따라 읽어 상기 읽은 테스트 패턴과 상기 테스트 패턴을 비교하는 단계를 포함한다.
상기 검출하는 단계는 사용자의 설정 또는 상기 메모리 테스트 장치에 저장된 장치 정보(device information)를 기초로 상기 연결된 테스트 메모리 장치를 검출하는 단계를 포함할 수 있다.
예를 들어, 상기 테스트 파라미터는 상기 테스트부가 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공할 때 필요한 파라미터를 포함하는 구동 파라미터와 상기 테스트부가 상기 피시험 메모리 장치로부터 상기 저장된 테스트 패턴을 입력받을 때 필요한 파라미터를 포함하는 비교 파라미터를 포함할 수 있다.
상기 구동 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치에 상기 테스트 패턴을 저장할 때 필요한 프로토콜 정보를 포함하고, 상기 비교 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치로부터 상기 테스트 패턴을 읽을 때 필요한 프로토콜 정보를 포함할 수 있다.
예를 들어, 상기 피시험 메모리 장치는 SIMM(Single In-line Memory Module) 및 DIMM(Dual In-line Memory Module)을 포함할 수 있다.
상기 연결된 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 단계는 상기 구동 파라미터를 기초로 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공하여 상기 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 단계를 포함할 수 있다.
상기 연결된 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 단계는 상기 비교 파라미터를 기초로 상기 저장된 테스트 패턴을 상기 피시험 메모리 장치로부터 읽어 상기 읽은 테스트 패턴과 상기 생성된 테스트 패턴을 비교하여 테스트 결과를 출력하는 단계를 더 포함할 수 있다.
따라서 본 발명에서는 피시험 메모리 장치의 종류를 검출하여 반도체 메모리 테스트 장치에 피시험 메모리 장치에 상응하는 구성 정보를 설정할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하 본 발명의 실시예들을 도면과 함께 설명하고자 한다.
도 1 및 2는 본 발명의 일 실시예에 따른 반도체 메모리 테스트 장치를 나타내는 블록도이다.
도 1 및 2를 참조하면, 메모리 테스트 보드(이하, "반도체 메모리 테스트 장치"라 함)(110)는 호스트 인터페이스부(210), 구성부(220), 구성 정보부(230), 테스트부(240) 및 중계부(250)를 포함한다.
호스트 인터페이스부(210)는 피시험 메모리 장치들(DUT, Device Under Test)의 집합 중 소켓(120)을 통하여 메모리 테스트 보드(110)에 연결된 피시험 메모리 장치(130)를 검출한다.
예를 들어, 호스트 인터페이스부(210)는 사용자의 설정 또는 상기 메모리 테 스트 장치에 저장된 장치 정보(device information)를 기초로 상기 연결된 테스트 메모리 장치를 검출할 수 있다. 또한, 피시험 메모리 장치는 SIMM(Single In-line Memory Module) 및 DIMM(Dual In-line Memory Module)을 포함할 수 있다.
구성 정보부(230)는 피시험 메모리 장치들의 집합에 포함된 각각의 피시험 메모리 장치들의 메모리 구성 정보(memory configuration information)를 저장한다. 예를 들어, 구성 정보부(230)는 비휘발성 메모리로 구현되어 전원이 턴-오프된 경우에도 메모리 구성 정보를 잃지 않도록 설계될 수 있다.
구성부(220)는 검출된 피시험 메모리 장치(130)에 상응하는 메모리 구성 정보를 읽고 읽은 메모리 구성 정보를 기초로 피시험 메모리 장치(130)를 테스트할 때 필요한 파라미터를 포함하는 테스트 파라미터를 출력한다.
예를 들어, 테스트 파라미터는 테스트부(240)가 테스트 패턴을 피시험 메모리 장치(130)에 제공할 때 필요한 파라미터를 포함하는 구동 파라미터와 테스트부(240)가 피시험 메모리 장치(130)로부터 테스트 패턴을 입력받을 때 필요한 파라미터를 포함하는 비교 파라미터를 포함할 수 있다.
즉, 구동 파라미터는 피시험 메모리 장치(130)의 동작 클록 주파수 및 피시험 메모리 장치(130)에 테스트 패턴을 저장할 때 필요한 프로토콜 정보를 포함하고, 비교 파라미터는 피시험 메모리 장치(130)의 동작 클록 주파수 및 피시험 메모리 장치(130)로부터 테스트 패턴을 읽을 때 필요한 프로토콜 정보를 포함한다.
테스트부(240)는 구동부(242) 및 비교부(244)를 포함하고, 테스트 패턴을 테스트 파라미터에 따라 피시험 메모리 장치(130)에 제공하고, 테스트 메모리 장 치(130)에 저장된 테스트 패턴을 테스트 파라미터에 따라 읽은 후 읽은 테스트 패턴과 제공된 테스트 패턴을 비교한다.
구동부(242)는 구동 파라미터를 기초로 테스트 패턴을 피시험 메모리 장치(130)에 제공하여 피시험 메모리 장치(130)가 테스트 패턴을 저장하도록 하고, 비교부(244)는 비교 파라미터를 기초로 피시험 메모리 장치(130)에 저장된 테스트 패턴을 읽어 읽은 테스트 패턴과 생성된 테스트 패턴을 비교하여 테스트 결과를 출력한다.
도 3은 구성부가 검출된 피시험 메모리 장치(130)에 상응하는 메모리 구성 정보를 읽는 과정을 나타내기 위한 개념도이다.
구성부(220)는 선택부(310), 구성 레지스터(320) 및 출력부(330)를 포함한다.
선택부(310)는 호스트 인터페이스부(210)에 의하여 검출된 피시험 메모리 장치(130)에 상응하는 메모리 구성 정보(예를 들어, 제1 구성 정보(342))를 선택한다.
구성 레지스터(320)는 선택부(310)에 의하여 선택된 메모리 구성 정보(예를 들어, 제1 구성 정보(342))를 저장한다.
출력부(330)는 구성 레지스터(320)에 저장된 메모리 구성 정보(예를 들어, 제1 구성 정보(342))를 출력한다.
즉, 구성부(220)는 호스트 인터페이스부(210)에 의하여 검출된 피시험 메모리 장치(130)에 상응하는 메모리 구성 정보(예를 들어, 제1 구성 정보(342))를 읽 고 읽은 메모리 구성 정보(제1 구성 정보(342))를 기초로 피시험 메모리 장치(130)를 테스트할 때 필요한 파라미터를 포함하는 테스트 파라미터를 출력한다.
상술한 바와 같이 본 발명에서는 피시험 메모리 장치의 종류를 검출하여 반도체 메모리 테스트 장치에 피시험 메모리 장치에 상응하는 구성 정보를 설정할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

  1. 피시험 메모리 장치들(DUT, Device Under Test)의 집합 중 소켓을 통하여 메모리 테스트 보드에 연결된 피시험 메모리 장치를 검출하는 호스트 인터페이스부;
    상기 집합에 포함된 각각의 피시험 메모리 장치들의 메모리 구성 정보(memory configuration information)를 저장하는 구성 정보부;
    상기 검출된 피시험 메모리 장치에 상응하는 메모리 구성 정보를 읽고 상기 읽은 메모리 구성 정보를 기초로 상기 피시험 메모리 장치를 테스트할 때 필요한 파라미터를 포함하는 테스트 파라미터를 출력하는 구성부; 및
    테스트 패턴을 상기 테스트 파라미터에 따라 상기 연결된 피시험 메모리 장치에 제공하고 상기 피시험 메모리 장치에 저장된 상기 테스트 패턴을 상기 테스트 파라미터에 따라 읽어 상기 읽은 테스트 패턴과 상기 테스트 패턴을 비교하는 테스트부를 포함하고,
    상기 테스트 파라미터는 상기 테스트부가 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공할 때 필요한 파라미터를 포함하는 구동 파라미터와 상기 테스트부가 상기 피시험 메모리 장치로부터 상기 저장된 테스트 패턴을 입력받을 때 필요한 파라미터를 포함하는 비교 파라미터를 포함하며,
    상기 구동 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치에 상기 테스트 패턴을 저장할 때 필요한 프로토콜 정보를 포함하고, 상기 비교 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치로부터 상기 테스트 패턴을 읽을 때 필요한 프로토콜 정보를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
  2. 제1항에 있어서, 상기 호스트 인터페이스부는
    사용자의 설정 또는 상기 메모리 테스트 보드에 저장된 장치 정보(device information)를 기초로 상기 연결된 피시험 메모리 장치를 검출하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
  3. 제1항에 있어서, 상기 구성 정보부는
    비휘발성 메모리로 구현되어 전원이 턴-오프된 경우에도 메모리 구성 정보를 잃지 않는 것을 특징으로 하는 반도체 메모리 테스트 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 피시험 메모리 장치는
    SIMM(Single In-line Memory Module) 및 DIMM(Dual In-line Memory Module)을 포함하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
  8. 제1항에 있어서, 상기 테스트부는
    상기 구동 파라미터를 기초로 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공하여 상기 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 구동부; 및
    상기 비교 파라미터를 기초로 상기 저장된 테스트 패턴을 상기 피시험 메모리 장치로부터 읽어 상기 읽은 테스트 패턴과 상기 생성된 테스트 패턴을 비교하여 테스트 결과를 출력하는 비교부를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
  9. 피시험 메모리 장치들(DUT, Device Under Test)의 집합 중 소켓을 통하여 메모리 테스트 보드에 연결된 피시험 메모리 장치를 검출하는 단계;
    상기 검출된 피시험 메모리 장치에 상응하는 메모리 구성 정보를 읽는 단계;
    상기 읽은 메모리 구성 정보를 기초로 상기 피시험 메모리 장치를 테스트할 때 필요한 파라미터를 포함하는 테스트 파라미터를 출력하는 단계;
    테스트 패턴을 상기 테스트 파라미터에 따라 상기 연결된 피시험 메모리 장치에 제공하는 단계; 및
    상기 피시험 메모리 장치에 저장된 상기 테스트 패턴을 상기 테스트 파라미터에 따라 읽어 상기 읽은 테스트 패턴과 상기 테스트 패턴을 비교하는 단계를 포함하고,
    상기 테스트 파라미터는 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공할 때 필요한 파라미터를 포함하는 구동 파라미터와 상기 피시험 메모리 장치로부터 상기 저장된 테스트 패턴을 입력받을 때 필요한 파라미터를 포함하는 비교 파라미터를 포함하며,
    상기 구동 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치에 상기 테스트 패턴을 저장할 때 필요한 프로토콜 정보를 포함하고, 상기 비교 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치로부터 상기 테스트 패턴을 읽을 때 필요한 프로토콜 정보를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
  10. 제9항에 있어서, 상기 검출하는 단계는
    사용자의 설정 또는 상기 메모리 테스트 보드에 저장된 장치 정보(device information)를 기초로 상기 연결된 피시험 메모리 장치를 검출하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제9항에 있어서, 상기 피시험 메모리 장치는
    SIMM(Single In-line Memory Module) 및 DIMM(Dual In-line Memory Module)을 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
  15. 제9항에 있어서, 상기 연결된 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 단계는
    상기 구동 파라미터를 기초로 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공하여 상기 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
  16. 제15항에 있어서, 상기 연결된 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 단계는
    상기 비교 파라미터를 기초로 상기 저장된 테스트 패턴을 상기 피시험 메모리 장치로부터 읽어 상기 읽은 테스트 패턴과 상기 생성된 테스트 패턴을 비교하여 테스트 결과를 출력하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
KR1020070018470A 2007-02-23 2007-02-23 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 KR100885051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070018470A KR100885051B1 (ko) 2007-02-23 2007-02-23 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018470A KR100885051B1 (ko) 2007-02-23 2007-02-23 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법

Publications (2)

Publication Number Publication Date
KR20080078393A KR20080078393A (ko) 2008-08-27
KR100885051B1 true KR100885051B1 (ko) 2009-02-23

Family

ID=39880594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018470A KR100885051B1 (ko) 2007-02-23 2007-02-23 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법

Country Status (1)

Country Link
KR (1) KR100885051B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102377362B1 (ko) * 2015-07-08 2022-03-23 삼성전자주식회사 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349299A (ja) * 1993-06-04 1994-12-22 Hitachi Ltd メモリテスト結果回収方法、及びメモリテスト装置
KR20050105169A (ko) * 2003-01-10 2005-11-03 주식회사 아도반테스토 비휘발성 메모리에 핀 교정 데이터, 명령 및 다른 데이터를저장하는 반도체 시험 시스템
KR20060107092A (ko) * 2005-04-07 2006-10-13 삼성전자주식회사 메모리 모듈의 테스트 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349299A (ja) * 1993-06-04 1994-12-22 Hitachi Ltd メモリテスト結果回収方法、及びメモリテスト装置
KR20050105169A (ko) * 2003-01-10 2005-11-03 주식회사 아도반테스토 비휘발성 메모리에 핀 교정 데이터, 명령 및 다른 데이터를저장하는 반도체 시험 시스템
KR20060107092A (ko) * 2005-04-07 2006-10-13 삼성전자주식회사 메모리 모듈의 테스트 장치

Also Published As

Publication number Publication date
KR20080078393A (ko) 2008-08-27

Similar Documents

Publication Publication Date Title
KR100770749B1 (ko) 셀프 테스트 기능을 추가한 메모리 컨트롤러 및 이를이용한 방법
US7911861B2 (en) Semiconductor memory device and method of testing semiconductor memory device
JP2009289374A5 (ko)
WO2010017015A1 (en) Request-command encoding for reduced-data-rate testing
US7334170B2 (en) Method for resolving parameters of DRAM
JP2004046927A (ja) 半導体記憶装置
JP4558648B2 (ja) 試験装置
CN101576838A (zh) 一种检测内存的方法和装置
KR100885051B1 (ko) 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법
US20140139258A1 (en) Built off testing apparatus
JP2004071098A (ja) 半導体記憶装置及び半導体記憶装置の試験方法
JP2010182359A (ja) 半導体記憶装置及びそのテスト方法
US7652936B2 (en) Signal sampling apparatus and method for DRAM memory
KR100673147B1 (ko) 반도체메모리소자의 입출력라인 공유장치
JP2005309787A (ja) 中央演算処理装置及びマイクロコンピュータ
JP2007102940A (ja) 試験装置、及び試験方法
KR20080034155A (ko) 반도체기억장치
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
JP2010040092A (ja) 半導体集積回路
KR102147360B1 (ko) 입력 데이터 정렬 회로 및 이를 포함하는 반도체 장치
JP2009301612A (ja) 半導体記憶装置
JP2007287218A (ja) メモリインターフェース回路及びメモリ試験装置
JP2011080808A (ja) 半導体集積回路および半導体集積回路のテスト方法
US7340313B2 (en) Monitoring device for monitoring internal signals during initialization of an electronic circuit
US9424899B2 (en) Apparatuses and methods for providing active and inactive clock signals to a command path circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 12