KR20080078393A - 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 - Google Patents
반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 Download PDFInfo
- Publication number
- KR20080078393A KR20080078393A KR1020070018470A KR20070018470A KR20080078393A KR 20080078393 A KR20080078393 A KR 20080078393A KR 1020070018470 A KR1020070018470 A KR 1020070018470A KR 20070018470 A KR20070018470 A KR 20070018470A KR 20080078393 A KR20080078393 A KR 20080078393A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- memory device
- memory
- device under
- under test
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/22—Hats; Caps; Hoods adjustable in size ; Form-fitting or self adjusting head coverings; Devices for reducing hat size
- A42B1/225—Hats; Caps; Hoods adjustable in size ; Form-fitting or self adjusting head coverings; Devices for reducing hat size with openings for hair
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/018—Hats; Caps; Hoods with means for protecting the eyes, ears or nape, e.g. sun or rain shields; with air-inflated pads or removable linings
- A42B1/0181—Hats; Caps; Hoods with means for protecting the eyes, ears or nape, e.g. sun or rain shields; with air-inflated pads or removable linings with means for protecting the eyes
Abstract
Description
Claims (16)
- 피시험 메모리 장치들(DUT, Device Under Test)의 집합 중 소켓을 통하여 메모리 테스트 보드에 연결된 피시험 메모리 장치를 검출하는 호스트 인터페이스부;상기 집합에 포함된 각각의 피시험 메모리 장치들의 메모리 구성 정보(memory configuration information)를 저장하는 구성 정보부;상기 검출된 피시험 메모리 장치에 상응하는 메모리 구성 정보를 읽고 상기 읽은 메모리 구성 정보를 기초로 상기 피시험 메모리 장치를 테스트할 때 필요한 파라미터를 포함하는 테스트 파라미터를 출력하는 구성부; 및테스트 패턴을 상기 테스트 파라미터에 따라 상기 연결된 피시험 메모리 장치에 제공하고 상기 테스트 메모리 장치에 저장된 상기 테스트 패턴을 상기 테스트 파라미터에 따라 읽어 상기 읽은 테스트 패턴과 상기 테스트 패턴을 비교하는 테스트부를 포함하는 반도체 메모리 테스트 장치.
- 제1항에 있어서, 상기 호스트 인터페이스부는사용자의 설정 또는 상기 메모리 테스트 장치에 저장된 장치 정보(device information)를 기초로 상기 연결된 테스트 메모리 장치를 검출하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
- 제1항에 있어서, 상기 구성 정보부는비휘발성 메모리로 구현되어 전원이 턴-오프된 경우에도 메모리 구성 정보를 잃지 않는 것을 특징으로 하는 반도체 메모리 테스트 장치.
- 제1항에 있어서, 상기 테스트 파라미터는상기 테스트부가 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공할 때 필요한 파라미터를 포함하는 구동 파라미터와 상기 테스트부가 상기 피시험 메모리 장치로부터 상기 저장된 테스트 패턴을 입력받을 때 필요한 파라미터를 포함하는 비교 파라미터를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
- 제4항에 있어서, 상기 구동 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치에 상기 테스트 패턴을 저장할 때 필요한 프로토콜 정보를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
- 제5항에 있어서, 상기 비교 파라미터는 상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치로부터 상기 테스트 패턴을 읽을 때 필요한 프로토콜 정보를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
- 제4항에 있어서, 상기 피시험 메모리 장치는SIMM(Single In-line Memory Module) 및 DIMM(Dual In-line Memory Module) 을 포함하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
- 제4항에 있어서, 상기 테스트부는상기 구동 파라미터를 기초로 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공하여 상기 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 구동부; 및상기 비교 파라미터를 기초로 상기 저장된 테스트 패턴을 상기 피시험 메모리 장치로부터 읽어 상기 읽은 테스트 패턴과 상기 생성된 테스트 패턴을 비교하여 테스트 결과를 출력하는 비교부를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 장치.
- 피시험 메모리 장치들(DUT, Device Under Test)의 집합 중 소켓을 통하여 메모리 테스트 보드에 연결된 피시험 메모리 장치를 검출하는 단계;상기 검출된 피시험 메모리 장치에 상응하는 메모리 구성 정보를 읽는 단계;상기 읽은 메모리 구성 정보를 기초로 상기 피시험 메모리 장치를 테스트할 때 필요한 파라미터를 포함하는 테스트 파라미터를 출력하는 단계;테스트 패턴을 상기 테스트 파라미터에 따라 상기 연결된 피시험 메모리 장치에 제공하는 단계; 및상기 테스트 메모리 장치에 저장된 상기 테스트 패턴을 상기 테스트 파라미터에 따라 읽어 상기 읽은 테스트 패턴과 상기 테스트 패턴을 비교하는 단계를 포 함하는 반도체 메모리 테스트 방법.
- 제9항에 있어서, 상기 검출하는 단계는사용자의 설정 또는 상기 메모리 테스트 장치에 저장된 장치 정보(device information)를 기초로 상기 연결된 테스트 메모리 장치를 검출하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
- 제9항에 있어서, 상기 테스트 파라미터는상기 테스트부가 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공할 때 필요한 파라미터를 포함하는 구동 파라미터와 상기 테스트부가 상기 피시험 메모리 장치로부터 상기 저장된 테스트 패턴을 입력받을 때 필요한 파라미터를 포함하는 비교 파라미터를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
- 제11항에 있어서, 상기 구동 파라미터는상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치에 상기 테스트 패턴을 저장할 때 필요한 프로토콜 정보를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
- 제12항에 있어서, 상기 비교 파라미터는상기 피시험 메모리 장치의 동작 클록 주파수 및 상기 피시험 메모리 장치로부터 상기 테스트 패턴을 읽을 때 필요한 프로토콜 정보를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
- 제11항에 있어서, 상기 피시험 메모리 장치는SIMM(Single In-line Memory Module) 및 DIMM(Dual In-line Memory Module)을 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
- 제11항에 있어서, 상기 연결된 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 단계는상기 구동 파라미터를 기초로 상기 생성된 테스트 패턴을 상기 피시험 메모리 장치에 제공하여 상기 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
- 제15항에 있어서, 상기 연결된 피시험 메모리 장치가 상기 생성된 테스트 패턴을 저장하도록 하는 단계는상기 비교 파라미터를 기초로 상기 저장된 테스트 패턴을 상기 피시험 메모리 장치로부터 읽어 상기 읽은 테스트 패턴과 상기 생성된 테스트 패턴을 비교하여 테스트 결과를 출력하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 테스트 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070018470A KR100885051B1 (ko) | 2007-02-23 | 2007-02-23 | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070018470A KR100885051B1 (ko) | 2007-02-23 | 2007-02-23 | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080078393A true KR20080078393A (ko) | 2008-08-27 |
KR100885051B1 KR100885051B1 (ko) | 2009-02-23 |
Family
ID=39880594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070018470A KR100885051B1 (ko) | 2007-02-23 | 2007-02-23 | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100885051B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170007585A (ko) * | 2015-07-08 | 2017-01-19 | 삼성전자주식회사 | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349299A (ja) * | 1993-06-04 | 1994-12-22 | Hitachi Ltd | メモリテスト結果回収方法、及びメモリテスト装置 |
US20030110427A1 (en) * | 2000-04-12 | 2003-06-12 | Advantest Corporation | Semiconductor test system storing pin calibration data in non-volatile memory |
KR100703969B1 (ko) * | 2005-04-07 | 2007-04-06 | 삼성전자주식회사 | 메모리 모듈의 테스트 장치 |
-
2007
- 2007-02-23 KR KR1020070018470A patent/KR100885051B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170007585A (ko) * | 2015-07-08 | 2017-01-19 | 삼성전자주식회사 | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100885051B1 (ko) | 2009-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100770749B1 (ko) | 셀프 테스트 기능을 추가한 메모리 컨트롤러 및 이를이용한 방법 | |
US20150058678A1 (en) | Method and system for testing a memory | |
JP2009289374A5 (ko) | ||
WO2010017015A1 (en) | Request-command encoding for reduced-data-rate testing | |
KR100486310B1 (ko) | 메모리 시험장치 및 메모리 시험방법 | |
US7334170B2 (en) | Method for resolving parameters of DRAM | |
JP2004046927A (ja) | 半導体記憶装置 | |
JP4558648B2 (ja) | 試験装置 | |
CN101576838A (zh) | 一种检测内存的方法和装置 | |
US20140139258A1 (en) | Built off testing apparatus | |
KR100885051B1 (ko) | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 | |
JP2010182359A (ja) | 半導体記憶装置及びそのテスト方法 | |
JP2008059718A (ja) | 半導体記憶装置 | |
KR100673147B1 (ko) | 반도체메모리소자의 입출력라인 공유장치 | |
JP2007102940A (ja) | 試験装置、及び試験方法 | |
US7227810B2 (en) | Semiconductor device and testing method for semiconductor device | |
JP2005309787A (ja) | 中央演算処理装置及びマイクロコンピュータ | |
US10811115B1 (en) | Test method for built-in memory in computer device | |
KR102147360B1 (ko) | 입력 데이터 정렬 회로 및 이를 포함하는 반도체 장치 | |
US20070201300A1 (en) | Signal sampling apparatus and method for dram memory | |
JP2010040092A (ja) | 半導体集積回路 | |
JP2009301612A (ja) | 半導体記憶装置 | |
JP2011080808A (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
US7340313B2 (en) | Monitoring device for monitoring internal signals during initialization of an electronic circuit | |
US9424899B2 (en) | Apparatuses and methods for providing active and inactive clock signals to a command path circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131230 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141111 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151113 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161027 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171211 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 12 |