JP2009111082A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009111082A5 JP2009111082A5 JP2007280695A JP2007280695A JP2009111082A5 JP 2009111082 A5 JP2009111082 A5 JP 2009111082A5 JP 2007280695 A JP2007280695 A JP 2007280695A JP 2007280695 A JP2007280695 A JP 2007280695A JP 2009111082 A5 JP2009111082 A5 JP 2009111082A5
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- silicon substrate
- package
- electrode
- connection part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 14
- 229910052710 silicon Inorganic materials 0.000 claims 14
- 239000010703 silicon Substances 0.000 claims 14
- 239000010409 thin film Substances 0.000 claims 5
- 239000004020 conductor Substances 0.000 claims 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 239000010408 film Substances 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 claims 1
- 230000000149 penetrating Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 claims 1
Claims (7)
- 電子装置チップを収容するキャビティの底面から基板裏面まで貫通する貫通孔内を充填する貫通電極を備え、貫通電極のキャビティ底面側の端部は、電子装置チップを含む電気回路を構成する配線との結線部を有するパッケージ用シリコン基板において、
（１）上記配線として薄膜配線を含み、上記結線部は該薄膜配線に接合した導体で補強され、かつ／または
（２）上記配線としてワイヤボンディング部を含み、上記結線部は貫通電極のキャビティ底面側の端部とのワイヤボンディングにより形成されていることを特徴とするパッケージ用シリコン基板。 - 請求項１記載のパッケージ用シリコン基板において、
上記（１）の結線部を備え、貫通電極のキャビティ底面側の端部は該キャビティ底面よりも低い位置にあり、該キャビティ底面から該端部までの貫通孔内の空間を充填して上記薄膜配線に接合した金バンプまたははんだリフロー部により、上記導体が形成されていることを特徴とするパッケージ用シリコン基板。 - 請求項１記載のパッケージ用シリコン基板において、
上記（１）の結線部を備え、貫通電極のキャビティ底面側の端部とその周囲の薄膜配線に接合した厚膜配線により、上記導体が形成されていることを特徴とするパッケージ用シリコン基板。 - 請求項１記載のパッケージ用シリコン基板において、
上記（２）の結線部を備え、貫通電極のキャビティ底面側の端部は該キャビティ底面よりも低い位置にあり、貫通孔内の該端部より上側にある空間を充填し且つ該端部に接合したファーストボンディング部により、上記結線部が形成されていることを特徴とするパッケージ用シリコン基板。 - 請求項１記載のパッケージ用シリコン基板において、
上記（２）の結線部を備え、貫通電極のキャビティ底面側の端部は該キャビティ底面よりも低い位置にあり、貫通孔内の該端部より上側にある空間を充填する金バンプの上端に接合したセカンドボンディング部により、上記結線部が形成されていることを特徴とするパッケージ用シリコン基板。 - 請求項１記載のパッケージ用シリコン基板において、
上記（２）の結線部を備え、貫通電極のキャビティ底面側の端部は該キャビティ底面より高い位置にあり、該端部に接合したセカンドボンディング部により、上記結線部が形成されていることを特徴とするパッケージ用シリコン基板。 - 請求項１〜６のいずれか一項記載のパッケージ用シリコン基板において、
上記薄膜配線は、上記キャビティ底面から貫通孔の内壁を介して上記貫通電極のキャビティ底面側の端部までを連続的に覆って形成されることを特徴とするパッケージ用シリコン基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007280695A JP5089336B2 (ja) | 2007-10-29 | 2007-10-29 | パッケージ用シリコン基板 |
| US12/257,626 US7989927B2 (en) | 2007-10-29 | 2008-10-24 | Silicon substrate for package |
| US13/116,623 US8106484B2 (en) | 2007-10-29 | 2011-05-26 | Silicon substrate for package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007280695A JP5089336B2 (ja) | 2007-10-29 | 2007-10-29 | パッケージ用シリコン基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009111082A JP2009111082A (ja) | 2009-05-21 |
| JP2009111082A5 true JP2009111082A5 (ja) | 2010-09-24 |
| JP5089336B2 JP5089336B2 (ja) | 2012-12-05 |
Family
ID=40581777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007280695A Active JP5089336B2 (ja) | 2007-10-29 | 2007-10-29 | パッケージ用シリコン基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7989927B2 (ja) |
| JP (1) | JP5089336B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4342174B2 (ja) * | 2002-12-27 | 2009-10-14 | 新光電気工業株式会社 | 電子デバイス及びその製造方法 |
| JP5455538B2 (ja) * | 2008-10-21 | 2014-03-26 | キヤノン株式会社 | 半導体装置及びその製造方法 |
| TW201114003A (en) * | 2008-12-11 | 2011-04-16 | Xintec Inc | Chip package structure and method for fabricating the same |
| US20100176507A1 (en) * | 2009-01-14 | 2010-07-15 | Hymite A/S | Semiconductor-based submount with electrically conductive feed-throughs |
| JP5730654B2 (ja) | 2010-06-24 | 2015-06-10 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| KR101692434B1 (ko) | 2010-06-28 | 2017-01-18 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101780423B1 (ko) * | 2011-03-18 | 2017-09-22 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| JP5826782B2 (ja) * | 2013-03-19 | 2015-12-02 | 株式会社東芝 | 半導体装置の製造方法 |
| KR20150033979A (ko) * | 2013-09-25 | 2015-04-02 | 삼성전기주식회사 | 인터포저 기판 및 인터포저 기판 제조 방법 |
| JP6561635B2 (ja) * | 2015-07-09 | 2019-08-21 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
| CN105374781A (zh) * | 2015-09-07 | 2016-03-02 | 武汉华星光电技术有限公司 | 引脚结构和显示设备 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0464254A (ja) * | 1990-07-04 | 1992-02-28 | Ngk Insulators Ltd | セラミック配線基板及びその製造方法 |
| JPH05145230A (ja) * | 1991-11-22 | 1993-06-11 | Fujitsu Ltd | ガラスセラミツク基板の配線パターン形成方法 |
| JP3264147B2 (ja) * | 1995-07-18 | 2002-03-11 | 日立電線株式会社 | 半導体装置、半導体装置用インターポーザ及びその製造方法 |
| JP2002043456A (ja) * | 2000-07-24 | 2002-02-08 | Victor Co Of Japan Ltd | 多層印刷配線基板 |
| JP2002176070A (ja) * | 2000-12-07 | 2002-06-21 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2002190544A (ja) * | 2000-12-19 | 2002-07-05 | Hitachi Cable Ltd | 配線基板、半導体装置、及びその製造方法 |
| JP2002261204A (ja) * | 2001-03-02 | 2002-09-13 | Hitachi Aic Inc | インターポーザ基板及びその電子部品実装体 |
| US6903442B2 (en) * | 2002-08-29 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having backside pin contacts |
| JP4126389B2 (ja) * | 2002-09-20 | 2008-07-30 | カシオ計算機株式会社 | 半導体パッケージの製造方法 |
| JP4492071B2 (ja) * | 2003-09-12 | 2010-06-30 | パナソニック株式会社 | 配線基板の製造方法 |
| JP4800585B2 (ja) * | 2004-03-30 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 貫通電極の製造方法、シリコンスペーサーの製造方法 |
| JP4634735B2 (ja) * | 2004-04-20 | 2011-02-16 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
| JP2006287085A (ja) * | 2005-04-04 | 2006-10-19 | Sony Corp | 配線基板の製造方法 |
| KR100631993B1 (ko) * | 2005-07-20 | 2006-10-09 | 삼성전기주식회사 | Ｌｅｄ 패키지 및 그 제조방법 |
| JP5209177B2 (ja) * | 2005-11-14 | 2013-06-12 | 新光電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JP4996101B2 (ja) * | 2006-02-02 | 2012-08-08 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| US20080136038A1 (en) * | 2006-12-06 | 2008-06-12 | Sergey Savastiouk | Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate |
| US8021931B2 (en) * | 2006-12-11 | 2011-09-20 | Stats Chippac, Inc. | Direct via wire bonding and method of assembling the same |
| DE102007019552B4 (de) * | 2007-04-25 | 2009-12-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Substrats mit Durchführung sowie Substrat und Halbleitermodul mit Durchführung |
-
2007
- 2007-10-29 JP JP2007280695A patent/JP5089336B2/ja active Active
-
2008
- 2008-10-24 US US12/257,626 patent/US7989927B2/en active Active
-
2011
- 2011-05-26 US US13/116,623 patent/US8106484B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009111082A5 (ja) | ||
| JP2009117611A5 (ja) | ||
| TWI469309B (zh) | 積體電路封裝系統 | |
| US20140264808A1 (en) | Chip arrangements, chip packages, and a method for manufacturing a chip arrangement | |
| TW200818435A (en) | Metal core foldover package structures, systems including same and methods of fabrication | |
| EP2393307A3 (en) | Semiconductor device and microphone | |
| JP2014515187A5 (ja) | ||
| JP5089336B2 (ja) | パッケージ用シリコン基板 | |
| CN205257992U (zh) | Mems器件 | |
| WO2008153043A1 (ja) | 半導体発光装置 | |
| TW200933766A (en) | Integrated circuit package system with flip chip | |
| JP2007027526A (ja) | 両面電極パッケージ及びその製造方法 | |
| TWI613782B (zh) | 半導體裝置 | |
| JP2009176978A5 (ja) | ||
| KR101238213B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| JP2010182773A5 (ja) | ||
| KR100995478B1 (ko) | 패키지형 반도체 디바이스 및 그 형성 방법 | |
| JP2009238855A (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
| JP2009077341A5 (ja) | ||
| JP3888438B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TWI442522B (zh) | 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構 | |
| TWM548889U (zh) | 埋入式基板封裝結構 | |
| US9638596B2 (en) | Cavity-down pressure sensor device | |
| JP2009060335A5 (ja) | ||
| TW201712814A (zh) | 超低高度半導體裝置封裝及超低高度半導體裝置封裝之製造方法 |