JP2002176070A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002176070A
JP2002176070A JP2000373083A JP2000373083A JP2002176070A JP 2002176070 A JP2002176070 A JP 2002176070A JP 2000373083 A JP2000373083 A JP 2000373083A JP 2000373083 A JP2000373083 A JP 2000373083A JP 2002176070 A JP2002176070 A JP 2002176070A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
hole
substrate
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000373083A
Other languages
English (en)
Inventor
Shigeru Fujii
茂 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000373083A priority Critical patent/JP2002176070A/ja
Publication of JP2002176070A publication Critical patent/JP2002176070A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実装面積を縮小した小型のパッケージを得る
と共に、ポリイミド基板を用いた片面電極基板の安価に
できる半導体装置の構造を提供する。 【解決手段】 ポリイミドフィルム基板３０にダイ下面
電極３３、取り出し電極３１、３２に対応して設けた各
貫通孔３４、３５、３６に導電メッキ層４０を設けて穴
埋めをし、ボンディングワイヤを導電メッキ層４０に固
着することにより各貫通孔３４、３５、３６を更に小さ
くして小型で安価な半導体装置の実装構造が実現される

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に薄型の実装構造を実現する片面電極型の半導体装置
に関する。
【０００２】
【従来の技術】従来の一般的な半導体装置として、リー
ドフレームを用いてトランスファーモールドで封止され
たパッケージ型半導体装置がある。この半導体装置は、
図４のように、プリント基板ＰＳに実装される。
【０００３】このパッケージ型半導体装置は、半導体チ
ップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部
から外部接続用のリード端子４が導出されたものであ
る。
【０００４】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００５】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００６】図５は、支持基板としてガラスエポキシ基
板５を採用した、チップサイズよりも若干大きいＣＳＰ
６の外形を有する半導体装置を示すものである。
【０００７】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９にはトランジスタチップＴが固着され、
トランジスタのエミッタ電極と第１の電極７が金属細線
１２を介して接続され、トランジスタのベース電極と第
２の電極８が金属細線１２を介して接続されている。更
にトランジスタチップＴを覆うようにガラスエポキシ基
板５に樹脂層１３が設けられている。
【０００８】上述したＣＳＰ６は、ガラスエポキシ基板
５を採用するが、ウェハスケールＣＳＰと違い、チップ
Ｔから外部接続用の裏面電極１０、１１までの延在構造
が簡単であり、安価に製造できるメリットを有する。
【０００９】またこのＣＳＰ６は、図４のように、プリ
ント基板ＰＳに実装される。プリント基板ＰＳには、電
気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１０】つぎに、このＣＳＰ６の半導体装置の製造
方法を図５および図６を参照して説明する。
【００１１】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔１５、１６を圧着する。（以上図６Ａを参照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔１５、１６に耐エッチング性のレジスト１７を被
覆し、Ｃｕ箔１５、１６をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い（以上図６Ｂを
参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１１が電気的に接続
される。（以上図６Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＡｕメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
【００１２】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図６Ｄを参照） 以上の製造方法により、ガラスエポキシ支持基板５を採
用したＣＳＰ型の半導体装置が完成する。この製造方法
は、支持基板としてフレキシブルシートを採用しても同
様である。
【００１３】以上の製造方法で作られた半導体装置は両
面電極構造のために、ガラスエポキシ基板５が厚いため
に、回路素子として厚くなり、小型化、薄型化および軽
量化に限界があった。更に、ガラスエポキシ基板やセラ
ミック基板では必ず両面の電極を接続するスルーホール
形成工程が不可欠であり、製造工程も長くなり量産に向
かない問題もあった。
【００１４】そこで上述した両面電極構造の半導体装置
の問題点を解決するために、以下の片面電極構造の半導
体装置が提案されている。
【００１５】図７および図８を参照して、この片面電極
構造の半導体装置を説明する。図７（Ａ）は上面図、図
７（Ｂ）は裏面図、図８は断面図を示しており、モール
ド用の樹脂層は省略されている。
【００１６】図７に示すように、このポリイミドフィル
ム基板２０の裏面には、第１の電極２１、第２の電極２
２およびダイパッドとなる第３の電極２３が形成されて
いる。そして、第１の電極２１、第２の電極２２上のポ
リイミドフィルム基板２０には第１の電極２１、第２の
電極２２の大きさより小さい第１の貫通孔２４、第２の
貫通孔２５が設けられ、第１の電極２１、第２の電極２
２の上面、すなわちポリイミドフィルム基板２０側の面
を露出させている。また、第３の電極２３上のポリイミ
ドフィルム基板２０にも第３の貫通孔２６が設けられ、
第３の電極２３の上面の中央部を露出している。この第
３の電極２３の露出した上面がダイパッドとして働き、
この部分にトランジスタチップＴが固着され、トランジ
スタチップＴのエミッタ電極と第１の電極２１が金属細
線２７を介して接続され、トランジトランジスタチップ
Ｔのベース電極と第２の電極２２が金属細線２７を介し
て接続されている。更に、図８に示すように、トランジ
スタチップＴを覆うようにポリイミドフィルム基板２０
に樹脂層２８が設けられている。
【００１７】上述した従来の片面電極構造の半導体装置
では、トランジスタチップＴが直接第３の電極２３の上
面に固着されるので、両面電極構造の半導体装置に比べ
てガラスエポキシ支持基板５と上面電極７、８、９の厚
み分を薄くでき、薄型の半導体装置を実現できる大きな
利点がある。
【００１８】
【発明が解決しようとする課題】しかしながら、片面電
極構造の半導体装置でも欠点が多くある。
【００１９】第１に、トランジスタチップＴが直接固着
される第３の電極２３の上面には、少なくともトランジ
スタチップＴよりは大きく且つチップマウントする位置
精度をカバーできるマージンを持たせた第３の貫通孔２
６を設けることが必要である。このために第３の電極２
３はこの第３の貫通孔２６より更に大きく形成されるの
で、両面電極構造の場合のダイパッドに接続された下面
電極よりかなり大きくなってしまう問題点があった。
【００２０】第２に、第１の電極２１、第２の電極２２
の上面に設けた第１の貫通孔２４、第２の貫通孔２５も
金属細線２７をボンディングするために、少なくともボ
ンディングに用いるキャピラリが入るだけの大きさを確
保する必要があり、第１の電極２１、第２の電極２２も
かなり大きく形成する必要がある問題点があった。
【００２１】第３に、片面電極構造でも両面電極構造で
も、完成した半導体装置をプリント基板等に実装する際
に、下面電極間での半田等のロウ材による短絡を防止す
るために一定の距離を確保しなければならない。このた
めに片面電極構造の半導体装置では、厚さでは両面電極
構造より優れているが、専有面積では両面電極構造に負
けてしまうのであった。
【００２２】
【課題を解決するための手段】本発明は上述した種々の
問題点に鑑みてなされたものであり、絶縁基板の上面に
固着された半導体チップと前記絶縁基板の下面に設けた
ダイ下面電極と前記絶縁基板に設けた貫通孔と該貫通孔
に形成された前記半導体チップと前記ダイ下面電極とを
電気的に接続する導電メッキ層および導電ペーストとを
備え、前記絶縁基板の下面に前記ダイ下面電極に隣接し
て取り出し下面電極を設け、該取り出し下面電極上にも
貫通孔を設けて該貫通孔に設けた前記導電メッキ層と前
記半導体チップの電極とをボンディングワイヤーで接続
することを特徴とする。
【００２３】
【発明の実施の形態】図１から図３を参照して本発明の
半導体装置の説明をする。図１（Ａ）は本発明の半導体
装置の上面図、図１（Ｂ）は本発明の半導体装置の裏面
図であり、モールド用の樹脂層は省略されている。図２
は本発明の半導体装置の断面図を示している。
【００２４】図１に示すように、このポリイミドフィル
ム基板３０（基材厚約５０μｍ）の裏面には、取り出し
下面電極となる第１の電極３１、第２の電極３２および
ダイ下面電極となる第３の電極３３（基材厚約２０μ
ｍ）が形成されている。そして、第１の電極３１、第２
の電極３２上のポリイミドフィルム基板３０には第１の
電極３１、第２の電極３２の大きさより小さい第１の貫
通孔３４、第２の貫通孔３５が設けられ、第１の電極３
１、第２の電極３２の上面、すなわちポリイミドフィル
ム基板３０側の面を露出させている。
【００２５】また、第３の電極３３上のポリイミドフィ
ルム基板３０にも第３の貫通孔３６がトランジスタチッ
プＴの下部に複数個設けられ（図１では２個）、第３の
電極３３の上面を露出している。
【００２６】本発明では第１の貫通孔３４、第２の貫通
孔３５、第３の貫通孔３６に導電メッキ層４０を設け、
穴埋めすることに特徴を有する。
【００２７】図２に示す如く、第１の貫通孔３４、第２
の貫通孔３５、第３の貫通孔３６に銅の電界メッキで各
貫通孔３４、３５、３６の半分程度穴埋めすることによ
り、各貫通孔３４、３５、３６は底上げされて、ワイヤ
ボンディングをする際に用いるキャピラリを少しだけ入
れればボンディングが行える。従って、従来の片面電極
構造に比べて貫通孔３４、３５を小さくでき、対応する
第１の電極３１、第２の電極３２の大きさを更に小さく
できることが可能となる。
【００２８】更に、第３の貫通孔３６にも銅メッキ等の
導電メッキ層４０で穴埋めをするので、Ａｇペースト３
８の使用量も少なく、取り出し抵抗も抵抗値の低い導電
メッキ層４０があるので特性上も有利となる。この結
果、トランジスタチップＴを固着するのに比較的小さな
貫通孔でも半導体チップＴの裏面と第３の電極３３とを
良好に電気的導通を取ることができ、第３の電極３３の
大きさを小さくできる。
【００２９】この複数個設けられている第３の貫通孔３
６にＡｇペースト３８をポリイミドフィルム基板３０上
に少量溢れるまで流入し、その上にトランジスタチップ
Ｔを固着する。この結果、トランジスタチップＴを固着
するのに適量のＡｇペースト３８を確保できるととも
に、Ａｇペースト３８をポリイミドフィルム基板３０上
トランジスタチップＴの下面に広げることができ、Ａｇ
ペースト３８がトランジスタチップＴのダイパッドの役
割を果たすことができる。
【００３０】続いてトランジスタチップＴのエミッタ電
極と第１の電極３１上の導電メッキ層４０がボンディン
グワイヤ３７を介して接続され、トランジスタチップＴ
のベース電極と第２の電極３２上の導電メッキ層４０が
ボンディングワイヤ３７を介して接続されている。な
お、第１の電極３１および第２の電極３２上の導電メッ
キ層４０表面にはボンディングワイヤ３７が固着できる
ように、Ｎｉメッキ０．５〜１μｍとその上に金メッキ
０．３μｍの仕上げメッキが設けられている。
【００３１】更に、図２に示すように、トランジスタチ
ップＴを覆うようにポリイミドフィルム基板３０に樹脂
層３９が設けられている。
【００３２】従って、本発明で提案される片面電極構造
では、各貫通孔３４、３５、３６を導電メッキ層４０で
穴埋めするため、各貫通孔３４、３５、３６を更に小さ
くすることが可能である。第３の電極３３をトランジス
タチップＴよりも内側で終了でき、従来の片面電極構造
の場合より遙かに小さい面積にすることが可能になっ
た。そのことにより電極間同士が実装時に半田等でショ
ートしない電極間の最低限の間隔を維持したとしても、
第１の電極３１、第２の電極３２および第３の電極３３
を従来の片面電極構造よりも小さい占有面積にすること
が可能になった。この結果、１素子あたりのパッケージ
の専有面積が縦（１ｍｍ）×横（０，８ｍｍ）程度まで
に小型化できる。
【００３３】次に、図３を参照して本発明に用いるポリ
イミドフィルム基板３０を説明する。図３（Ａ）は上面
図、図３（Ｂ）は裏面図を示している。
【００３４】まずポリイミドフィルム基板３０には複数
の搭載部４１を形成する。例えば、１００個分の搭載部
を１０行１０列に縦横に基板上に配置する。
【００３５】ポリイミドフィルム基板３０の裏面に、銅
の無電解メッキを行い、更に銅の電解メッキで厚み２０
μｍの銅箔を全面に形成する。続いて、第３の電極３３
と隣接する搭載部４１の第１の電極３１および第２の電
極３２を連結した蛇行する同型状のパターンにエッチン
グして片面電極を形成する。
【００３６】次に、ポリイミドフィルム基板３０の表面
からエッチングやレーザーを用いて各貫通孔３４、３
５、３６を形成する。
【００３７】第１の貫通孔３４、第２の貫通孔３５は導
電メッキ層４０により底上げされているのでワイヤボン
ディングをする際に用いるキャピラリを少しだけ入れれ
ばボンディングが行える。このことにより第１の貫通孔
３４，第２の貫通孔３５は最小の大きさで形成すること
が可能となる。
【００３８】このポリイミドフィルム基板３０の四角で
囲んだ各搭載部４１には図２に示すように、トランジス
タチップＴをＡｇペースト３８で固着し、ボンディング
ワイヤで各電極との接続を行い、全体を樹脂層３９でモ
ールドしてから、各搭載部４１間のダイシングライン４
２に沿ってダイシングして個別の搭載部に分離する。こ
の際に、連結された第３の電極３３と隣接する搭載部４
１の第１の電極３１および第２の電極３２は切断されて
それぞれの搭載部４１の各電極３１、３２、３３とな
る。
【００３９】
【発明の効果】以上に説明したように、本発明によれ
ば、両面電極構造を用いた半導体装置よりも片側の導電
箔の厚み分だけ薄型化および軽量化できるパッケージ構
造を提供できる利点を有する。
【００４０】また本発明は片面電極構造を採用したにも
拘わらず、半導体チップの下部に設けた複数個の貫通孔
を用いてＡｇペーストを流入することにより、絶縁基板
上面に直接半導体チップを固着でき、ダイ下面電極を従
来の片面電極構造よりも両面電極構造並に大幅に専有面
積を縮小することができる。
【００４１】更に、本発明では、各貫通孔に導電メッキ
層で穴埋めして、Ａｇペースト３８で埋めてダイボンド
することにより、比較的小さな貫通孔によって、半導体
チップとダイ裏面電極とで導通ができる。この結果、ダ
イ下面電極を更に小さく形成することができる。
【００４２】更に、本発明では、ワイヤボンディングさ
れる第１の貫通孔および第２の貫通孔も導電メッキ層で
穴埋めされるので、ボンディングの際にキャピラリを深
く入れる必要が無く、この第１の貫通孔および第２の貫
通孔も更に小さくでき、対応する取り出し電極も更に小
さくできる。
【００４３】更に、本発明では、両面電極構造で不可欠
のビアホールの形成が不要となるので、スルーホール工
程を全面的に排除でき、極めて簡素な実装構造を実現で
きる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明するための上面図
（Ａ）、裏面図（Ｂ）である。
【図２】本発明の半導体装置を説明するための断面図で
ある。
【図３】本発明の半導体装置に用いる片面電極基板を説
明するための上面図（Ａ）、裏面図（Ｂ）である。
【図４】従来例の半導体装置を説明するための断面図で
ある。
【図５】従来例の半導体装置を説明するための断面図で
ある。
【図６】従来例の半導体装置を説明するための断面図で
ある。
【図７】従来例の半導体装置を説明するための上面図
（Ａ）、裏面図（Ｂ）である。
【図８】従来例の半導体装置を説明するための断面図で
ある。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板の上面に固着された半導体チッ
    プと前記絶縁基板の下面に設けたダイ下面電極と前記絶
    縁基板に設けた貫通孔と該貫通孔に形成された前記半導
    体チップと前記ダイ下面電極とを電気的に接続する導電
    メッキ層および導電ペーストとを備え、前記絶縁基板の
    下面に前記ダイ下面電極に隣接して取り出し下面電極を
    設け、該取り出し下面電極上にも貫通孔を設けて該貫通
    孔に設けた前記導電メッキ層と前記半導体チップの電極
    とをボンディングワイヤーで接続することを特徴とする
    半導体装置。
  2. 【請求項２】 前記ダイ下面電極上に設けた前記貫通孔
    は前記半導体チップより小さく形成されることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】 前記導電メッキ層は銅メッキであること
    を特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記導電ペーストはＡｇペーストである
    ことを特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】 前記半導体チップを含み前記絶縁基板上
    面を被覆する絶縁樹脂を有することを特徴とする請求項
    １に記載の半導体装置。
  6. 【請求項６】 前記絶縁基板はポリイミドフィルムで形
    成されることを特徴とする請求項１に記載の半導体装
    置。
JP2000373083A 2000-12-07 2000-12-07 半導体装置 Withdrawn JP2002176070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000373083A JP2002176070A (ja) 2000-12-07 2000-12-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000373083A JP2002176070A (ja) 2000-12-07 2000-12-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2002176070A true JP2002176070A (ja) 2002-06-21

Family

ID=18842525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000373083A Withdrawn JP2002176070A (ja) 2000-12-07 2000-12-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2002176070A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
JP2009111082A (ja) * 2007-10-29 2009-05-21 Shinko Electric Ind Co Ltd パッケージ用シリコン基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
JP2009111082A (ja) * 2007-10-29 2009-05-21 Shinko Electric Ind Co Ltd パッケージ用シリコン基板
US8106484B2 (en) 2007-10-29 2012-01-31 Shinko Electric Industries Co., Ltd. Silicon substrate for package

Similar Documents

Publication Publication Date Title
US6548328B1 (en) Circuit device and manufacturing method of circuit device
JP5524322B2 (ja) 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法
US4356374A (en) Electronics circuit device and method of making the same
JP3780122B2 (ja) 半導体装置の製造方法
US6545364B2 (en) Circuit device and method of manufacturing the same
JP3639514B2 (ja) 回路装置の製造方法
JP2858246B2 (ja) 半導体パッケージ
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
EP1683198A2 (en) Semiconductor device and manufacturing method thereof
US6791199B2 (en) Heat radiating semiconductor device
JP2002016181A (ja) 半導体装置、その製造方法、及び電着フレーム
US8384205B2 (en) Electronic device package and method of manufacture
JP3437477B2 (ja) 配線基板および半導体装置
JP3660663B2 (ja) チップパッケージの製造方法
US6841421B2 (en) Method of manufacturing wiring structure of a power semiconductor device
JP3574026B2 (ja) 回路装置およびその製造方法
JP3609684B2 (ja) 半導体装置およびその製造方法
TW201126677A (en) Leadframe and method of manufacturing the same
JP2002176070A (ja) 半導体装置
JP3634709B2 (ja) 半導体モジュール
JP3574025B2 (ja) 回路装置およびその製造方法
JP2002176123A (ja) 半導体装置
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JPH10340925A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071129

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706