JP2009065643A - マルチメディアインターフェース - Google Patents

Abstract

【課題】マルチメディアソースデバイスをマルチメディアシンクデバイスに結合するのに適したパケットベースのディスプレイインターフェースを提供する。
【解決手段】ディスプレイインターフェースは、ソースデバイスに結合され、固有ストリーム速度にしたがってソースパケットデータストリームを受信するように構成される。トランスミッタユニットと、シンクデバイスに結合されたレシーバユニットと、トランスミッタユニットとレシーバユニットとを結合するリンクユニットであって、いくつかのマルチメディアデータパケットで形成されたソースパケットデータストリームに基づくマルチメディアデータパケットストリームを、リンク速度にしたがってトランスミッタユニットとレシーバユニットとの間で転送するように構成される。
【選択図】図１

Description

本発明はディスプレイデバイスに関する。より具体的には、本発明は、ビデオソースをビデオディスプレイデバイスに結合するのに適したデジタルディスプレイインターフェースに関する。

現在、ビデオディスプレイ技術は、アナログタイプのディスプレイデバイス（ブラウン管など）と、デジタルタイプのディスプレイデバイス（液晶ディスプレイすなわちＬＣＤや、プラズマスクリーンその他など）とに分けられ、各タイプのディスプレイデバイスは、画像を順次表示するために、特定の入力信号によって駆動する必要がある。例えば、典型的なアナログシステムは、通信リンクによってディスプレイデバイス（場合によってはビデオシンクと称される）に直接結合されたアナログソース（パソコンや、ＤＶＤプレーヤその他など）を含む。通信リンクは、通常、当業者によく知られたケーブル（パソコンの場合はアナログＶＧＡケーブル、それ以外の場合はＢＧＡ ＤＢ１５ケーブルと称される）の形態をとる。例えば、ＢＧＡ ＤＢ１５ケーブルは、１５のピンを含み、各ピンは、特定の信号を運ぶように構成される。

ＶＧＡ ＤＢ１５ケーブルの利点の１つは、設置基盤が大きくかつ拡大し続けけるゆえの、その遍在性にある。上述されたアナログシステムが優勢であるかぎりは、ＢＧＡ ＤＢ１５以外の他の形態のケーブルから切り替えようとする動機はほとんど見あたらない。

しかしながら、近年では、デジタルシステムの爆発的成長によって、デジタルビジュアルインターフェース（ＤＶＩ）などのデジタル対応のケーブルの使用がより望ましいものになってきた。ＤＶＩは、デジタルディスプレイワーキンググループ（ＤＤＷＧ）によって定められたデジタルインターフェース規格であることが周知である。データは、遷移時間最短作動信号伝送（ＴＭＤＳ）プロトコルを使用して伝送され、これは、デジタル信号をパソコンのグラフィックスサブシステムからディスプレイへと提供する。ＤＶＩは、１６０ＭＨｚを超える帯域幅を扱うので、単一のリンクセットでＵＸＧＡおよびＨＤＴＶをサポートする。

今日のディスプレイ相互接続の勢力地図には、デスクトップとディスプレイとの相互接続用途のためのＶＧＡ（アナログ）およびＤＶＩ（デジタル）と、ラップトップおよびその他のオールインワンデバイスにおける内部接続用途のためのＬＶＤＳ（デジタル）とが含まれる。グラフィックスＩＣのベンダ、ディスプレイコントローラＩＣのベンダ、モニタのメーカ、およびパソコンのＯＥＭはもちろん、デスクトップパソコンの消費者も、それらの設計、製品定義、製造、マーケティング、および購入決定の際に、多かれ少なかれインターフェースの選択を考慮する必要がある。例えば、アナログＶＧＡインターフェースのパソコンを購入する消費者は、アナログモニタまたはデジタルモニタのいずれかを購入する必要があり、デジタルモニタの場合は、ＶＧＡインターフェースによって提供されるアナログビデオ信号が、インラインのアナログ−デジタルコンバータ（ＡＤＣ）またはその特定のモニタに内蔵されたＡＤＣによってデジタル化されている。

したがって、例えば２つ以上の機能をサポートするために、ディスプレイインターフェースにおいて通信リソースを再割り当てする能力を有することが望まれている。

マルチメディアソースデバイスをマルチメディアシンクデバイスに結合するように構成されたパケットベースのディスプレイインターフェースは、ソースデバイスに結合され、固有ストリーム速度にしたがってソースパケットデータストリームを受信するように構成されたトランスミッタユニットと、シンクデバイスに結合されたレシーバユニットと、トランスミッタユニットとレシーバユニットとを結合するリンクユニットであって、いくつかのマルチメディアデータパケットで形成された、ソースパケットデータストリームに基づくマルチメディアデータパケットストリームを、固有ストリーム速度に依存しないリンク速度にしたがって、トランスミッタユニットとレシーバユニットとの間で転送するように構成されたリンクユニットと、を含む。そして、リンクユニットは、マルチメディアデータパケットをトランスミッタユニットからレシーバユニットへと転送するために使用される複数の双方向レーンと、ソースデータパケットストリームをトランスミッタからレシーバへと転送するために必要とされるリソースに基づいて、未使用の任意のレーンが転送以外の目的に割り当てられるように、メインリンクを動的に構成するための手段と、を少なくとも含む。

別の一実施形態では、複数の通信レーンを含む単方向メインリンクと、双方向補助チャネルと、を有するビデオディスプレイインターフェースにおいて、通信リソースを動的に割り当てる方法が開示される。方法は、全ての使用可能通信リソースのなかで、第１の機能を担うために必要とされる部分を決定する動作と、もし使用可能通信リソースの部分が使用可能通信リソースの全部に満たない場合は、残りの通信リソースを少なくとも第２の機能に再割り当てする動作と、を少なくとも含む。

次に、添付の図面に一例を示された本発明の具体的な一実施形態について言及される。本発明は、この具体的な一実施形態に関連して説明されるものの、これは、説明されるこの実施形態に本発明を限定することを意図しておらず、むしろ、添付の特許請求の範囲に定められた本発明の趣旨および範囲に含まれるものとして、あらゆる置換形態、変更形態、および等価形態を網羅することを意図している。

説明されるインターフェースは、オープンでかつ拡張可能であり、なおかつデスクトップモニタを非限定的に含む用途での使用に適するとともにノートブック／オールインワンパソコン内およびＨＤＴＶディスプレイその他を含む家庭用電子機器内においてＬＣＤ接続性を提供する、Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔで、パケットベースで、プラグアンドプレイで、かつシリアルなデジタルディスプレイインターフェースである。単一のビデオラスタと、それに加えてＶｓｙｎｃ、Ｈｘｙｎｃ、ＤＥその他のタイミング信号とを伝送する従来のディスプレイインターフェースと異なり、本発明のインターフェースは、１つまたは複数のパケットストリームを、物理リンク内に確立された「仮想パイプ」の形態で同時に伝送することができるマルチストリームパケット転送のシステムを提供する。

例えば、図１は、本発明の一実施形態にしたがった、クロスプラットフォーム式のパケットベースのデジタルビデオディスプレイインターフェース１００を一般的に表したものである。インターフェース１００は、物理リンク１０６（パイプとも称される）によって、トランスミッタ１０２をレシーバ１０４につなぐ。説明される実施形態では、いくつかのデータストリーム１０８〜１１２が、トランスミッタ１０２において受信され、トランスミッタ１０２は、必要に応じ、各ストリームを対応する数のデータパケット１１４にパケット化する。これらのデータパケットは、次いで、対応するデータストリームの形に形成され、各データストリームは、関連の仮想パイプ１１６〜１２０によってレシーバ１０４に引き渡される。なお、各仮想リンク用のリンク速度（すなわちデータパケット転送速度）は、個々のデータストリームごとに最適化されるので、その結果、物理リンク１０６は、各自関連のリンク速度（個々のデータストリームごとに互いに異なる可能性がある）のデータストリームを運ぶことができる。データストリーム１１０〜１１４は、ビデオ、グラフィック、オーディオその他の任意の数の形態をとることができる。

通常、ソースがビデオソースである場合は、データストリーム１１０〜１１４は、コンポジットビデオ、シリアルデジタル、パラレルデジタル、ＲＧＢ、またはコンシューマデジタルビデオなどの、任意の数のなおかつ任意のタイプの周知のフォーマットを有することができる様々なビデオ信号を含む。ソース１０２が、例えばアナログテレビ、スチルカメラ、アナログＶＣＲ、ＤＶＤプレーヤ、カムコーダ、レーザディスクプレーヤ、テレビチューナ、セットトップボックス（衛星ＤＳＳまたはケーブル信号をともなう）などの、何らかの形態のアナログビデオソースを含むとすると、ビデオ信号は、アナログビデオ信号であることが可能である。ソース１０２は、また、例えばデジタルテレビ（ＤＴＶ）、デジタルスチルカメラなどのデジタル画像ソースを含むこともできる。デジタルビデオ信号は、ＳＭＰＴＥ ２７４Ｍ−１９９５（１９２０×１０８０解像度、順次走査または飛び越し走査）、ＳＭＰＴＥ ２９６Ｍ−１９９７（１２８０×７２０解像度、順次走査）、および標準の４８０順次走査ビデオなどの、任意の数のなおかつ任意のタイプの周知のデジタルフォーマットであることが可能である。

ソース１０２がアナログ画像信号を提供する場合は、アナログ−デジタル（Ａ／Ｄ）コンバータが、アナログ電圧信号またはアナログ電流信号を、デジタル符号化された一連の不連続な数（信号）に変換し、そのプロセスにおいて、デジタル処理に適した適切なデジタル画像データワードを形成する。様々な種類の任意のＡ／Ｄコンバータが使用可能である。例えば、その他のＡ／Ｄコンバータとして、例えば、フィリップス、テキサス・インスツルメンツ、アナログ・デバイセズ、ブルックツリーなどによって製造されたものが挙げられる。

例えば、もしデータストリーム１１０がアナログタイプの信号である場合は、トランスミッタ１０２に含まれるまたはトランスミッタ１０２に結合されたアナログ−デジタルコンバータ（不図示）が、そのアナログデータをデジタル化する。デジタル化されたデータは、次いで、それを複数のデータパケット１１４に変換するパケタイザによってパケット化され、得られた各パケットは、仮想リンク１１６によってレシーバ１０４へと伝送される。レシーバ１０４は、次いで、データパケット１１４を元のフォーマットに適切に再結合することによって、データストリーム１１０を再構築する。なお、リンク速度は、固有ストリーム速度に依存しないことに留意するべきである。唯一の要件は、物理リンク１０６のリンク帯域幅が、伝送されるデータストリームの総帯域幅を超えることである。説明される実施形態では、受信データ（ビデオデータの場合はピクセルデータなど）は、データマッピング定義に基づき各自の仮想リンク上で圧縮される。このように、物理リンク１０６（またはそれを構成する任意の仮想リンク）は、ＤＶＩなどの従来の相互接続のように、リンク文字クロックごとに１つのピクセルデータを運ぶのとは異なる。

このようにインターフェース１００は、ビデオデータおよびグラフィックスデータの移送のみならず、必要に応じてオーディオデータおよびその他のアプリケーションデータの移送にも用いられる拡張可能な媒体を提供する。また、本発明は、ホットプラグイベント検出をサポートし、物理リンク（またはパイプ）をその最適な伝送速度に自動的に設定する。本発明は、マルチプラットフォームに適したあらゆるディスプレイ用に、ローピンカウントでかつ純粋にデジタルなディスプレイ相互接続を提供する。このようなプラットフォームは、ホスト−ディスプレイ、ラップトップ／オールインワンはもちろん、ＨＤＴＶ、およびその他の家庭用電子機器の用途を含む。

ビデオデータおよびグラフィックスデータを提供することに加えて、デジタルストリーム内に表示タイミング情報を組み込むことによって、原則的に完全でかつ即時の表示アラインメントを可能にし、そうして、「自動調整」などの特徴の必要性を排除することができる。本発明のインターフェースの持つパケットベースの特性は、マルチメディア用途のための複数のビデオ／グラフィックスストリームやオーディオストリームなどの複数のデジタルデータストリームをサポートするための拡張可能性を提供する。また、周辺機器の取り付けおよびディスプレイの制御のためのユニバーサルシリアルバス（ＵＳＢ）トランスポートも、追加のケーブル敷設を必要とすることなく提供することができる。

本発明のディスプレイインターフェースのその他の実施形態が、以下に記載される。

図２は、ビデオソース２０２とビデオディスプレイユニット２０４とをつなぐために使用される、図１に示されたシステム１００に基づくシステム２００を示している。図示される実施形態では、ビデオソース２０２は、デジタル画像（またはデジタルビデオソース）２０６およびアナログ画像（またはアナログビデオソース）２０８の一方または両方を含むことができる。デジタル画像ソース２０６の場合は、デジタルデータストリーム２１０は、トランスミッタ１０２に提供され、一方で、アナログビデオソース２０８の場合は、そこに結合されたＡ／Ｄコンバータユニット２１２が、アナログデータストリーム２１３を対応するデジタルデータストリーム２１４に変換する。デジタルデータストリーム２１４は、次いで、トランスミッタ１０２によって、デジタルデータストリーム２１０とほぼ同様に処理される。ディスプレイユニット２０４は、アナログタイプのディスプレイまたはデジタルタイプのディスプレイであってよく、あるいは場合によっては、提供されたアナログ信号またはデジタル信号のいずれも処理することができる。いずれにせよ、ディスプレイユニット２０４は、レシーバ１０４をディスプレイ２１８にインターフェース接続するディスプレイインターフェース２１６を含み、アナログタイプのディスプレイの場合は、更にＤ／Ａコンバータユニット２２０を含む。説明される実施形態では、ビデオソース２０２は、任意の数の形態（デスクトップ型パソコンや、デジタルまたはアナログのテレビ、セットトップボックスその他）をとることができ、ビデオディスプレイユニット１０４は、ビデオディスプレイ（ＬＣＤタイプのディスプレイや、ＣＲＴタイプのディスプレイその他）の形態をとることができる。

しかしながら、ビデオソースまたはビデオシンクのタイプによらず、各種のデータストリームは、物理リンク１０６を通じた伝送に先立って、（必要に応じて）デジタル化され、そしてパケット化される。物理リンク１０６は、等時性データストリームのための単方向メインリンク２２２と、リンクのセットアップおよびビデオソース２０２とビデオディスプレイ２０４との間でのその他のデータトラフィック（各種のリンク管理情報やユニバーサルシリアルバス（ＵＳＢ）データその他）のための双方向補助チャネル２２４とを含む。

メインリンク２２２は、こうして、複数の等時性データストリーム（複数のビデオ／グラフィックスストリームやマルチチャネルオーディオストリームなど）を同時に伝送することができる。説明される実施形態では、メインリンク２２２は、各自複数ギガビット毎秒（Ｇｂｐｓ）で等時性データストリーム（非圧縮グラフィックス／ビデオデータやオーディオデータなど）を転送することができるいくつかの異なる仮想チャネルを含む。したがって、論理的な視点からは、メインリンク２２２は、単一の物理パイプに見え、この単一の物理パイプ内に、複数の仮想パイプが確立可能である。このように、論理的データストリームは、物理チャネルに割り当てられるのではなく、それぞれ自身の論理的パイプ（すなわち上述された仮想チャネル）内を運ばれる。

説明される実施形態では、メインリンク２２２の速度すなわち転送速度は、リンク条件を補うように調整可能である。例えば、いくつかの実装形態では、メインリンク２２２の速度は、約１．０Ｇｂｐｓ／チャネルの最低速度から約２．５Ｇｂｐｓ／チャネルに到る速度で近似される範囲内で、およそ０．４Ｇｂｐｓの増分で調整することができる（図３を参照せよ）。２．５Ｇｐｂｓ／チャネルの場合は、メインリンク２２２は、単一のチャネル上において、色の深みが１８ビット／ピクセルのＳＸＧＡ ６０Ｈｚをサポートすることができる。なお、チャネル数の減少は、相互接続費用の低減だけでなく、ポータブルデバイスなどの電力に敏感な用途にとって重要な検討材料である（なおかつ望ましいものである）電力消費の低減をも実現できることに留意するべきである。しかしながら、チャネル数を４に増やすことによって、メインリンク２２２は、データ圧縮をともなうことなく、色の深みが２４ビット／ピクセルのＷＱＳＸＧＡ（画像解像度３２００×２０４８）／６０Ｈｚ、または色の深みが１８ビット／ピクセルのＱＳＸＧＡ（２５６０×２０４８）／６０Ｈｚをサポートすることができる。１．０Ｇｂｐｓ／チャネルの最低速度の場合でも、非圧縮ＨＤＴＶ（すなわち１０８０ｉまたは７２０ｐ）データストリームをサポートするのに必要とされるチャネルは２本のみである。

説明される実施形態では、メインリンクのデータ速度として、それを構成する仮想リンクの総帯域幅を超える帯域幅を有するデータ速度が選択される。インターフェースに送られるデータは、その固有速度でトランスミッタに達する。レシーバ１０４内のタイムベースリカバリ（ＴＢＲ）ユニット２２６は、必要に応じ、メインリンクデータパケット内に組み込まれたタイムスタンプを使用して、ストリームの元の固有速度を再生成する。しかしながら、図２Ｂに示された、適切に構成されたデジタルディスプレイデバイス２３２の場合は、ディスプレイデータがリンク文字クロック速度でディスプレイドライバ電子機器に送られるので、タイムベースリカバリは不要であり、そうして、必要とされるチャネル数を大幅に少なくするとともに、ディスプレイの複雑性および費用を相応に低減させる。例えば、図２Ｃは、タイムベースリカバリをともなわないように構成された、代表的なＬＣＤパネル２３２を示している。ここでは、ディスプレイデータは、基本的に、各列ドライバ２３４に供給され、これらの列ドライバ２３４は、アレイ２４０中の選択されたディスプレイ素子２３８を駆動するために、行ドライバ２３６と合わせて使用される。

その他の実施形態は、リンク速度およびピクセル／オーディオクロック速度のための単純列挙法を説明する。今日存在する標準的ピクセル／オーディオクロック周波数は、研究によって下記のマスタ周波数のサブセットであることが理解されている。
２３．７６ＧＨｚ＝２¹⁰×３³ ×５⁷ ×１１¹ Ｈｚ
これは、ピクセル（またはオーディオ）クロック速度が、４つのパラメータＡ、Ｂ、Ｃ、およびＤを使用して下記のように表せることを意味する。
ピクセルクロックレート＝２^A ＊３^B ×５^C ×１１^D
Ａ＝４ピット、Ｂ＝２ビット、Ｃ＝３ピット、Ｄ＝１ビット

たとえ、ピクセルクロック速度と異なるリンク速度（８Ｂ／１０Ｂ文字などの１０ビット文字を使用するリンクの場合はシリアルリンクビット速度／１０である）を有するリンクの場合でも、４つのパラメータＡ’、Ｂ’、Ｃ’、およびＤ’を用いてリンク速度を定めることによる利点がある。その利点とは、リンククロックからピクセル／オーディオクロックを再生成することの単純性である。例えば、仮に、リンク速度がＡ’＝６、Ｂ’＝３、Ｃ’＝７、Ｄ’＝０として設定されると仮定すると、対応するリンク速度は１３５ＭＨｚである。しかしながら、仮に、ピクセルクロックがＡ＝８、Ｂ＝３、Ｃ＝６、Ｄ＝０（＝１０８ＭＨｚ）に設定されると仮定すると、ピクセルクロックは、リンククロックから生成することができる。なぜならば、ピクセルクロック速度は、リンク速度×２２／５１に等しいからである。

再び、タイムベースリカバリを必要とするシステムについて、タイムベースリカバリユニット２２６は、デジタルクロックシンセサイザとして実装することができる。非圧縮ビデオストリームの場合は、タイムスタンプは、パケットヘッダ内に格納され、後ほど詳述されるように、２０ビットの値である。所定のストリームでは、２０ビットのうちの４ビットが各ヘッダに順次格納される（ＴＳ３〜０、ＴＳ７〜４、ＴＳ１１〜８、ＴＳ１５〜１２、ＴＳ１９〜１６）。固有ストリーム周波数（Freq_native）は、リンク文字クロック周波数（Freq_link_char）をもとにして下記のように得られる。
Frep_native＝Freq_link_char＊ （ＴＳ１９〜０）／２２０ … 式（１）

トランスミッタ１０２は、２２０サイクルのリンク文字クロック周波数期間にわたって固有ストリームクロックの数をカウントすることによって、このタイムスタンプを生成する。カウンタは、２２０サイクルのリンク文字クロックごとに値を更新する。これら２つのクロックは、互いに等時性であるので、タイムスタンプ値は、時間の経過とともに１ずつ変化する。更新と更新との間では、トランスミッタ１０２は、所定のパケットストリームのヘッダ内の同じタイムスタンプを繰り返し送信する。タイムスタンプ値の突然の変化（１カウントを超える変化）は、レシーバによって、ストリームソースの不安定状態を示すものと解釈される。

なお、オーディオストリームの場合は、タイムスタンプが通信されないことに留意するべきである。この場合は、ソースデバイスは、オーディオサンプル速度とサンプルごとのビット数とをディスプレイデバイスに通知する。式（２）およびリンク文字速度に基づいてオーディオ速度を決定することによって、ディスプレイデバイスは、元のオーディオストリーム速度を再生成する。
オーディオレート＝（オーディオサンプルレート）×
（サンプル毎のビット数）×（チャンネル数） … 式（２）

図４Ａに示されたメインリンクデータパケット４００は、メインリンクパケットヘッダ４０２を含む。該メインリンクパケットヘッダ４０２は、図４Ｂに示されるように１６ビットで構成され、そのうちビット３〜０は、ストリームＩＤ（ＳＩＤ）であり（最大ストリームカウントが１６であることを示す）、ビット４は、タイムスタンプ（ＴＳ）ＬＳＢである。ビット４が１に等しい場合は、このパケットヘッダは、最下位４ビットのタイムスタンプ値を有する（非圧縮ビデオストリームの対してのみ使用される）。ビット５は、フレームカウンタの最下位ビットとして機能するビデオフレームシーケンスビットであり、ビデオフレームの境界において、「０」から「１」へ、または「１」から「０」へ切り替わる（非圧縮ビデオストリームの対してのみ使用される）。ビット７およびビット６は、そのまま留保され、ビット８〜１０は、先の８ビットの誤差チェックを行う４ビットのＣＲＣ（ＣＲＣ）である。ビット１５〜１２は、タイプスタンプ／ストリームＩＤの反転（ＴＳＰ／ＳＩＤｎ）であり、非圧縮ビデオに対しては、２０ビットタイムスタンプ値の４ビットとして使用される。

本発明のインターフェースの利点の１つは、各自異なるフォーマットでありうるとともに、いくつかのサブパケットを含む特定のメインリンクデータパケットを有するような、異なるデータストリームを多重化する能力にある。例えば、図５は、本発明の一実施形態にしたがった、サブパケットの内包および複数パケットの多重化を提供するように構成されたシステム５００を示している。なお、システム５００は、図２に示されたシステム２００の具体的な一実施形態であり、したがって、本発明の範囲または意図のいずれを限定するとも見なされないことに留意するべきである。システム５００は、トランスミッタ１０２に含まれ、ストリーム１補助データストリーム５０４をデータストリーム２１０と結合して多重化データストリーム５０６を形成するために使用される、ストリームソースマルチプレクサ５０２を含む。多重化データストリーム５０６は、次いで、いくつかの任意のデータストリームを結合して多重化メインリンクストリーム５１０を形成するリンク層マルチプレクサ５０８に転送される。ここで、多重化メインリンクストリーム５１０は、いくつかのデータパケット５１２で形成され、このうちの一部は、いくつかのサブパケット５１４をその内に含みうる。リンク層デマルチプレクサ５１６は、ストリームＩＤ（ＳＩＤ）および関連のサブパケットヘッダに基づいて、多重化データストリーム５１０をその構成要素であるデータストリームに分割し、ストリームシンクデマルチプレクサ５１８は、サブパケット内に含まれるストリーム１補助データストリームを更に分ける。

図６は、図５に示されたストリーム５１０の一例としての多重化メインリンクストリーム６００を、メインリンク２２２上で３本のストリームが多重化される場合について示したハイレベルな図である。この実施例の３つのストリームは、ＵＸＧＡグラフィックス（ストリームＩＤ＝１）、１２８０×７２０ｐのビデオ（ストリームＩＤ＝２）、およびオーディオ（ストリームＩＤ＝３）である。メインリンクパケットのパケットヘッダのサイズの小ささは、パケットのオーバーヘッドを最小に抑え、これは、非常に高いリンク効率を可能にする。パケットヘッダがこれほど小さくてすむ理由は、メインリンク２２２を通じたパケットの伝送に先立って、補助チャネル２２４を介してパケット属性が通信されるからである。

非圧縮ビデオデータストリームは、ビデオブランキング期間に対応するデータアイドル期間を有するので、概して、サブパケットの内包は、メインパケットストリームが非圧縮ビデオである場合に効果的な方式である。したがって、非圧縮ビデオストリームで形成されたメインリンクトラフィックは、この期間中、一連のＮＵＬＬ特殊文字パケットを含むことになる。各種のデータストリームを多重化する能力を十分に生かすことによって、本発明の特定の実装形態は、様々な方法を使用して、ソースストリームがビデオデータストリームである場合のメインリンク速度とピクセルデータ速度との間の差を補う。例えば、図７に示されるように、ピクセルデータ速度は、ピクセルデータの１ビットが２ナノ秒ごとに伝送されるように、０．５ギガビット毎秒である。この例では、リンク速度は、ピクセルデータの１ビットが０．８ナノ秒ごとに伝送されるように、１．２５ギガビット毎秒に設定されている。ここで、トランスミッタ１０２は、図８に示されるように、ピクセルデータ間に特殊文字を散在させる。ピクセルデータの第１のビットＰ１と、ピクセルデータの第２のビットＰ２との間には、２つの特殊文字が配される。特殊文字は、レシーバ１０４がピクセルデータの各ビットを区別することを可能にする。ピクセルデータのビット間に特殊文字を散在させると、安定したデータストリームが形成され、これは、リンクが同期性を維持することを可能にする。この例では、特殊文字はＮＵＬＬ文字である。このような方法では、リンク速度が十分に速いので、ラインバッファは必要とされず、小さなＦＩＦＯのみでよい。しかしながら、受信側では、ビデオ信号を再構築するために、多めのロジックが必要とされる。レシーバは、特殊文字がいつ開始しいつ終了するかを認識する必要がある。

散在方法の代案は、ピクセルデータの連続ビットをＮＵＬＬ値などの特殊文字で置き換える方法である。例えば、トランスミッタ１０４に含まれるラインバッファにＰ１〜Ｐ４を供給し、次いで、ほかのピクセルデータが使用可能になるまで１つまたは複数のＮＵＬＬ値をラインバッファに供給することができる。このような実装形態は、上述された散在方法と比べ、より大きなバッファスペースを必要とする。このような多くの実装形態では、リンク速度が比較的高いゆえに、ラインバッファを満たすのに必要とされる時間が、ラインバッファが満たされた後にデータを伝送するために必要とされる時間を上回る。

図５Ａを参照にして述べられたように、本発明のインターフェースによる利点の１つは、各種のデータストリームを多重化するのみならず、特定のメインリンクデータパケット内にいくつかの任意のサブパケットを内包するその能力にある。図９Ａは、本発明の一実施形態にしたがった代表的なサブパケット９００を示している。サブパケット９００は、説明されるこの実施形態では２バイトであるとともにＳＰＳ（サブパケットスタート）特殊文字をともなうサブパケットヘッダ９０２を含む。サブパケット９００を内包するメインリンクデータパケットが、サブパケット９００に加えてパケットペイロードを含む場合は、サブパケット９００の終端は、ＳＰＥ（サブパケットエンド）特殊文字によって印さなければならない。そうでないと、メインパケットの終端（図９Ｂに示される例では次のＣＯＭ文字によって示される）は、サブパケット９０２およびそれを内包するメインパケットの両方の終端を印すことになる。しかしながら、もし、サブパケットを内包するメインパケットがペイロードを有さない場合は、そのサブパケットは、ＳＰＥで終わる必要はない。図９Ｂは、本発明の一実施形態にしたがった、メインリンクパケット内の典型的なサブパケットフォーマットを示している。なお、ヘッダフィールドおよびサブパケットペイロードの定義は、サブパケット９０２を使用する特定の用途のプロファイルに依存する。

サブパケット内包のとりわけ有用な使用例が、図１０に示される非圧縮グラフィックス画像１０００の選択的リフレッシュである。全体フレーム１００２の属性（水平／垂直合計や画像幅／高さその他）は、ストリームが有効であるかぎり一定であるので、これらの特性は、補助チャネル２２４を介して通信される。選択的リフレッシュ動作では、ビデオフレームごとに、画像１０００の部分１００４のみが更新される。更新される長方形（すなわち部分１００４）の４つのＸＹ座標は、フレームごとに伝送しなければならない。なぜならば、この長方形の座標値は、フレームごとに異なるからである。別の一例は、２５６色のグラフィックスデータで必要とされるカラールックアップテーブル（ＣＬＵＴ）データの伝送であり、８ビットのピクセルデータは２５６入力ＣＬＵＴへの入力であり、ＣＬＵＴの内容は動的に更新される必要がある。

単一の双方向補助チャネル２２４は、リンクのセットアップに有用であるとともにメインリンクの動作をサポートする各種サポート機能のための、なおかつＵＳＢトラフィックなどの補助アプリケーションデータを運ぶための、ルートを提供する。例えば、補助チャネル２２４が備わっていれば、ディスプレイデバイスは、同期外れ、脱落パケット、およびトレーニングセッション（後述される）結果などのイベントを、ソースデバイスに通知することができる。例えば、もし特定の一トレーニングセッションが失敗すると、トランスミッタ１０２は、失敗したそのトレーニングセッションに関する事前選択されたまたは決定された結果に基づいて、メインリンク速度を調整する。このように、調整可能な高速のメインリンクを比較的低速でなおかつ極めて信頼性の補助チャネルと組み合わせることによって形成される閉ループは、様々なリンク条件にわたって強固な動作を可能にする。なお、（図５Ｂに一例を示されたような）場合によっては、論理的双方向補助チャネル５２０は、ソースデバイス２０２からシンクデバイス２０４へとデータを転送するためのメインリンク２２２の帯域幅の部分５２２と、シンクデバイス２０４からソースデバイス２０２への単方向逆チャネル５２４とを使用して確立可能であることに留意するべきである。用途によっては、この論理的双方向補助チャネルの使用が、図５Ａで説明された半二重の双方向チャネルの使用より望ましい場合がある。

実際のパケットデータストリームの伝送を開始するのに先立って、トランスミッタ１０２は、モデムのリンクセットアップと概念的に類似したリンクトレーニングセッションを通じて安定リンクを確立する。リンクのトレーニングにおいて、メインリンクトランスミッタ１０２は、事前定義されたトレーニングパターンを送るので、レシーバ１０４は、自身が強固なビット／文字ロックを実現可能であるかどうかを決定することができる。説明されるこの実施形態では、トレーニングに関連したトランスミッタ１０２とレシーバ１０４との間でのハンドシェークが補助チャネル上で行われる。本発明の一実施形態にしたがって、図１１に、リンクトレーニングパターンの一例が示される。図に示されるように、トレーニングセッションにおいて、フェーズ１およびフェーズ２は、レシーバによってイコライザを最適化するために使用される最短および最長のランレングスをそれぞれ表している。フェーズ３では、リンクの質が妥当であるかぎり、ビットロックおよび文字ロックの両方が実現される。通常、トレーニング期間は約１０ミリ秒であり、この間に、およそ１０７ビットのデータが送信される。もし、強固なロックが実現されない場合は、レシーバ１０４は、補助チャネル２２４を介してトランスミッタ１０２にその旨を通知し、トランスミッタ１０２は、リンク速度を下げてトレーニングセッションを繰り返す。

トレーニングセッションのルートを提供することに加えて、補助チャネル２２４は、メインリンクパケットストリームの記述を運ぶことにも使用することができ、そうすることによって、メインリンク２２２上でのパケット伝送のオーバーヘッドを大幅に低減させる。更に、補助チャネル２２４は、あらゆるモニタ上で見られるディスプレイデータチャネル（ＤＤＣ）に代わって拡張ディスプレイ識別データ（ＥＤＩＤ）情報を運ぶように構成することができる（ＥＤＩＤは、ベンダ情報、最大画像サイズ、色特性、出荷時の初期設定タイミング、周波数レンジ限界、ならびにモニタ名およびシリアル番号のための文字列を含む、モニタおよびその性能に関する基本情報を含む、ＶＥＳＡ規格データフォーマットである。これらの情報は、ディスプレイに格納され、モニタとパソコングラフィックスアダプタとの間に位置するＤＤＣを通じてシステムと通信するために使用される。システムは、モニタとシステムとが共同で働くことができるように、構成目的でこの情報を使用する）。拡張プロトコルモードとして言及されるモードでは、補助チャネルは、キーボード、マウス、およびマイクロフォンなどの追加のデータタイプをサポートするのに必要とされる非同期性パケットおよび等時性パケットの両方を運ぶことができる。

図１２は、本発明の一実施形態にしたがった、システム２００の論理的階層化を示している。なお、厳密な実装形態は、用途に応じて可変であるものの、一般に、ソース（ビデオソース２０２など）は、トランスミッタハードウェアを含むソース物理層１２０２と、多重化ハードウェアおよび状態マシン（すなわちファームウェア）を含むソースリンク層１２０４と、オーディオ／ビジュアル／グラフィックスハードウェアおよび関連のソフトウェアなどのデータストリームソース１２０６とで形成される。同様に、ディスプレイデバイスは、物理層１２０８（各種のレシーバハードウェアを含む）と、逆多重化ハードウェアおよび状態マシン（すなわちファームウェア）を含むシンクリンク層１２１０と、ディスプレイ／タイミングコントローラハードウェアおよび随意のファームウェアを含むストリームシンク１２１２とを含む。ソースアプリケーションプロファイル層１２１４は、ソースがリンク層１２０４と通信するためのフォーマットを定め、同様に、シンクアプリケーションプロファイル層１２１６は、シンク１２１２がシンクリンク層１２１０と通信するためのフォーマットを定める。

次に、各種の層について詳細に説明する。
説明される実施形態では、ソースデバイス物理層１２０２は、電気的副層１２０２−２と、論理的副層１２０２−１と、を含む。電気的副層１２０２−２は、ホットプラグ／アンプラグ検出回路、ドライバ／レシーバ／端末レジスタ、パラレル・シリアル／シリアル・パラレル変換、およびスペクトル拡散対応ＰＬＬなどのインターフェースの初期化／動作のためのあらゆる回路構成を含む。論理的副層１２０２−１は、パケット化／非パケット化、データのスクランブル／スクランブル解除、リンクトレーニングのためのパターン生成、タイムベースリカバリ回路、およびデータの符号化／復号化のための、回路構成を含む。これは、データの符号化／復号化は、例えば、メインリンク２２２用に２５６のリンクデータ文字および１２の制御文字（図１３にその一例が示される）を、そして補助チャネル２２４用にＭａｎｃｈｅｓｔｅｒ ＩＩ（図１４を参照せよ）を提供する８Ｂ／１０Ｂ方式（ＡＮＳＩ Ｘ３．２３０−１９９４、ｃｌａｕｓｅ１１に規定される）などである。

なお、８Ｂ／１０Ｂ符号化アルゴリズムは、例えば、引用によって本明細書に組み込まれる米国特許第４，４８６，７３９号に記載されていることに留意するべきである。当業者には知られているように、８Ｂ／１０Ｂコードは、８ビットのデータブロックをシリアル伝送用に１０ビットのコードワードに符号化するブロックコードである。また、８Ｂ／１０Ｂ伝送コードは、ランダムな１と０とからなるバイト幅のデータストリームを、最長ランレングス５でかつ１と０とからなるＤＣバランスされたストリームに変換する。このようなコードは、十分な信号遷移を提供することによって、トランシーバ１１０などのレシーバによる信頼性のクロックリカバリを可能にする。更に、ＤＣバランスされたデータストリームは、光ファイバによるワイヤ接続および電磁性のワイヤ接続にとって有利であることがわかる。シリアルストリーム中の１および０の平均数は、等しいまたはほぼ等しいレベルに維持される。８Ｂ／１０Ｂ伝送コードは、１の数と０の数との差が６ビットおよび４ビットのブロック境界を跨いで−２、０、および２であるように制約する。このコード体系は、コマンドコードと称されるシグナリング用の追加コードも実装する。

なお、非圧縮ディスプレイデータによって表される繰り返しビットパターンを回避するため（そして、ＥＭＩを低減させるため）には、メインリンク２２２を通じて伝送されるデータが、８Ｂ／１０Ｂ符号化に先立って先ずスクランブルされることに留意するべきである。トレーニングパケットおよび特殊文字を除くあらゆるデータがスクランブルされる。スクランブル機能は、線形フィードバックシフトレジスタ（ＬＦＳＲ）を用いて実装される。データの暗号化が有効である場合は、ＬＦＳＲシードの初期値は暗号化鍵セットに依存する。データのスクランブルが暗号化をともなわない場合は、初期値は固定される。

データストリームの属性は、補助チャネル２２４を通じて伝送されるので、メインリンクパケットヘッダは、ストリーム識別番号として機能することによって、オーバーヘッドを大幅に低減させなおかつリンクの帯域幅を最大化することができる。また、メインリンク２２２および補助リンク２２４のいずれも、個別のクロック信号線を有さないことに留意するべきである。このように、メインリンク２２２上および補助リンク２２４上のレシーバは、データをサンプリングし、入来するデータストリームからクロックを抽出する。補助チャネル２２４は、半二重でかつ双方向であり、トラフィックの方向が頻繁に変化するので、レシーバの電気的副層内のどのフェーズロックループ（ＰＬＬ）回路にとっても、高速フェーズロックが重要である。したがって、補助チャネルレシーバ上のＰＬＬは、Ｍａｎｃｈｅｓｔｅｒ ＩＩ（ＭＩＩ）コードの頻繁でかつ均一な信号遷移のおかげで、わずか１６データ期間内にフェーズロックする。

リンクセットアップ時間では、補助チャネル２２４を通じたハンドシェイクを使用して、メインリンク２２２のデータ速度のネゴシエーションが行われる。このプロセスでは、既知のトレーニングパケットセットが、メインリンク２２２を通じて最高リンク速度で送信される。そして、補助チャネル２２４を介して、成功または失敗の旨がトランスミッタ１０２に返される。トレーニングが失敗した場合は、メインリンクの速度が下げられ、成功するまでトレーニングが繰り返される。このように、ソース物理層１２０２は、ケーブルの問題に対してより耐性であるように作成され、したがって、外部のホスト−モニタ間の用途により適している。しかしながら、従来のディスプレイインターフェースと異なり、メインチャネルリンクデータ速度は、ピクセルクロック速度から切り離されている。リンクデータ速度は、リンク帯域幅が伝送ストリームの総帯域幅を超えるように設定される。

ソースリンク層１２０４は、リンクの初期化および管理を扱う。例えば、モニタの起動時またはソース物理層１２０２からのモニタケーブルの接続時に生成されるホットプラグ検出イベントの受信を受けると、ソースデバイスリンク層１２０４は、補助チャネル２２４を通じた交換によってレシーバの性能を評価し、トレーニングセッションによって決定される最大メインリンクデータ速度、レシーバ上のタイムベースリカバリユニットの数、両端における使用可能バッファのサイズ、およびＵＳＢ拡張の可用性を決定し、次いで、関連のホットプラグイベントをストリームソース１２０６に知らせる。また、ストリームソース１２０６からの要求を受けると、ソースリンク層１２０４は、ディスプレイ性能（ＥＤＩＤまたはそれに等価のもの）を読み出す。正常動作中は、ソースリンク層１２０４は、補助チャネル２２４を介してレシーバ１０４にストリーム属性を送信し、要求されたデータストリームを扱うのに十分なリソースをメインリンク２２２が有するか否かをストリームソース１２０６に知らせ、同期外れおよびバッファのオーバーフローなどのリンク障害イベントをストリームソース１２０６に知らせ、ストリームソース１２０６によって発信されたＭＣＣＳコマンドを補助チャネル２２４を介してレシーバに送信する。ソースリンク層１２０４とストリームソース／シンクとの間における通信は、全て、アプリケーションプロファイル層１２１４で定められたフォーマットを使用する。

一般に、アプリケーションプロファイル層は、ストリームソース（またはシンク）を関連のリンク層と接続するためのフォーマットを定義する。アプリケーションプロファイル層によって定められるフォーマットは、以下のカテゴリ、すなわちアプリケーション独立フォーマット（リンク状態を照会するためのリンクメッセージ）と、アプリケーション依存フォーマット（メインリンクデータマッピング、レシーバのためのタイムベースリカバリ等式、およびもし該当する場合はシンク性能／ストリーム属性メッセージサブパケットフォーマット）とに分けられる。アプリケーションプロファイル層は、２４ビットＲＧＢ、１６ビットＲＧ２５６５、１８ビットＲＧＢ、３０ビットＲＧＢ、２５６色ＲＧＢ（ＣＬＵＴベース）、１６ビットＣｂＣｒ４２２、２０ビットＹＣｂＣｒ４２２、および２４ビットＹＣｂＣｒ４４４の色フォーマットをサポートする。

例えば、ソース（ディスプレイ）デバイスアプリケーションプロファイル層（ＡＰＬ）１２１４は、基本的にインターフェース１００との間で送受信されるデータのための表示フォーマットを含む、メインリンク２２２上におけるストリームソース／シンク通信のためのフォーマットを記述する、アプリケーションプログラミングインターフェース（ＡＰＩ）である。ＡＰＬ１２１４のいくつかの態様（電力管理コマンドのフォーマットなど）は、基本的なモニタ機能であるので、これらはインターフェース１００のあらゆる使用に共通である。一方で、データマッピングフォーマットおよびストリーム属性フォーマットなどのその他の非基本的なモニタ機能は、伝送されるべき等時性ストリームの用途またはタイプに固有である。用途によらず、ストリームソース１２０６は、メインリンク２２２上で任意のパケットストリームの伝送が開始される前に、メインリンク２２２が保留中のデータストリームを扱うことができるかどうかを確認する。

保留中のパケットストリームをメインリンク２２２がサポートできると決定された場合は、ストリームソース１２０６は、ストリーム属性をソースリンク層１２１４に送信し、ストリーム属性は、次いで、補助チャネル２２４を通じてレシーバへと伝送される。これらの属性は、具体的な一ストリームのパケットを識別するため、そのストリームから元のデータを回復するため、そしてそれをストリームの固有データ速度に戻すために、レシーバによって使用される情報である。データストリームの属性は、アプリケーション依存である。

メインリンク２２２上において所望の帯域幅が使用可能でない場合は、ストリームソース１２０６は、例えば画像のリフレッシュ速度または色の深みなどを低減させることによる修正措置をとることができる。

ディスプレイデバイス物理層１２０８は、リンクデータの伝送／受信に使用されるシグナリング技術から、ディスプレイデバイスリンク層１２１０およびディスプレイデバイスＡＰＬ１２１６を分離する。メインリンク２２２および補助チャネル２２４は、それぞれ自身の物理層を有し、各物理層は、論理的副層と、コネクタ仕様を含む電気的副層とからなる。例えば、半二重の双方向補助チャネル２２４は、図１５に示されるように、リンクの各端にトランスミッタおよびレシーバの両方を有する。補助リンクトランスミッタ１５０２は、論理的副層１２０８−１によってリンク文字を提供され、これらは、次いで、シリアル化され、対応する補助リンクレシーバ１５０４に伝送される。レシーバ１５０４は、すると、シリアル化されたリンク文字を補助リンク２２４から受信し、そのデータをリンク文字クロック速度で非シリアル化する。なお、ソースの論理的副層の主な機能は、トランスミッタポート用として、信号の符号化、パケット化、データのスクランブル（ＥＭＩを低減させるため）、およびトレーニングパターンの生成を含むことに留意するべきである。一方で、レシーバポート用としては、レシーバの論理的副層の主な機能は、信号の復号化、非パケット化、データのスクランブル解除、およびタイムベースリカバリを含む。

補助チャネルの論理的副層の主な機能は、データの符号化および復号化と、データのフレーム化／フレーム化解除とを含み、補助チャネルプロトコルには、２つの選択肢、すなわちリンク層の状態マシンまたはファームウェアによって管理することができる軽量プロトコルである独立型プロトコル（Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔトポロジにおけるリンクセットアップ／管理機能に限られる）と、ＵＳＢトラフィックなどのその他のデータタイプおよびデイジーチェーンシンクデバイスなどのトポロジーをサポートする拡張プロトコルとがある。なお、データの符号化および復号化のスキームが、プロトコルによらずに同一であるのに対し、データのフレーム化は、両者の間で異なることに留意するべきである。

やはり図１５に示されるように、補助チャネルの電気的副層は、トランスミッタ１５０２とレシーバ１５０４とを含む。トランスミッタ１５０２は、論理的副層によってリンク文字を提供され、それをシリアル化して送出する。レシーバ１５０４は、シリアル化されたリンク文字をリンク層から受信し、続いて、リンク文字クロック速度でそれを非シリアル化する。補助チャネル２２４の正の信号および負の信号は、図に示されるように、リンクの各端にある５０オームの終端レジスタを介して接地される。説明される実装形態では、駆動電流は、リンク状態に依存してプログラム可能であり、およそ８ｍＡからおよそ２４ｍＡの範囲に及び、その結果、Ｖ差動＿ｐｐは、およそ４００ｍＶからおよそ１．２Ｖの範囲に及ぶ。電気的アイドルモードでは、正の信号も負の信号も駆動されない。電気的アイドル状態から伝送を開始するときは、ＳＮＹＣパターンを伝送し、リンクを再確立する必要がある。説明される実施形態では、ＳＹＮＣパターンは、補助チャネルの差動対信号をクロック速度で２８回にわたって切り替えた後に、Ｍａｎｃｈｅｓｔｅｒ ＩＩコードの１が４つ続くパターンである。ソースデバイス内の補助チャネルマスタは、補助チャネルの正の信号および負の信号を周期的に駆動または測定することによって、ホットプラグイベントおよびホットアンプラグイベントを検出する。

説明される実施形態では、メインリンク２２２は、局所水晶周波数の整数倍である離散的な可変リンク速度をサポートする（２４ＭＨｚの局所水晶周波数と一致する代表的なリンク速度のセットについては図３を参照）。図１６に示されるように、メインリンク２２２（単方向チャネルである）は、ソースデバイスにはトランスミッタ１６０２のみを、そしてディスプレイデバイスにはレシーバ１６０４のみを有する。

図に示されるように、ケーブルは、代表的なＲＧＢ色ベースのビデオシステム（ＰＡＬベースのテレビシステムなど）を規定する赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の各種ビデオ信号に１ワイヤずつのツイストペアワイヤのセットを含む形態をとる。当業者に知られているように、ツイストペアケーブルは、互いに独立に絶縁された２本のワイヤをより合わせてなるタイプのケーブルである。一方のワイヤは信号を運び、他方のワイヤは接地され、信号干渉を吸収する。なお、その他のいくつかのシステムでは、信号が、ＮＴＳＣビデオテレビシステムに使用される成分ベースの信号（Ｐｂ、Ｐｒ、Ｙ）であってもよいことに留意するべきである。ケーブル内において、各ツイストペアは、個々にシールドされている。＋１２Ｖ電力用および接地用の２本のピンが提供される。各差動対の特性インピーダンスは、１００オーム±２０％である。ケーブル全体がシールドされる。この外側のシールドおよび個々のシールドは、両端をコネクタシェルに短絡される。コネクタシェルは、ソースデバイス内で接地に短絡される。図１７に示されるようなコネクタ１７００は、一列に並んだ１３のピンを有しており、ソースデバイス上のコネクタでもディスプレイデバイス上のコネクタでも同一のピン配列を有する。ソースデバイスは、電力を供給する。

メインリンク２２２は、両端を終端としており、メインリンク２２２は、交流結合されているので、終端電圧は、０Ｖ（接地）から＋３．６Ｖの範囲のどこでもよい。説明される実装形態では、駆動電流は、リンク状態に依存してプログラム可能であり、およそ８ｍＡからおよそ２４ｍＡの範囲に及び、その結果、Ｖ差動＿ｐｐは、およそ４００ｍＶからおよそ１．２Ｖの範囲に及ぶ。各接続について、トレーニングパターンを使用して最小電圧振幅が選択される。電力管理モード用に、電気的アイドル状態が提供される。電気的アイドル状態では、正の信号も負の信号も駆動されない。電気的アイドル状態から伝送を開始するときは、トランスミッタは、レシーバとの間にリンクを再確立するために、トレーニングセッションを行う必要がある。

次に、以下で説明される図１８および図１９に示された状態図に照らして本発明が説明される。したがって、図１８は、以下で説明されるソース状態図を示している。オフ状態１８０２では、ソースが無効になるように、システムはオフである。ソースが有効にされると、システムは、省電力およびレシーバ検出に適したスタンバイ状態１８０４に移行する。レシーバが存在するか否かの検出（すなわちホットプラグ／プレイ）のため、補助チャネルは、周期的に（１０ミリ秒ごとに１マイクロ秒などで）パルスを打ち、駆動中における端末レジスタ間の電圧降下を測定する。測定された電圧降下に基づいて、レシーバの存在が決定された場合は、システムは、レシーバが検出されたこと、すなわちホットプラグイベントが検出されたことを示すレシーバ検出状態１８０６に移行する。しかしながら、レシーバが検出されなかった場合は、もしレシーバが存在するならばレシーバが検出された時点まで、またはそうでないならば時間切れになった時点まで、レシーバの検出が継続される。なお、ソースデバイスは、これ以上のディスプレイ検出の試みがなされなくなった時点で「ＯＦＦ」状態になるように選択可能であることに留意するべきである。

もし状態１８０６において、ディスプレイホットアンプラグイベントが検出された場合は、システムは、スタンバイ状態１８０４に戻る。そうでない場合は、ソースは、レシーバを立ち上げるために、正および負の信号で補助チャネルを駆動し、それに続くレシーバによる応答を、もしあればチェックする。もし何の応答も受信されなかった場合は、レシーバは立ち上がっておらず、ソースは、状態１８０６にとどまる。しかしながら、もしディスプレイから信号が受信された場合は、ディスプレイは起動されており、ソースはレシーバのリンク性能（最大リンク速度、バッファサイズ、およびタイムベースリカバリユニットの数など）を読み出す用意が整う。したがって、システムは、メインリンク初期化状態１８０８に移行し、トレーニング開始通知フェーズを開始する用意が整う。

この時点で、メインリンクを通じて設定リンク速度でトレーニングパターンを送信することによって、トレーニングセッションが開始され、関連のトレーニング状態がチェックされる。レシーバは、３つの各フェーズについて合格／失敗ビットを設定し、トランスミッタは、合格の検出時にはメインリンクがそのリンク速度での用意が整っているようにするため、合格の検出時にのみ次のフェーズに進む。この時点でインターフェースは、正常動作状態１８１０に進み、そうでない場合は、リンク速度が下げられ、トレーニングセッションが繰り返される。正常動作状態１８１０中、ソースは、リンク状態インデックスを周期的に監視し続け、もし失敗した場合は、ホットアンプラグイベントが検出され、システムはスタンバイ状態１８０４に移行し、ホットプラグ検出イベントを待つ。しかしながら、もし同期外れが検出された場合は、システムは、メインリンク再初期化イベントのために、状態１８０８に移行する。

図１９は、以下で説明されるディスプレイ状態図１９００を示している。状態１９０２では、電圧は検出されず、ディスプレイはＯＦＦ状態になる。スタンバイモード状態１９０４では、メインリンクレシーバおよび補助チャネルスレーブは、ともに電気的アイドル状態にあり、所定の電圧があるかどうかを調べるために、補助チャネルスレーブポートの終端レジスタ間の電圧降下が監視される。もし電圧が検出された場合は、補助チャネルスレーブポートはオンにされて、ホットプラグイベントを示し、システムは、ディスプレイ状態１９０６に進む。そうでない場合は、ディスプレイは、スタンバイ状態１９０４にとどまる。状態１９０６（メインリンク初期化フェーズ）において、もしディスプレイが検出された場合は、補助スレーブポートは、完全にオンにされ、トランスミッタは、レシーバリンク性能読み出しコマンドに応答し、ディスプレイ状態は、１９０８に移行する。そうではなく、もし補助チャネル上において、所定の期間を超える期間にわたって活動がない場合は、補助チャネルスレーブポートは、スタンバイ状態１９０４にされる。

トレーニング開始通知フェーズ中、ディスプレイは、トレーニングパターンを使用してイコライザを調整し、フェーズごとにその結果を更新することによって、トランスミッタによるトレーニングの開始に対して応答する。もしトレーニングが失敗した場合は、次のトレーニングセッションを待ち、もしトレーニングが合格した場合は、正常動作状態１９１０に進む。もし所定の期間（例えば１０ミリ秒）を超える期間にわたって、補助チャネル上にもメインリンク上にも何ら（トレーニングのための）活動がない場合は、補助チャネルスレーブポートは、スタンバイ状態１９０４に設定される。

図２０〜２４は、クロスプラットフォームディスプレイインターフェースの具体的な実装形態を示している。

図２０は、本発明にしたがった、トランスミッタ２００４を組み入れたオンボードグラフィックスエンジン２００２を有するパソコンマザーボード２０００を示している。なお、トランスミッタ２００４は、図１に示されたトランスミッタ１０２の一具体例であることに留意するべきである。説明される実施形態では、トランスミッタ２００４は、マザーボード２０００に搭載されたコネクタ２００６に（コネクタ２０１０の線に沿って）結合され、コネクタ２００６は、更に、ディスプレイデバイス２００８につながるツイストペアケーブル２０１０によってディスプレイデバイス２００８につながれる。

当該分野で知られているように、ＰＣＩ Ｅｘｐｒｅｓｓ（カリフォルニア州サンタクララ所在のインテルによって開発された）は、高帯域幅で、ローピンカウントで、シリアルであるとともに、既存のＰＣＩインフラとのソフトウェア互換性も維持する相互接続技術である。この構成では、ＰＣＩ Ｅｘｐｒｅｓｓポートは、クロスプラットフォームインターフェースの要件に準拠するように増強されており、図に示されるようにマザーボードに搭載されたコネクタを使用して、ディスプレイデバイスを直接駆動することができる。

マザーボードにコネクタを搭載することが実用的でない状況では、信号は、ＰＣＩ ＥｘｐｒｅｓｓマザーボードのＳＤＶＯスロットを通して導かれ、図２１に示されるように、パッシブカードコネクタを使用してパソコンの背面に達する。現世代のアドイングラフィックスカードの場合は、図２２に示されるように、アドイングラフィックスカードでもってオンボードグラフィックスエンジンに取って代わることできる。

ノートブックの用途では、マザーボードグラフィックスエンジン上のトランスミッタは、パネルを直接駆動する統合型レシーバ／ＴＣＯＮを、内部ケーブルを通じて駆動する。最も費用効率の良い実装形態の場合は、図２３示されるように、レシーバ／ＴＣＯＮをパネルに搭載することによって、相互接続ワイヤの数を８または１０に減らせると考えられる。

上記の例は、全て、統合型トランスミッタを前提としている。しかしながら、それぞれＡＧＰスロットまたはＳＤＶＯスロットを通じてＰＣＩおよびＰＣＩ Ｅｘｐｒｅｓｓの環境に統合される独立型トランスミッタとして実装することも、十分可能である。独立型トランスミッタは、グラフィックスハードウェアにもグラフィックスソフトウェアにも何の変化ももたらすことなく出力ストリームを有効にする。

次に、本発明を可能にするための具体的プロセスをそれぞれ説明した複数のフローチャートに照らし、本発明の手順が説明される。具体的に言うと、図２５〜２９は、説明された本発明の態様を単独でまたは任意の組み合わせで使用した際の、相互に関連し合ういくつかのプロセスを説明している。

図２５は、本発明の一実施形態にしたがったインターフェース１００の動作モードを決定するためのプロセス２５００を詳述したフローチャートである。このプロセスにおいて、もしビデオソースおよびディスプレイデバイスがともにデジタルである場合は、動作モードは、デジタルモードにのみ設定される。そうでない場合は、動作モードは、アナログモードに設定される。なお、この文脈で言う「アナログモード」とは、従来のＶＧＡモードはもちろん、双方向サイドバンドとアラインメント信号を組み込まれた差動アナログビデオとを有する拡張アナログモードもともに含むことができる。この拡張アナログモードについては、以下で説明される。

ステップ２５０２では、ビデオソースは、ビデオソースがアナログデータまたはデジタルデータをサポートするかどうかを決定するための問い合わせを受ける。もしビデオソースがアナログデータのみをサポートする場合は、結合デバイス１００の動作モードはアナログに設定され（ステップ２５０８）、次いで、プロセスは終了する（ステップ２５１２）。

もしビデオソースがデジタルデータを出力できる場合は、プロセスはステップ２５０６に続く。ディスプレイデバイスは、次いで、ディスプレイデバイスがデジタルデータを受信するように構成されているかどうかを決定するための問い合わせを受ける。もしディスプレイデバイスがアナログデータのみをサポートする場合は、結合デバイスの動作モードはアナログに設定され（ステップ２５０８）、次いで、プロセスは終了する（ステップ２５１２）。そうでない場合は、結合デバイスの動作モードは、デジタルに設定される（ステップ２５１０）。例えば、プロセッサは、モードをデジタルに設定するために、結合デバイス内のスイッチを制御する。一般に、結合デバイスは、ビデオソースおよびビデオシンクがともに対応するデジタルモードで動作している場合にのみ完全にデジタルモードで動作するように構成される。

図２６は、本発明のいくつかの態様にしたがった、リアルタイムのビデオ画質チェックを提供するためのプロセス２６００を詳述したフローチャートである。この例では、プロセス２６００の決定は、全て、ディスプレイインターフェースに結合されたプロセッサによってなされる。

ステップ２６００では、ビデオソースからビデオ信号が受信される。次に、受信されたビデオ信号に関連付けられた信号質テストパターンが、ビデオソースによって提供される（ステップ２６０２）。ステップ２６０４では、質テストパターンに基づいて、ビット誤差速度に関する決定がなされる。次いで、ビット誤差速度が閾値を超えるかどうかに関する決定がなされる（ステップ２６０６）。もしビット誤差速度が閾値以下であると決定された場合は、ほかにビデオフレームがあるか否かに関する決定がなされる（ステップ２６１４）。もしほかにビデオフレームがあると決定された場合は、プロセスは、ステップ２６００に戻る。そうでない場合は、プロセスは終了する。

しかしながら、もしステップ２６０６において、ビット誤差速度が閾値を超えると決定された場合は、ビット速度が最小ビット速度を超えるかどうかに関する決定がなされる（ステップ２６０８）。もしビット速度が最小ビット速度を超える場合は、ビット速度は低減され（ステップ２６１０）、プロセスはステップ２６０６に戻る。もしビット速度が最小ビット速度以下である場合は、モードはアナログモードに切り替えられ（ステップ２６１２）、プロセスは終了する。

図２７は、本発明の一実施形態にしたがったリンクセットアップのプロセス２７００を示したフローチャートである。プロセス２７００は、２７０２において、ホットプラグ検出イベントの通知を受信することによって開始する。２７０４では、最大データ速度、レシーバ内に含まれるタイムベースリカバリユニットの数、および使用可能なバッファサイズを決定するために、関連の補助チャネルによってメインリンク照会がなされる。次に、２７０６において、トレーニングセッションによって最大リンクデータ速度が検証され、ステップ２７０８において、データストリームソースがホットプラグイベントを通知される。ステップ２７１０では、ディスプレイの性能（例えばＥＤＩＤを使用する）が補助チャネルによって決定され、ディスプレイは、２７１２においてこれらの照会に対して応答し、その結果、２７１４において、メインリンクトレーニングセッションとの連携がもたらされる。

次に、２７１６において、ストリームソースは、補助チャネルによってストリーム属性をレシーバに送信し、２７１８において、ストリームソースは、更に、要求された数のデータストリームをメインリンクがサポート可能であるかどうかの通知を受ける。２７２０では、関連のパケットヘッダを添付することによって各種のデータパケットが形成され、２７２１では、いくつかのソースストリームの多重化がスケジュールされる。２７２２では、リンク状態がＯＫであるか否かに関する決定がなされる。リンク状態がＯＫでない場合は、ソースは、２７２４においてリンク障害イベントを通知され、そうでない場合は、２７２６において、リンクデータストリームは、各種のパケットヘッダに基づいて固有ストリームに再構成される。再構成された固有データストリームは、次いで、２７２８において、ディスプレイデバイスに引き渡される。

図２８は、本発明の一実施形態にしたがった、トレーニングセッションを実施するためのプロセス２８００を詳述したフローチャートである。なお、トレーニングセッションプロセス２８００は、図２５で説明された動作２５０６の一実装形態であることに留意するべきである。トレーニングセッションは、２８０２において、メインリンクを通じて設定リンク速度でトレーニングパターンをレシーバに送信することによって開始される。本発明の一実施形態にしたがった典型的なリンクトレーニングパターンが、図１１に示されている。図に示されるように、トレーニングセッション中、フェーズ１およびフェーズ２は、最短および最長のランレングスをそれぞれ表している。レシーバは、これら２つのフェーズを使用してイコライザを最適化するものである。フェーズ３では、リンクの質が妥当であるかぎり、ビットロックおよび文字ロックの両方が実現される。ステップ２８０４では、レシーバは、関連のトレーニング状態をチェックし、２８０６では、そのトレーニング状態のチェックに基づいて、３つの各フェーズについて合格／失敗ビットを設定する。各フェーズにおいて、レシーバは、合格の検出時にのみ次のフェーズに進み、もし合格が検出されない場合は、２８１０において、レシーバは、リンク速度を低減させて、トレーニングセッションを繰り返す。２８１２において、メインリンクは、合格を検出されたリンク速度での用意が整う。

図２９は、本発明を実装するために用いられるコンピュータシステム２９００を示している。コンピュータシステム２９００は、本発明を実装可能なグラフィックスシステムのほんの一例にすぎない。コンピュータシステム２９００は、中央演算処理装置（ＣＰＵ）２９１０、ランダムアクセスメモリ（ＲＡＭ）２９２０、読み出し専用メモリ（ＲＯＭ）２９２５、１つまたは複数の周辺機器２９３０、グラフィックスコントローラ２９６０、一次ストレージデバイス２９４０，２９５０、およびデジタルディスプレイユニット２９７０を含む。当該分野で知られているように、ＲＯＭは、ＣＰＵ２９１０に対してデータおよび命令を単方向的に伝送する働きをし、ＲＡＭは、一般に、データおよび命令を双方向的に伝送するために使用される。ＣＰＵ２９１０は、一般に、任意の数のプロセッサを含むことができる。一次ストレージデバイス２９４０，２９５０は、いずれも、任意の適切なコンピュータ可読媒体を含むことができる。ＣＰＵ２９１０には、通常大容量メモリデバイスである二次ストレージ媒体２９８０も双方向的に接続され、これは、追加のデータストレージ容量を提供する。大容量メモリデバイス２９８０は、コンピュータコードを含むプログラムやデータなどを格納するために使用可能なコンピュータ可読媒体である。通常、大容量メモリデバイス２９８０は、一次ストレージデバイス２９４０，２９５０より一般に低速な、ハードディスクまたはテープなどのストレージ媒体である。大容量メモリストレージデバイス２９８０は、磁気テープもしくは紙テープの読み取り装置、またはその他のいくつかの周知のデバイスの形態をとることができる。なお、大容量メモリデバイス２９８０内に保持される情報は、もし適切であれば、仮想メモリとしてＲＡＭ２９２０の一部として標準的な形で組み入れ可能であることがわかる。

ＣＰＵ２９１０は、ビデオモニタ、トラックボール、マウス、キーボード、マイクロフォン、タッチセンサ式ディスプレイ、トランスデューサカード読み取り装置、磁気テープもしくは紙テープ読み取り装置、タブレット、スタイラス、音声もしくは手書き文字認識装置、または言うまでもなくその他のコンピュータなどのその他の周知の入力装置を非限定的に含むことができる、１つあるいは複数の入出力装置２９９０にも結合される。最後に、ＣＰＵ２９１０は、２９９５において一般に示されるネットワーク接続を使用して、コンピュータ、または例えばインターネットネットワークもしくはイントラネットネットワークなどの通信ネットワークに随意に結合することができる。このようなネットワーク接続があれば、ＣＰＵ２９１０は、上述された方法のステップを実施する過程において、ネットワークから情報を受信する、またはネットワークに情報を出力することができると考えられる。ＣＰＵ２９１０を使用して実行される一連の命令としてしばしば表されるこのような情報は、例えば、搬送波に組み込まれたコンピュータデータ信号の形態などで、ネットワークから受信したりネットワークへと出力したりすることができる。上述されたデバイスおよび材料は、コンピュータハードウェアおよびコンピュータソフトウェアの分野の当業者によく知られている。

グラフィックスコントローラ２９６０は、アナログ画像データおよび対応する基準信号を生成し、両者をデジタルディスプレイユニット２９７０に提供する。アナログ画像データは、例えば、ＣＰＵ２９１０からまたは外部のエンコーダ（不図示）から受信されるピクセルデータに基づいて生成することができる。１つの実施形態では、アナログ画像データは、ＲＧＢフォーマットで提供され、基準信号は、当該分野において周知のＶＳＹＮＣ信号およびＨＳＹＮＣ信号を含む。しかしながら、本発明は、その他のフォーマットのアナログ信号、データ、および／または基準信号を用いても実装可能であることが理解されるべきである。例えば、アナログ画像データは、やはり対応する時間基準信号をともなうビデオ信号データを含むことができる。

本発明は、拡張可能の高い相互接続を提供し、メインリンクレーンに組み込まれたレーン数より少ない数のレーンがソースデバイスまたはシンクデバイス（またはその両方）によって使用される実装形態を可能にする。以下では、本発明のディスプレイインターフェースが、複数の異なる機能を同時にサポートするためにリソースを動的に割り当てることができる、という事実を生かした本発明の別の一実施形態について説明する。例えば、もし、ソースおよびシンクデバイスが互いを識別した後、表示されるべきビデオによって必要とされるレーンの数がメインリンク内の使用可能レーン数より少ないことが決定された場合は、ビデオ表示機能と無関係のまたはビデオ表示機能にしたがったその他の機能をサポートするために、任意の未使用レーンを使用することができる。

例えば、もしメインリンクが４レーンを有するように構成された場合は、メインリンクは、ハイデフィニション（ＨＤ）解像度（すなわち１０８０ｉ／７２０ｐ）と、１６８０×１０５０（ＷＳＸＧＡ＋）までのＰＣ解像度とをサポートするのに十分な単一のレーンとして構成することができる。あるいは、もしメインリンクが２レーン構成である場合は、フルハイデフィニション（１０８０ｐ）と、１９２０×１２００（ＷＵＸＧＡ）までのＰＣ解像度とをサポートすることができる。したがって、一部のレーンが未使用であるときは、その未使用レーン用のワイヤをその他の目的（例えば電力およびＵＳＢを運ぶなど）に使用することができる。

図３０は、本発明の一実施形態にしたがったシステム３０００を示している。システム３０００は、単方向メインリンク３００６および双方向補助チャネル３００８によってシンクデバイス３００４につながれたソースデバイス３００２を含む。説明される実施形態では、メインリンク３００６は、少なくとも４つのレーン（レーン０、レーン１、レーン２、およびレーン３）を構成することができる何本かのワイヤを有する。動作中、ソースデバイス３００２およびシンクデバイス３００４は、ソースデバイス３００２がソース指定フィールドディスプレイメモリにソース識別子（ＳＩＤ）を書き込み、補助チャネルトランザクションを通じてシンクデバイスのシンクＩＤを読み出すことによって、互いを発見する。例えば、ソースデバイスおよびシンクデバイスが互いを発見した後、使用可能４レーンのうち２レーンのみが十分なリソースを提供するために必要とされ、したがって、例えばレーン２およびレーン３が未使用で残されたことが決定されたとする。この状況では、レーン２およびレーン３は、電力を運ぶことやＵＳＢチャネルを提供することなどのその他の目的のために使用できるように「再目的付け」され、そうして、メインリンクがサポートしている用途に一部基づいてリソースを動的に割り当てることを可能にする。説明される実施形態では、リソースの動的割り当ては、例えば、許可スイッチ３０１０，３０１２を使用して実現することができる。例えば、ソースデバイス３００２は、シンクデバイス３００４の存在が発見されて初めて、レーン３を通じてシンク電力回路３０１６に電力を提供するために１２Ｖ電源３０１４をオンにしてスイッチ３０１２をアクティブにする。そうでない場合は、１２Ｖ電源はオフ状態にとどまる。

更に、ソースデバイス３００２は、シンクデバイス３００４の発見後に初めて、スイッチ３０１０をアクティブにして、シンクＵＳＢハブ３０１８とソースＵＳＢハブ３０２０とをつなぐＵＳＢタイプの構成でレーン２をつなぐ。このように、ソースデバイス３００２は、レーン０およびレーン１によってＨＤビデオを提供すると同時に、１２Ｖ電力をシンクデバイス３００４に提供し、なおかつレーン３によってＵＳＢトランザクションを実行することができる。なお、ソースデバイスの性質が汎用であるような場合は、シンクデバイスは、（１２Ｖ電源の代わりに）直流電源からの直流電力を必要とする。この場合は、シンクデバイス内のＵＳＢハブは、あらゆるＵＳＢトラフィックスをＵＳＢコネクタを介してホストへと導く。

本発明は、シンクデバイスに、永久につながれた係留ケーブルが１本のみ備わっているような、ソース−シンク間バンドルシステムを構築することができるので、ケーブルの管理を大幅に簡略化することができる。さらに、シンクデバイスは、ビデオ会議用の内蔵マイクロフォンやビデオカメラなどの追加の特徴を有することによって、別途のケーブル（別途の電力ケーブル／ＵＳＢケーブル）を必要とすることなく単一のケーブルによっていくつかの特徴を同時にサポートすることができる。

以上では、本発明のいくつかの実施形態のみが説明されたが、本発明は、本発明の範囲または趣旨から逸脱することなしに、その他の多くの具体的形態で実施することが可能である。これらの実施例は、例示的であって限定的ではなく、本発明は、本明細書で挙げられた詳細に限定されず、それらのあらゆる等価形態と同様に、添付した特許請求の範囲内で変更することが可能である。

以上では、好ましい一実施形態に照らして本発明が説明されたが、本発明の範囲内に含まれるものとして、各種の代替形態、置換形態、および等価形態がある。また、本発明のプロセスおよび装置を実装するには、多くの代替の方法があることに留意するべきである。したがって、本発明は、本発明の真の趣旨および範囲に含まれるものとして、このようなあらゆる代替形態、置換形態、および等価形態を含むものと解釈される。

本発明の一実施形態にしたがった、クロスプラットフォーム式ディスプレしイインターフェースを一般的に表した説明図である。 本発明の一実施形態にしたがってビデオソースとビデオディスプレイユニットとをつなぐために使用されるビデオインターフェースシステムを示した説明図である。 本発明の一実施形態にしたがってビデオソースとビデオディスプレイユニットとをつなぐために使用されるビデオインターフェースシステムを示した説明図である。 本発明の一実施形態にしたがってビデオソースとビデオディスプレイユニットとをつなぐために使用されるビデオインターフェースシステムを示した説明図である。 本発明の一実施形態にしたがった典型的なメインリンク速度を示した説明図である。 本発明の一実施形態にしたがったメインリンクデータパケットを示した説明図である。 本発明の一実施形態にしたがったメインリンクパケットヘッダを示した説明図である。 本発明の一実施形態にしたがった、サブパケットの内包およびマルチパケットの多重化を提供するように構成されたシステムを示した説明図である。 図５Ａに示されたシステムの別の一実装形態を示した説明図である。 図５に示されたストリームの一例としての多重化メインリンクストリームを示したハイレベルな説明図である。 本発明の一実施形態にしたがったデータストリームの別の一例を示した説明図である。 本発明の一実施形態にしたがった多重化データストリームの更に別の一例を示した説明図である。 本発明の一実施形態にしたがった代表的なサブパケットを示した説明図である。 本発明の一実施形態にしたがった代表的なメインリンクデータパケットを示した説明図である。 選択的にリフレッシュされたグラフィックス画像の一例を示した説明図である。 本発明の一実施形態にしたがった典型的なリンクトレーニングパターンを示した説明図である。 本発明の一実施形態にしたがった、システムの論理的階層化を示した説明図である。 本発明の一実施形態にしたがった、８Ｂ／１０Ｂを使用した典型的な特殊文字マッピングを示した説明図である。 本発明の一実施形態にしたがった典型的なＭａｎｃｈｅｓｔｅｒ ＩＩ符号化体系を示した説明図である。 本発明の一実施形態にしたがった代表的な補助チャネル電気的副層を示した説明図である。 本発明の一実施形態にしたがった代表的なメインリンク電気的副層を示した説明図である。 本発明の一実施形態にしたがった代表的なコネクタを示した説明図である。 本発明の一実施形態にしたがったソース状態図を示した説明図である。 本発明の一実施形態にしたがったディスプレイ状態図を示した説明図である。 本発明の各種のコンピュータベースの実装形態を示した説明図である。 本発明の各種のコンピュータベースの実装形態を示した説明図である。 本発明の各種のコンピュータベースの実装形態を示した説明図である。 本発明の各種のコンピュータベースの実装形態を示した説明図である。 本発明の各種のコンピュータベースの実装形態を示した説明図である。 本発明の一実施形態にしたがったインターフェースの動作モードを決定するためのプロセスを詳述したフローチャートである。 本発明の一実施形態にしたがった、リアルタイムのビデオ画質チェックを提供するためのプロセスを詳述したフローチャートである。 本発明の一実施形態にしたがったリンクセットアッププロセスの前半を示したフローチャートである。 本発明の一実施形態にしたがったリンクセットアッププロセスの後半を示したフローチャートである。 本発明の一実施形態にしたがった、トレーニングセッションを実施するためのプロセスを詳述したフローチャートである。 本発明を実装するために用いられるコンピュータシステムを示した説明図である。 本発明を実装するために用いられるシステムを示した説明図である。

Claims (17)

1. マルチメディアソースデバイスをマルチメディアシンクデバイスに結合するように構成されたパケットベースのディスプレイインターフェースであって、
   前記ソースデバイスに結合され、固有ストリーム速度にしたがってソースパケットデータストリームを受信するように構成されたトランスミッタユニットと、
   前記シンクデバイスに結合されたレシーバユニットと、
   前記トランスミッタユニットと前記レシーバユニットとを結合するリンクユニットであって、いくつかのマルチメディアデータパケットで形成された、前記ソースパケットデータストリームに基づくマルチメディアデータパケットストリームを、前記固有ストリーム速度に依存しないリンク速度にしたがって、前記トランスミッタユニットと前記レシーバユニットとの間で転送するように構成されたリンクユニットであって、
   前記マルチメディアデータパケットを前記トランスミッタユニットから前記レシーバユニットへと転送するために使用される複数の双方向レーンと、
   前記ソースデータパケットストリームを前記トランスミッタから前記レシーバへと転送するために必要とされるリソースに基づいて、未使用の任意のレーンが前記転送以外の目的に割り当てられるように、前記メインリンクを動的に構成するための手段と、
   を含む、リンクユニットと、
   を備えるパケットベースのディスプレイインターフェース。
2. 請求項１に記載のパケットベースのインターフェースであって、
   前記マルチメディアデータパケットストリームは、前記固有ストリーム速度に依存しない調整可能なデータストリームリンク速度をそれぞれ関連付けられたいくつかのマルチメディアデータパケットストリームの１つであるパケットベースのインターフェース。
3. 請求項１に記載のパケットベースのインターフェースであって、
   前記リンクユニットは、更に、前記トランスミッタユニットと前記レシーバユニットとの間で情報を転送するように構成された双方向補助チャネルを含むパケットベースのインターフェース。
4. 請求項３に記載のディスプレイインターフェースであって、
   前記双方向補助チャネルは、前記シンクデバイスから前記ソースデバイスへと情報を運ぶように構成された単方向の逆チャネルと、前記メインチャネルの一部として含まれ、前記逆チャネルと共同で、前記ソースデバイスから前記シンクデバイスへと情報を運ぶための単方向の順チャネルとで形成されるディスプレイインターフェース。
5. 請求項１に記載のディスプレイインターフェースであって、
   少なくとも１つのレーンにそれぞれ関連付けられた複数のスイッチであって、前記トランスミッタから前記レシーバへとデータパケットを転送するのと同時に前記メインリンクによって担われるべきその他の機能に基づいて、前記関連付けられた１つまたは２つ以上のレーンを、前記トランスミッタユニットおよび前記レシーバユニット以外の回路につなぐために使用される複数のスイッチを含むコンフィギュレータを備えたディスプレイインターフェース。
6. 請求項５に記載のディスプレイインターフェースであって、
   メインリンク帯域幅は、少なくとも仮想リンクの総帯域幅に等しいディスプレイインターフェース。
7. 請求項１に記載のディスプレイインターフェースであって、更に、
   アクティブなシンクデバイスが前記リンクユニットにつながれたことを自動的に決定するように構成されたホットプラグイベント検出ユニットを備えるディスプレイインターフェース。
8. 請求項２に記載のディスプレイインターフェースであって、
   前記情報は、前記受信されたデータストリームに基づいて表示画像を提供するために前記シンクデバイスによって使用される表示タイミング情報を含むディスプレイインターフェース。
9. 請求項１に記載のディスプレイインターフェースであって、
   前記情報は、同期外れ情報、脱落パケット情報、およびトレーニングセッション結果情報を含むディスプレイインターフェース。
10. 請求項２に記載のディスプレイインターフェースであって、
    前記マルチメディアデータパケット転送は、ビデオ／グラフィックスデータストリームおよびマルチチャネルオーディオストリームを含む等時性タイプの転送であり、前記情報転送は、非同期性の転送であるディスプレイインターフェース。
11. 請求項１に記載のディスプレイインターフェースであって、
    前記リンク速度は、約１．０ギガビット毎秒（Ｇｂｐｓ）から約２．５Ｇｂｐｓまでの範囲で調整可能であるディスプレイインターフェース。
12. 請求項１に記載のディスプレイインターフェースであって、
    前記レシーバユニットは、前記メインリンクデータパケットに組み込まれたタイムスタンプに基づいて具体的な一データストリームの固有速度を再生成するように構成されたタイムベースリカバリユニットを含むディスプレイインターフェース。
13. 複数の通信レーンを含む単方向メインリンクと、双方向補助チャネルとを有するビデオディスプレイインターフェースにおいて、通信リソースを動的に割り当てる方法であって、
    全ての使用可能通信リソースのなかで、第１の機能を担うために必要とされる部分を決定すること、
    もし前記使用可能通信リソースの部分が前記使用可能通信リソースの全部に満たない場合は、残りの通信リソースを少なくとも第２の機能に再割り当てすることと、
    を備える方法。
14. 請求項１３に記載の方法であって、
    前記マルチメディアデータパケットストリームは、前記固有ストリーム速度に依存しない調整可能なデータストリームリンク速度をそれぞれ関連付けられたいくつかのマルチメディアデータパケットストリームの１つである方法。
15. 請求項１３に記載の方法であって、
    前記リンクユニットは、更に、前記トランスミッタユニットと前記レシーバユニットとの間で情報を転送するように構成された双方向補助チャネルを含む方法。
16. 請求項１５に記載の方法であって、
    前記双方向補助チャネルは、前記シンクデバイスから前記ソースデバイスへと情報を運ぶように構成された単方向の逆チャネルと、前記メインチャネルの一部として含まれ、前記逆チャネルと共同で、前記ソースデバイスから前記シンクデバイスへと情報を運ぶための単方向の順チャネルとで形成される方法。
17. 請求項１３に記載の方法であって、
    前記手段は、少なくとも１つのレーンにそれぞれ関連付けられた複数のスイッチであって、前記トランスミッタから前記レシーバへとデータパケットを転送するのと同時に前記メインリンクによって担われるべきその他の機能に基づいて、前記関連付けられた１つまたは２つ以上のレーンを、前記トランスミッタユニットおよび前記レシーバユニット以外の回路につなぐために使用される複数のスイッチを含む、方法。

Images