JP2008529274A5 - - Google Patents

Claims (10)

1. 半導体装置を形成する方法であって、
   第一領域を有する半導体基板を提供するステップと、
   前記第一領域上にゲート誘電体を形成するステップと、
   前記ゲート誘電体上に導電性金属酸化物を形成するステップと、
   前記導電性金属酸化物上に耐酸化バリア層を形成するステップと、
   前記耐酸化バリア層上にキャッピング層を形成するステップと、
   前記半導体基板から離れるように延びる側壁を有するゲートを形成するため、前記導電性金属酸化物、耐酸化バリア層、及びキャッピング層をパターン化するステップと、
   前記パターン化された導電性金属酸化物、耐酸化バリア層、及びキャッピング層の各端部に沿って延びるスペーサを、前記ゲートの側壁上に形成するステップと
   を備える方法。
2. 請求項１記載の方法において、
   前記第一領域はｎ型にドープされる方法。
3. 請求項２記載の方法において、
   前記半導体基板は第二領域を有し、
   前記第二領域はｐ型にドープされ、
   前記半導体装置を形成する方法は、更に、前記耐酸化バリア層の上方と前記キャッピング層の下方とにＮＭＯＳゲート電極材料を形成するステップを備える方法。
4. 請求項３記載の方法において、
   ＮＭＯＳゲート電極を形成するステップは、更に、ＴａＣ及びＴａＳｉＮからなる群より選択された材料を形成するステップを備える方法。
5. 請求項１記載の方法において、
   前記耐酸化バリア層を形成するステップは、前記半導体基板をアニーリングする前に行われる方法。
6. 半導体装置を形成する方法であって、
   第一領域及び第二領域を有する半導体基板を提供するステップであって、前記第一領域は前記第二領域と異なるドーパントを備えるステップと、
   前記第一領域及び前記第二領域の上方にゲート誘電体を形成するステップと、
   前記第一領域における前記ゲート誘電体上に導電性金属酸化物を形成するステップと、
   前記第一領域における前記導電性金属酸化物上に耐酸化バリア層を形成するステップと、
   前記第二領域における前記ゲート誘電体上に導電性材料を形成すると共に、前記第一領域における前記耐酸化バリア層上に導電性材料を形成するステップと、
   前記導電性材料上にキャッピング層を形成するステップと、
   前記半導体基板から離れるように延びる側壁を有するゲートを形成するため、前記導電性金属酸化物、耐酸化バリア層、導電性材料、及びキャッピング層をパターン化するステップと、
   前記パターン化された導電性金属酸化物、耐酸化バリア層、導電性材料、及びキャッピング層の各端部に沿って延びるスペーサを、前記ゲートの側壁上に形成するステップと
   を備える方法。
7. 請求項６記載の方法において、
   前記導電性材料を形成するステップは、更に、ＴａＣ及びＴａＳｉＮからなる群より選択された材料を形成するステップを備える方法。
8. 請求項６記載の方法において、
   前記耐酸化バリア層を形成するステップは、前記半導体基板をアニーリングする前に行われる方法。
9. 半導体装置であって、
   第一領域を有する半導体基板と、
   前記第一領域上にゲート誘電体と、
   前記ゲート誘電体上に設けられ、パターン化された導電性金属酸化物と、
   前記パターン化された導電性金属酸化物上に設けられ、パターン化された耐酸化バリア層と、
   前記パターン化された耐酸化バリア層上に設けられ、パターン化されたキャッピング層と、
   前記半導体基板から延びる側壁を有するゲートのためにパターン化された導電性金属酸化物、耐酸化バリア層、及びキャッピング層と、
   前記側壁上に形成されたスペーサと
   を備える半導体装置。
10. 請求項９記載の半導体装置において、
    前記導電性金属酸化物は、Ｉｒ，Ｍｏ，Ｒｕ，Ｗ，Ｏｓ，Ｎｂ，Ｔｉ，Ｖ，Ｎｉ及びＲｅからなる群より選択された元素を含み、前記耐酸化バリア層は、チタン及び窒素を含む半導体装置。