JP2008529301A5 - - Google Patents

Claims (5)

1. 絶縁層の上に配置されて、絶縁層の上方の第１半導体層と、第１半導体層の上方に設けられた第２半導体層と、前記第２半導体層の上方に設けられている耐酸化層とを有する予備トランジスタ積層構造を、積層側壁構造を有するパターニング済み予備トランジスタ積層構造として形成する工程と、
   側壁絶縁体を、前記積層側壁構造の第１半導体層側壁部分及び第２半導体層側壁部分の上に形成する工程であって、前記第１半導体層部分の側壁絶縁体は第２半導体層部分の側壁絶縁体の膜厚よりも厚い膜厚を有する、側壁絶縁体を形成する工程と、
   第２半導体層部分上の側壁絶縁体を除去する結果、第２半導体層の該当する側壁部分を露出させる、第２半導体層部分上の側壁絶縁体を除去する工程と、
   ｉｎ−ｓｉｔｕドープエピタキシャルソース／ドレイン領域を形成する結果、単結晶半導体材料を第２半導体層の露出側壁部分からエピタキシャル成長させる、ｉｎ−ｓｉｔｕドープエピタキシャルソース／ドレイン領域を形成する工程と、
   パターニング済み予備トランジスタ積層構造の耐酸化層を除去することによって第２半導体層の第１ゲート位置部分を露出させる工程と、
   絶縁ライナーを露出ｉｎ−ｓｉｔｕドープエピタキシャルソース／ドレイン領域、及び第２半導体層の露出第１ゲート位置部分の上に形成する工程と、
   絶縁ライナーの内、第２半導体層の露出第１ゲート位置部分の上の部分を除去する工程と、
   パターニング済み予備トランジスタ積層構造、及びｉｎ−ｓｉｔｕドープエピタキシャルソース／ドレイン領域をパターニングして、トランジスタの該当する幅寸法に従ったトランジスタ領域を形成し、及び第１半導体層をトランジスタ領域の反対側の両端で露出させる工程と、
   第１半導体層を除去して開口を形成する工程であって、開口によって第２半導体層の第２ゲート位置部分が露出する、第１半導体層を除去して開口を形成する工程と、
   ゲート誘電体を、前記ゲート誘電体が少なくとも第２半導体層の第１及び第２ゲート位置部分の上に設けられるように、第２半導体層の上に形成する工程と、
   ゲート電極を、少なくとも第２半導体層の第１及び第２ゲート位置部分を覆うゲート誘電体の上に形成する工程とを備える、ダブルゲートトランジスタを形成するための方法。
2. 第１半導体層はＳｉＧｅからなり、第２半導体層はＳｉからなり、耐酸化層は少なくともＳｉ_３Ｎ_４を含有する、請求項１記載の方法。
3. 第１半導体層は第２半導体層よりも５０：１よりも高い割合でエッチングされるエッチング選択性を有する、請求項１記載の方法。
4. 第１半導体層は第２半導体層の酸化速度よりも速い酸化速度で酸化される、請求項１記載の方法。
5. 第１半導体層の酸化速度は第２半導体層の酸化速度の少なくとも４倍大きい、請求項４記載の方法。