JP2008500728A5 - - Google Patents

Claims (5)

1. 半導体基板を設ける工程と、
   絶縁層を半導体基板の上に形成する工程と、
   導電層を絶縁層の上に形成する工程と、
   第１膜厚を有する第１金属シリサイド層を導電層の上に形成する工程と、
   導電層をパターニングして、制御電極の一部分であるパターニング済み第１層を形成する工程と、
   パターニング済み第１金属シリサイド層を制御電極の上に残すように第１金属シリサイド層をパターニングして、パターニング済み第１金属シリサイド層を制御電極の上に形成する工程と、
   第２金属シリサイド層は第２膜厚を有し、かつ第２金属シリサイドの第２膜厚は第１金属シリサイドの第１膜厚よりも厚い、第２金属シリサイド層をパターニング済み第１金属シリサイド層の上に形成する工程とを備える、半導体素子の製造方法。
2. 第１金属シリサイド層を第１層の上に形成する処理では更に、
   金属層を第１層の上にスパッタリング法により堆積させる工程と、
   第１アニールを第１の温度で行う工程と、
   第２アニールを第１の温度よりも高い第２の温度で行う工程とを備える、請求項１記載の方法。
3. 第１金属シリサイド層を形成する処理では更に、窒素を第１金属シリサイド層にイオン注入する、請求項２記載の方法。
4. 半導体基板を設ける工程と、
   絶縁層を半導体基板の上に形成する工程と、
   ポリシリコン層を絶縁層の上に形成する工程と、
   シリコンと、コバルト及びニッケルの内の一つと、を含む第１金属シリサイド層を第１層の上に形成する工程と、
   第１金属シリサイド層及びポリシリコン層をパターニングする工程と、
   第２金属シリサイドをパターニング済み金属シリサイド層の上に形成する工程とを備える、半導体素子の製造方法。
5. 半導体基板を設ける工程と、
   シリコンを含む上部層を備えるゲート電極積層構造を半導体基板の上に形成する工程と、
   ニッケル及びコバルトの内の一つを含む第１金属シリサイド層を上部層の上に形成する工程と、
   ゲート電極積層構造をパターニングしてゲート電極を形成する工程と、
   ゲート電極積層構造の上の第１金属シリサイド層をパターニングしてパターニング済み第１金属シリサイド層を形成する工程と、
   ゲート電極に横方向に隣接する半導体基板に不純物をドープして活性領域を形成する工程と、
   第２金属シリサイド層を第１金属シリサイド層及び活性領域の上に形成する工程とを備える、半導体素子の製造方法。