JP2009135419A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009135419A5 JP2009135419A5 JP2008219523A JP2008219523A JP2009135419A5 JP 2009135419 A5 JP2009135419 A5 JP 2009135419A5 JP 2008219523 A JP2008219523 A JP 2008219523A JP 2008219523 A JP2008219523 A JP 2008219523A JP 2009135419 A5 JP2009135419 A5 JP 2009135419A5
- Authority
- JP
- Japan
- Prior art keywords
- containing layer
- silicon
- semiconductor device
- film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (25)
- 半導体基板上に形成されたnチャネル型電界効果トランジスタ及びpチャネル型電界効果トランジスタを有する半導体装置であって、
前記nチャネル型電界効果トランジスタ及び前記pチャネル型電界効果トランジスタのうちの一方のトランジスタのゲート電極は、ゲート絶縁膜と接する金属含有層と、前記金属含有層の上に形成された第1のシリコン含有層とを含み、
前記nチャネル型電界効果トランジスタ及び前記pチャネル型電界効果トランジスタのうちの他方のトランジスタのゲート電極は、ゲート絶縁膜と接する第2のシリコン含有層と、前記第2のシリコン含有層の上に形成された第3のシリコン含有層とを含み、
前記第1のシリコン含有層と前記第3のシリコン含有層とは同一のシリコン含有材料膜から形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第2のシリコン含有層及び第3のシリコン含有層の全体がシリサイド層であることを特徴とする半導体装置。 - 半導体基板上に形成されたnチャネル型電界効果トランジスタ及びpチャネル型電界効果トランジスタを有する半導体装置であって、
前記nチャネル型電界効果トランジスタ及び前記pチャネル型電界効果トランジスタのうちの一方のトランジスタのゲート電極は、ゲート絶縁膜と接する金属含有層と、前記金属含有層の上に形成された第1の導電性酸化物層と、前記第1の導電性酸化物層の上に形成された第1のシリコン含有層とを含み、
前記nチャネル型電界効果トランジスタ及び前記pチャネル型電界効果トランジスタのうちの他方のトランジスタのゲート電極は、ゲート絶縁膜と接する第2のシリコン含有層と、前記第2のシリコン含有層の上に形成された第2の導電性酸化物層と、前記第2の導電性酸化物層の上に形成された第3のシリコン含有層とを含み、
前記第1のシリコン含有層と前記第3のシリコン含有層とは同一のシリコン含有材料膜から形成されていることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記第1の導電性酸化物層及び前記第2の導電性酸化物層は、Ir及びRuのうちの少なくとも1つを含む酸化物からなることを特徴とする半導体装置。 - 半導体基板上に形成されたnチャネル型電界効果トランジスタ及びpチャネル型電界効果トランジスタを有する半導体装置であって、
前記nチャネル型電界効果トランジスタ及び前記pチャネル型電界効果トランジスタのうちの一方のトランジスタのゲート電極は、ゲート絶縁膜と接する金属含有層と、前記金属含有層の上に形成された第1のシリコン含有層とを含み、
前記nチャネル型電界効果トランジスタ及び前記pチャネル型電界効果トランジスタのうちの他方のトランジスタのゲート電極は、ゲート絶縁膜と接する第2のシリコン含有層と、前記第2のシリコン含有層の上に形成された導電性酸化物層と、前記導電性酸化物層の上に形成された他の金属含有層と、前記他の金属含有層の上に形成された第3のシリコン含有層とを含み、
前記金属含有層と前記他の金属含有層とは同一の金属含有膜から形成されており、
前記第1のシリコン含有層と前記第3のシリコン含有層とは同一のシリコン含有材料膜から形成されていることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
前記金属含有層と前記第1のシリコン含有層との積層構造の側面には第1のオフセットスペーサが形成されており、
前記第2のシリコン含有層と前記導電性酸化物層との積層構造の側面には第2のオフセットスペーサが形成されており、
前記第1のオフセットスペーサは第1のオフセット膜及びその外側に形成された第2のオフセット膜の積層膜からなり、
前記第2のオフセットスペーサは前記第2のオフセット膜の単層膜からなることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第2のオフセットスペーサは、前記他の金属含有層と前記第3のシリコン含有層との積層構造の側面においては前記第1のオフセット膜及び前記第2のオフセット膜の積層膜からなることを特徴とする半導体装置。 - 請求項7に記載の半導体装置において、
前記第2のシリコン含有層と前記導電性酸化物層との積層構造の幅は、前記他の金属含有層と前記第3のシリコン含有層との積層構造の幅よりも大きく、
前記第2のシリコン含有層と前記導電性酸化物層との積層構造の側面における前記第2のオフセットスペーサの幅は、前記他の金属含有層と前記第3のシリコン含有層との積層構造の側面における前記第2のオフセットスペーサの幅よりも小さいことを特徴とする半導体装置。 - 請求項1、3〜8のいずれか1項に記載の半導体装置において、
前記第1のシリコン含有層及び前記第3のシリコン含有層のそれぞれの少なくとも上部は、Ni、Co、Ti、W及びPtのうちの少なくとも1つを含むシリサイド層であることを特徴とする半導体装置。 - 請求項1、3〜9のいずれか1項に記載の半導体装置において、
前記第2のシリコン含有層は、ポリシリコン、アモルファスシリコン又はシリコンゲルマニウムに、P(燐)、As(砒素)、B(ホウ素)、In(インジウム)、N(窒素)、C(炭素)及びF(フッ素)のうちから選ばれた少なくとも1つの不純物をドーピングした材料からなることを特徴とする半導体装置。 - 半導体基板上に形成されたnチャネル型電界効果トランジスタ及びpチャネル型電界効果トランジスタを有する半導体装置であって、
前記nチャネル型電界効果トランジスタ及び前記pチャネル型電界効果トランジスタのうちの一方のトランジスタのゲート電極は、ゲート絶縁膜と接する金属含有層と、前記金属含有層の上に形成された導電性酸化物層と、前記導電性酸化物層の上に形成されたシリコン含有層とを含み、
前記nチャネル型電界効果トランジスタ及び前記pチャネル型電界効果トランジスタのうちの他方のトランジスタのゲート電極は、ゲート絶縁膜と接する他のシリコン含有層を含み、
前記シリコン含有層と前記他のシリコン含有層とは同一のシリコン含有材料膜から形成されていることを特徴とする半導体装置。 - 請求項11に記載の半導体装置において、
前記他のシリコン含有層の全体がシリサイド層であることを特徴とする半導体装置。 - 請求項11に記載の半導体装置において、
前記シリコン含有層及び前記他のシリコン含有層のそれぞれの少なくとも上部は、Ni、Co、Ti、W及びPtのうちの少なくとも1つを含むシリサイド層であることを特徴とする半導体装置。 - 請求項11〜13のいずれか1項に記載の半導体装置において、
前記金属含有層と前記導電性酸化物層との積層構造の側面には第1のオフセットスペーサが形成されており、
前記他のシリコン含有層の側面には第2のオフセットスペーサが形成されており、
前記第2のオフセットスペーサは第1のオフセット膜及びその外側に形成された第2のオフセット膜の積層膜からなり、
前記第1のオフセットスペーサは前記第2のオフセット膜の単層膜からなることを特徴とする半導体装置。 - 請求項14に記載の半導体装置において、
前記第1のオフセットスペーサは、前記シリコン含有層の側面においては前記第1のオフセット膜及び前記第2のオフセット膜の積層膜からなることを特徴とする半導体装置。 - 請求項15に記載の半導体装置において、
前記金属含有層と前記導電性酸化物層との積層構造の幅は、前記シリコン含有層の幅よりも大きく、
前記金属含有層と前記導電性酸化物層との積層構造の側面における前記第1のオフセットスペーサの幅は、前記シリコン含有層の側面における前記第1のオフセットスペーサの幅よりも小さいことを特徴とする半導体装置。 - 請求項6〜8、14〜16のいずれか1項に記載の半導体装置において、
前記第1のオフセット膜及び前記第2のオフセット膜はそれぞれ、シリコン酸化膜、シリコン窒化膜、シリコン炭化膜、シリコン酸化窒化膜又はシリコン酸化炭化膜であることを特徴とする半導体装置。 - 請求項5〜17のいずれか1項に記載の半導体装置において、
前記導電性酸化物層は、Ir及びRuのうちの少なくとも1つを含む酸化物からなることを特徴とする半導体装置。 - 請求項1〜18のいずれか1項に記載の半導体装置において、
前記金属含有層は、Ni、Pd、Pt、Co、Rh、Ru、Cu、Ag及びAuからなる金属群から選ばれた少なくとも1つの金属よりなる金属膜、又は前記金属群から選ばれた少なくとも1つの金属の珪化物若しくは炭化物からなる膜であることを特徴とする半導体装置。 - 請求項1〜18のいずれか1項に記載の半導体装置において、
前記金属含有層は、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo及びWからなる金属群から選ばれた少なくとも1つの金属よりなる金属膜、又は前記金属群から選ばれた少なくとも1つの金属の窒化物、珪化物若しくは炭化物からなる膜であることを特徴とする半導体装置。 - 請求項1〜20のいずれか1項に記載の半導体装置において、
前記ゲート絶縁膜は、SiO2 膜、HfO2 膜、HfAlx Oy 膜、HfSix Oy 膜若しくはこれらの膜に窒素を添加した膜からなる絶縁膜群から選ばれた1つの絶縁膜からなる単層膜、又は前記絶縁膜群から選ばれた少なくとも1つの絶縁膜を含む積層絶縁膜であることを特徴とする半導体装置。 - 請求項1〜4のいずれか1項に記載の半導体装置において、
前記金属含有層の厚さ及び前記第2のシリコン含有層の厚さは、前記金属含有層における金属M1と当該金属M1と同一又は異なる元素M2との間の結合を切断するためのエネルギーである結合解離エネルギーD(M1−M2)と、前記第2のシリコン含有層におけるシリコン結合を切断するためのエネルギーである結合解離エネルギーD(Si−Si)とに基づいて決定されていることを特徴とする半導体装置。 - 請求項22に記載の半導体装置において、
前記結合解離エネルギーD(M1−M2)が前記結合解離エネルギーD(Si−Si)よりも大きい場合には、前記第2のシリコン含有層の厚さが前記金属含有層の厚さよりも大きく設定されており、
前記結合解離エネルギーD(M1−M2)が前記結合解離エネルギーD(Si−Si)よりも小さい場合には、前記第2のシリコン含有層の厚さが前記金属含有層の厚さよりも小さく設定されていることを特徴とする半導体装置。 - 請求項22に記載の半導体装置において、
前記金属含有層はTi又はTaからなり、
前記第2のシリコン含有層はポリシリコンからなり、
前記第2のシリコン含有層の厚さは前記金属含有層の厚さよりも小さく設定されていることを特徴とする半導体装置。 - 請求項22に記載の半導体装置において、
前記金属含有層はTiN、TiC、TiO、TaN、TaC又はTaOからなり、
前記第2のシリコン含有層はポリシリコンからなり、
前記第2のシリコン含有層の厚さは前記金属含有層の厚さよりも大きく設定されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219523A JP2009135419A (ja) | 2007-10-31 | 2008-08-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007282846 | 2007-10-31 | ||
JP2008219523A JP2009135419A (ja) | 2007-10-31 | 2008-08-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009135419A JP2009135419A (ja) | 2009-06-18 |
JP2009135419A5 true JP2009135419A5 (ja) | 2011-05-26 |
Family
ID=40581740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008219523A Pending JP2009135419A (ja) | 2007-10-31 | 2008-08-28 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7964918B2 (ja) |
JP (1) | JP2009135419A (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8680629B2 (en) | 2009-06-03 | 2014-03-25 | International Business Machines Corporation | Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices |
JP5408483B2 (ja) * | 2009-07-03 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8551855B2 (en) * | 2009-10-23 | 2013-10-08 | Sandisk 3D Llc | Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same |
US8481396B2 (en) * | 2009-10-23 | 2013-07-09 | Sandisk 3D Llc | Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same |
US8274116B2 (en) | 2009-11-16 | 2012-09-25 | International Business Machines Corporation | Control of threshold voltages in high-k metal gate stack and structures for CMOS devices |
US8551850B2 (en) * | 2009-12-07 | 2013-10-08 | Sandisk 3D Llc | Methods of forming a reversible resistance-switching metal-insulator-metal structure |
US20110210306A1 (en) * | 2010-02-26 | 2011-09-01 | Yubao Li | Memory cell that includes a carbon-based memory element and methods of forming the same |
US8471360B2 (en) | 2010-04-14 | 2013-06-25 | Sandisk 3D Llc | Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same |
KR101194973B1 (ko) * | 2010-04-27 | 2012-10-25 | 에스케이하이닉스 주식회사 | 반도체 소자의 트랜지스터 및 그 형성방법 |
US8343839B2 (en) | 2010-05-27 | 2013-01-01 | International Business Machines Corporation | Scaled equivalent oxide thickness for field effect transistor devices |
TWI565079B (zh) | 2010-10-20 | 2017-01-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
US8569754B2 (en) | 2010-11-05 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8894825B2 (en) | 2010-12-17 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering target, method for manufacturing the same, manufacturing semiconductor device |
CN102655168A (zh) * | 2011-03-04 | 2012-09-05 | 中国科学院微电子研究所 | 栅极结构及其制造方法 |
CN102332397A (zh) * | 2011-10-25 | 2012-01-25 | 上海华力微电子有限公司 | 一种双高k栅介质/金属栅结构的制作方法 |
KR101923946B1 (ko) | 2012-08-31 | 2018-11-30 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
KR20140140194A (ko) * | 2013-05-28 | 2014-12-09 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
KR20160055784A (ko) * | 2013-09-27 | 2016-05-18 | 인텔 코포레이션 | 공통 기판 상의 상이한 일함수를 가지는 비-평면 i/o 및 논리 반도체 디바이스들 |
TWI649875B (zh) * | 2015-08-28 | 2019-02-01 | 聯華電子股份有限公司 | 半導體元件及其製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3395263B2 (ja) * | 1992-07-31 | 2003-04-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
JP3287403B2 (ja) * | 1999-02-19 | 2002-06-04 | 日本電気株式会社 | Mis型電界効果トランジスタ及びその製造方法 |
US7157337B2 (en) * | 2003-02-03 | 2007-01-02 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device and semiconductor device obtained by means of such a method |
KR100502426B1 (ko) * | 2003-09-18 | 2005-07-20 | 삼성전자주식회사 | 듀얼 게이트를 갖는 반도체 소자 및 그 형성 방법 |
US7297588B2 (en) * | 2005-01-28 | 2007-11-20 | Freescale Semiconductor, Inc. | Electronic device comprising a gate electrode including a metal-containing layer having one or more impurities and a process for forming the same |
US7074664B1 (en) * | 2005-03-29 | 2006-07-11 | Freescale Semiconductor, Inc. | Dual metal gate electrode semiconductor fabrication process and structure thereof |
US7361538B2 (en) * | 2005-04-14 | 2008-04-22 | Infineon Technologies Ag | Transistors and methods of manufacture thereof |
JP2006339210A (ja) * | 2005-05-31 | 2006-12-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2007019396A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | Mos構造を有する半導体装置およびその製造方法 |
JP2009509325A (ja) * | 2005-09-15 | 2009-03-05 | エヌエックスピー ビー ヴィ | 半導体デバイスおよびその製造方法 |
EP1927135A2 (en) * | 2005-09-15 | 2008-06-04 | Nxp B.V. | Method of manufacturing semiconductor device with different metallic gates |
DE102005057073B4 (de) * | 2005-11-30 | 2011-02-03 | Advanced Micro Devices, Inc., Sunnyvale | Herstellungsverfahren zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren und entsprechendes Halbleiterbauelement |
KR100663375B1 (ko) * | 2006-01-18 | 2007-01-02 | 삼성전자주식회사 | 금속질화막을 게이트전극으로 채택하는 반도체소자의제조방법 |
US20070228480A1 (en) * | 2006-04-03 | 2007-10-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS device having PMOS and NMOS transistors with different gate structures |
KR100753558B1 (ko) * | 2006-08-21 | 2007-08-30 | 삼성전자주식회사 | 씨모스 트랜지스터 및 그 제조 방법 |
US7435652B1 (en) * | 2007-03-30 | 2008-10-14 | International Business Machines Corporation | Integration schemes for fabricating polysilicon gate MOSFET and high-K dielectric metal gate MOSFET |
-
2008
- 2008-08-28 JP JP2008219523A patent/JP2009135419A/ja active Pending
- 2008-10-09 US US12/248,156 patent/US7964918B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009135419A5 (ja) | ||
TWI379385B (en) | Semiconductor structure | |
JP2006310842A5 (ja) | ||
JP2007505482A5 (ja) | ||
JP4209206B2 (ja) | 半導体装置の製造方法 | |
US8373237B2 (en) | Transistor and method of manufacturing the same | |
JP2009158936A5 (ja) | ||
JP2008529274A5 (ja) | ||
WO2014166160A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
TWI512979B (zh) | 含氧阻障層的金屬閘極堆疊的場效電晶體裝置 | |
US20070249131A1 (en) | Opto-thermal annealing methods for forming metal gate and fully silicided gate field effect transistors | |
JP2008522444A5 (ja) | ||
JP2008522443A5 (ja) | ||
JP2011135061A5 (ja) | 半導体装置 | |
JP2007165923A5 (ja) | ||
JP2014143339A5 (ja) | ||
JP2002118241A5 (ja) | ||
JP2008066678A5 (ja) | ||
JP2009176997A5 (ja) | ||
TW200939401A (en) | Dual work function device with stressor layer and method for manufacturing the same | |
TWI488223B (zh) | 製造具有閘極堆疊結構之半導體元件之方法 | |
JP2013145853A5 (ja) | ||
JP2009283497A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20120135590A1 (en) | Silicon removal from surfaces and method of forming high k metal gate structures using same | |
JP2010232426A5 (ja) | 半導体装置 |