JP2008287873A - ダイナミックランダムアクセスメモリ用の低電力リフレッシュ回路および方法 - Google Patents
ダイナミックランダムアクセスメモリ用の低電力リフレッシュ回路および方法 Download PDFInfo
- Publication number
- JP2008287873A JP2008287873A JP2008185427A JP2008185427A JP2008287873A JP 2008287873 A JP2008287873 A JP 2008287873A JP 2008185427 A JP2008185427 A JP 2008185427A JP 2008185427 A JP2008185427 A JP 2008185427A JP 2008287873 A JP2008287873 A JP 2008287873A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- signal
- command
- predetermined
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4067—Refresh in standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】省電力回路100は、DRAMの自動リフレッシュの間にコマンドおよびアドレス信号106に対する入力バッファ102をディセーブルする。入力バッファ102は、発生されるスプリアスコマンドを引き起こさない態様で自動リフレッシュの終了時に再度イネーブルされる。省電力回路は、「非動作」コマンドに対する内部コマンド信号116をバイアスすることによってスプリアスコマンドを回避する。DRAMはまた、DRAMによる電力消費をさらに低減するために、DRAMが自動リフレッシュの終了時に低電力プレチャージモードに自動的に遷移するモードに置かれ得る。
【選択図】図2
Description
信号遷移とともにトグル(toggle)するからである。電力は、自動リフレッシュ期間中に、クロック信号用の入力バッファへの電力を取り除くことによって大幅に減少され得る。しかし、そのようにすると、スプリタスコマンドが自動リフレッシュ期間の終りにレジスタされることとなる。当該分野に公知なように、メモリコマンドは、クロック信号の片方または両方のエッジに応答して、コマンド信号を各ラッチにラッチすることによって、通常レジスタされる。コマンド信号用の入力バッファが自動リフレッシュ期間後に再び電力を与えられている時間にクロックエッジが生じる場合、入力バッファの遷移状態に対応するスプリタスコマンドがレジスタされ得る。入力バッファの再電力供給が完了するまで、クロック信号遷移をメモリデバイスに接続することを避けるために、注意が払われるが、スプリタスクロック信号遷移が生成され得る。スプリタスクロック信号遷移は、クロック信号用の入力バッファが再び電力供給されるときに、クロック信号がハイロジックレベルを有する場合に生成され得る。スプリタスクロック信号は、コマンド信号用の入力バッファの出力におけるロジックレベルに対応するどんなスプリタスコマンドもレジスタする。
シュする目的のためにロウアドレスラッチ26にロウアドレスを結合させる。ロウアドレスは、リフレッシュコントローラ32によって制御されるリフレッシュカウンタ30によって、リフレッシュする目的のために生成される。リフレッシュコントローラ32は、次いで、コマンドデコーダ4によって制御される。より詳細には、コマンドデコーダ4は、自動リフレッシュコマンドAREFまたは自己リフレッシュコマンドSREFのいずれかをリフレッシュコントローラ32に印加する。上述のように、これらのコマンドは、リフレッシュコントローラに、2つの対応するモード(すなわち、自動リフレッシュモードまたは自己リフレッシュモード)における1つにおいてアレイ20、22中のメモリセルのロウをリフレッシュさせる。自動リフレッシュモードでは、リフレッシュコントローラ32は、SDRAM2に、リフレッシュコントローラ30を用いて、アレイ中のメモリセルの各ロウをアドレスさせる。従って、上述のように、自動リフレッシュモードでは、外部デバイスがSDRAM2のアドレスバス14にアドレスを印加することが必要ではない。しかし、自動リフレッシュコマンドは、定期的、かつしばしばアレイ20、22のメモリセル中に格納されたデータの損失を回避するのに十分にSDRAM2に印加されなければならない。自己リフレッシュモードは、データ損失を回避するのに十分な速度で外部デバイスからSDRAM2にコマンドを定期的に印加する必要がないことを除いて、自動リフレッシュモードと実質的に同じである。その代わりに、一旦、リフレッシュコントローラ32が自己リフレッシュモードに置かれると、リフレッシュコントローラ32は、アレイ20、22のメモリセルからデータの損失を回避するのに十分な周波数で自動リフレッシュを自動的に開始する。
の1つに書き込まれるべきデータは、データ入力レジスタ60を介してデータバス58からカラム回路50、52に結合され、カラム回路50、52において、データは、アレイ20、22の内の1つにそれぞれ移動される。マスクレジスタ64は、アレイ20、22から読み出されるべきデータを選択的にマスキングすること等によって、データマスクDM信号に対応し、カラム回路50、52へおよびそこからデータの流れを選択的に変更する。
ティブローおよびIWE*アクティブハイならびにCKEインアクティブハイのデコードに応答してアサートされる。
信号をハイで駆動し、入力バッファ124を介してCLK信号を結合する。外部クロックCLK信号が時間T2でローになる場合、入力バッファ124をイネーブルにすることは、CLK信号の次の立ち上がりエッジまでなにも効果がない。しかし、CLK信号が時間T2においてハイである場合、時間T2においてバッファ124をイネーブルにすることは、入力バッファ124の出力におけるICLK信号を時間T2において遷移させる。これは、有効なメモリコマンドとして入力バッファ110の出力におけるコマンド信号を記録する。しかし、IBENCMDは時間T2において依然としてローであるので、メモリコマンドは、NOPコマンドとして記録される。NOPコマンドにより、SDRAM2は、任意のメモリ動作を実行させない。顕著に、スプリアス立ち上がりICLKエッジにより、SDRAM2は、スプリアスコマンドを記録しない。IRAS*、ICAS*、IWE*、ICS*信号がNOPコマンドにバイアスされない場合、スプリアスコマンドが生じ得る。リフレッシュデコーダ150は、IBENCLK信号をハイに遷移させた後のある期間に、IBENCMD信号をハイに遷移する。ハイIBENCMD信号は、コマンド信号のための入力バッファ110の出力をローインピーダンス状態にスイッチし、トランジスタ130〜136をOFFにする。そして、IRAS*、ICAS*、IWE*信号は、もはやハイにバイアスされず、ICS*信号は、もはやローにバイアスされない。図3を参照すると、リフレッシュデコーダ150はまた、時間T3においてIBENADD信号をハイに遷移する。しかし、リフレッシュデコーダ150は、時間T2または他のいくつかの時間においてIBENADD信号をハイに遷移し得る。
れる省電力回路100と極めて類似し、最初は、実質的に同様の様態で動作する。従って、簡潔のために、省電力回路100に用いられる回路コンポーネントと同一である、省電力回路300に用いられる回路コンポーネントは、同様の参照符号が提供される。回路コンポーネントの動作の説明は繰り返されない。省電力回路300は、SDRAM2が、あるモードで動作することを可能にさせることにより、省電力回路100と異なる。このモードは、減少した電力の自動リフレッシュサイクルの結果においてSDRAM2を省電力プレチャージモードに自動的に遷移する。図2の省電力回路100に用いられるコンポーネントに加えて、図5の省電力回路は、モードデコーダ310を含む。モードデコーダ310は、CKE信号およびDM入力端子に印加されるデータマスク(「DM」)をデコードする。上記の説明として、DM信号を用いて、SDRAM2から読み出されるか、またはSDRAM2に書き込まれるデータをマスクする。従って、DM端子は、SDRAM2のリフレッシュ中に必要とされない。なぜなら、データは、SDRAM2から読み出されず、またSDRAM2に書き込まれないからである。DM入力端子は、図5に示される実施形態において用いられるが、リフレッシュ中に使用されないいくつか他の端子が、自動リフレッシュコマンドをアサートするために用いられ得ることは、理解される。
EFサイクル中の任意の時間においてハイに遷移する場合、アクティブハイLPP信号は、AREFサイクルの終わりに生成されない。CKE信号がハイに遷移するとき、リフレッシュデコーダ150’は、上記のように、IBENCMD、IBENADD、およびIBENCMD信号をアクティブハイに遷移する。リフレッシュデコーダ150’はまた、LPP信号をイナクティブローに遷移し、SDRAM2における回路部に電力を再印加する。従って、LPPモードを有するロー電力AREFモードは、自動リフレッシュサイクル中、SDRAM2によって消費される電力を最小化するだけでなく、さらに少ない電力が消費される自動リフレッシュサイクルの終わりにおいてSDRAM2を動作モードに自動的にスイッチする。
Claims (43)
- ダイナミックランダムアクセスメモリ(「DRAM」)のリフレッシュの間に、該ダイナミックランダムアクセスメモリにおいて使用するための省電力回路であって、
入力バッファの第1のセットであって、該入力バッファに印加される外部コマンド信号から各内部コマンド信号を発生させるように動作可能であり、該第1のセットの入力バッファは、第1のリフレッシュ信号によってディセーブルされる、入力バッファの第1のセットと、
第2のリフレッシュ信号に応答して前記各内部コマンド信号のうちの少なくとも一つをバイアスするように動作可能であるバイアス回路と、
DRAMのリフレッシュを指示する少なくとも1つの内部コマンドをデコードするように動作可能であり、かつ該DRAMを該内部コマンドに応答してリフレッシュさせるリフレッシュデコーダであって、該リフレッシュデコーダは、該DRAMのリフレッシュの間の少なくともいくらかの時間に該第1および第2のリフレッシュ信号を発生させる、リフレッシュデコーダと
を含む、省電力回路。 - 前記第1および第2のリフレッシュ信号は、自動リフレッシュ信号を含む、請求項1に記載の省電力回路。
- 前記リフレッシュデコーダは、自動リフレッシュサイクルの終了後に前記コマンド信号から前記バイアスを除去し、かつ前記第1のセットの前記入力バッファをイネーブルするようにさらに動作可能である、請求項1に記載の省電力回路。
- 外部クロック信号が内部クロック信号を発生させるように印加され得るクロック入力バッファをさらに含み、該クロック入力バッファは、第3のリフレッシュ信号によってディセーブルされ、リフレッシュデコーダは、前記DRAMのリフレッシュの間に該第3のリフレッシュ信号を発生させるように動作可能である、請求項1に記載の省電力回路。
- 外部クロック信号が内部クロック信号を発生させるように印加され得るクロック入力バッファをさらに含み、リフレッシュデコーダは、該内部クロック信号の所定の遷移に応答して前記第1および第2のリフレッシュ信号を終了させるように動作可能である、請求項1に記載の省電力回路。
- 前記リフレッシュデコーダは、前記所定の遷移を検出した後の前記クロック信号の半周期で前記第1および第2のリフレッシュ信号を終了させるように動作可能である、請求項5に記載の省電力回路。
- 前記リフレッシュデコーダは、前記所定の遷移の極性とは異なる極性を有する前記クロック信号の第2の遷移の検出に応答して、前記第1および第2のリフレッシュ信号を終了させるように動作可能である、請求項5に記載の省電力回路。
- 前記バイアス回路は、前記少なくとも1つの内部コマンド信号が結合される前記第1のセットの入力バッファの出力端子に結合されるトランジスタを含む、請求項1に記載の省電力回路。
- 前記バイアス回路は、動作メモリコマンドをアサートしない各状態に複数の内部コマンド信号をバイアスするように動作可能である、請求項1に記載の省電力回路。
- 前記リフレッシュデコーダは、所定のコマンド信号の状態を検出し、該所定のコマンド
信号の第1の状態の検出に応答して、前記自動リフレッシュサイクルの終了時に、コマンド信号のバイアスおよび前記第1のセットの入力バッファのディセーブルを継続するようにさらに動作可能である、請求項1に記載の省電力回路。 - 前記リフレッシュデコーダは、前記第1の状態から第2の状態への前記所定のコマンド信号の遷移の検出に応答して前記コマンド信号からバイアスを除去し、前記第1のセットの前記入力バッファをイネーブルするようにさらに動作可能である、請求項10に記載の省電力回路。
- 前記リフレッシュデコーダは、前記所定のコマンド信号の第1の状態の検出に応答して、前記自動リフレッシュサイクルの終了時に前記ダイナミックランダムアクセスメモリの所定のコンポーネントをディセーブルするようにさらに動作可能である、請求項10に記載の省電力回路。
- 前記第1の状態から第2の状態への所定のコマンド信号の遷移の検出に応答して、前記ダイナミックランダムアクセスメモリの所定のコンポーネントをイネーブルするようにさらに動作可能である、請求項12に記載の省電力回路。
- 前記リフレッシュデコーダは、
前記DRAMのリフレッシュを指示する前記少なくとも1つの内部コマンドをデコードし、該内部コマンドに応答して、前記所定のリフレッシュ信号を発生させるように動作可能である第1のデコーダと、
該第1のデコーダに結合されたタイマーであって、該タイマーは、該所定のリフレッシュ信号によってトリガされて、該所定のリフレッシュ信号の後の所定の期間にリフレッシュ終了信号を発生させる、タイマーと、
該第1のデコーダおよび該タイマーに結合された第2のデコーダであって、該第2のデコーダは、該所定のリフレッシュ信号に応答して、リフレッシュコマンドならびに第1および第2のリフレッシュ信号を発生させるように動作可能であり、該第2のデコーダは、該リフレッシュ終了信号に応答して、該リフレッシュコマンドならびに該第1および該第2のリフレッシュ信号を終了させるようにさらに動作可能である、請求項1に記載の省電力回路。 - 前記所定のリフレッシュ信号は自動リフレッシュ信号を含み、前記リフレッシュコマンドは、自動リフレッシュコマンドを含む、請求項14に記載の省電力回路。
- ダイナミックランダムアクセスメモリ(「DRAM」)のリフレッシュの間に、該ダイナミックランダムアクセスメモリにおいて使用するための省電力回路であって、
入力バッファの第1のセットであって、該入力バッファに印加される外部コマンド信号から各内部コマンド信号を発生させるように動作可能であり、該第1のセットの入力バッファは、第1のリフレッシュ信号によってディセーブルされる、入力バッファの第1のセットと、
外部クロック信号が内部クロック信号を発生させるために結合されるクロック入力バッファと、
第2のリフレッシュ信号に応答して前記各内部コマンド信号のうちの少なくともひとつをバイアスするように動作可能であるバイアス回路と、
少なくとも自動リフレッシュコマンドをデコードし、該自動リフレッシュコマンドに応答して、自動リフレッシュサイクルを開始するように動作可能であるリフレッシュデコーダであって、該リフレッシュデコーダは、第1および第2の所定のコマンド信号の各状態を検出するようにさらに動作可能であり、
自動リフレッシュコマンドのデコード、ならびに該第1の所定のコマンド信号の第1の
状態および該第2の所定のコマンド信号の第1の状態の検出に応答して、該DRAMの自己リフレッシュを実行し、
自動リフレッシュコマンドのデコード、ならびに該第1の所定のコマンド信号の第2の状態および該第2の所定のコマンド信号の第1の状態の検出に応答して、該DRAMの自動リフレッシュを実行し、
該DRAMの自動リフレッシュを実行して、自動リフレッシュコマンドのデコード、ならびに該第1の所定のコマンド信号の第1の状態および該第2の所定のコマンド信号の第2の状態の検出に応答して、前記第1および第2のリフレッシュ信号を発生させ、
該DRAMの自動リフレッシュを実行し、該第1および第2のリフレッシュ信号を発生させ、
そして自動リフレッシュコマンドのデコード、ならびに、該第1の所定のコマンド信号の第2の状態および該第2の所定のコマンド信号の第2の状態の検出に応答して、自動リフレッシュサイクルの終了時に、前記入力バッファの第1のセット以外の前記DRAMのコンポーネントをディセーブルするように動作可能である、リフレッシュデコーダと
を含む、省電力回路。 - 前記クロック入力バッファは、第3のリフレッシュ信号によってディセーブルされ、前記リフレッシュデコーダは、前記第1および第2のリフレッシュ信号と共に、第3のリフレッシュ信号を発生させるようにさらに動作可能である、請求項16に記載の省電力回路。
- 前記第1の所定の信号は、クロックイネーブル信号を含む、請求項16に記載の省電力回路。
- 前記第2の所定の信号は、データマスク信号を含む、請求項16に記載の省電力回路。
- 前記第1の所定のコマンド信号の第1の状態および前記第2の所定のコマンド信号の第2の状態が検出された場合、前記リフレッシュデコーダは、前記自動リフレッシュの終了時に前記第1および前記第2のリフレッシュ信号を終了させるように動作可能であり、該第1の所定のコマンド信号の第2の状態および該第2の 所定のコマンド信号の第2の状態が検出された場合、該リフレッシュデコーダは、該自動リフレッシュの終了時に該第1および該第2のリフレッシュ信号の発生 を継続するようにさらに動作可能である、請求項16に記載の省電力回路。
- 外部端子に印加されるロウアドレス信号を受信かつデコードするように動作可能なロウアドレス回路と、
外部端子に印加されるカラムアドレス信号を受信かつデコードするように動作可能なカラムアドレス回路と、
ダイナミックランダムアクセスメモリセルのアレイであって、該デコードされたロウアドレス信号および該デコードされたカラムアドレス信号によって決定された位置に、該アレイに書き込まれたデータを格納するように動作可能である、ダイナミックランダムアクセスメモリセルのアレイと、
該アレイと外部データ端子との間の該データに対応するデータ信号を結合するように動作可能なデータパス回路と、
各内部コマンド信号を発生させるために、各外部端子に印加され、第1のセットの入力バッファを介して結合されるコマンド信号に対応する制御信号のシーケンスを発生させる
ように動作可能なコマンド信号発生器であって、該第1のセットの入力バッファが第1のリフレッシュ信号によってディセーブルされ、該コマンド信号発生器は、第2のリフレッシュ信号に応答して、前記各内部コマンド信号のうちの少なくともひとつをバイアスするように動作可能なバイアス回路をさらに含む、コマンド信号発生器と、
該DRAMのリフレッシュを指示する少なくとも1つの内部コマンドをデコードするように動作可能であり、該DRAMを該内部コマンド信号に応答してリフレッシュさせるリフレッシュデコーダであって、該リフレッシュデコーダは、該DRAMのリフレッシュの間に、該第1および第2のリフレッシュ信号を発生させる、リフレッシュデコーダと
を含む、ダイナミックランダムアクセスメモリ(「DRAM」)。 - コンピュータシステムであって、
プロセッサバスを有するプロセッサと、
データが該コンピュータシステムに入力されることを可能にするように適応された該プロセッサバスを介して該プロセッサに結合される入力デバイスと、
データが該コンピュータシステムから出力されることを可能にするように適応された該プロセッサバスを介して該プロセッサに結合される出力デバイスと、
複数のロウアドレスビットを有するロウアドレスに続いて、複数のカラムアドレスビットを有するカラムアドレスを発生させるメモリコントローラであって、該メモリコントローラは、該複数のカラムアドレスビットを発生させる前に、アレイ選択信号を発生させ、該アレイ選択信号は、カラムアドレスビットに対応し、第1の状態または第2の状態を有する、メモリコントローラと、
該メモリコントローラに結合されるメモリデバイスであって、
外部端子に印加されるロウアドレス信号を受信かつデコードするように動作可能なロウアドレス回路と、
外部端子に印加されるカラムアドレス信号を受信かつデコードするように動作可能なカラムアドレス回路と、
ダイナミックランダムアクセスメモリセルのアレイであって、該デコードされたロウアドレス信号および該デコードされたカラムアドレス信号によって決定された位置に、該アレイに書き込まれたデータを格納するように動作可能である、ダイナミックランダムアクセスメモリセルのアレイと、
該アレイと外部データ端子との間の該データに対応するデータ信号を結合するように動作可能なデータパス回路と、
各内部コマンド信号を発生させるために、各外部端子に印加され、入力バッファの第1のセットを介して結合されるコマンド信号に対応する制御信号のシーケンスを発生させるように動作可能なコマンド信号発生器であって、該第1のセットの入力バッファが第1のリフレッシュ信号によってディセーブルされ、該コマンド信号発生器 は、第2のリフレッシュ信号に応答して、前記各内部コマンド信号のうちの少なくともひとつをバイアスするように動作可能なバイアス回路をさらに含む、コマンド信号発生器と、
該DRAMのリフレッシュを指示する少なくとも1つの内部コマンドをデコードするように動作可能であり、該DRAMを該内部コマンドに応答してリフレッシュさせるリフレッシュデコーダであって、該リフレッシュデコーダは、該DRAMのリフレッシュの間に、該第1および第2のリフレッシュ信号を 発生させる、リフレッシュデコーダと
を含むメモリデバイスと
を含む、コンピュータシステム。 - コマンド信号が結合される入力バッファの第1のセットを有するダイナミックランダムアクセスメモリの自動リフレッシュを実行する方法であって、
該自動リフレッシュサイクルの実行の間に、該第1のセットの入力バッファをディセーブルするステップと、
該自動リフレッシュサイクルの間に、所定のメモリコマンドをアサートするように少なくとも1つの内部コマンド信号をバイアスするステップと、
該自動リフレッシュサイクルの終了時に、該バイアスを該少なくとも1つの内部コマンド信号から除去するステップおよび該第1のセットの入力バッファをイネーブルするステップと
を包含する方法。 - 前記ダイナミックランダムアクセスメモリは、クロック入力バッファを介して該ダイナミックランダムアクセスメモリに印加されるクロック信号と同期して動作するシンクロナスダイナミックランダムアクセスメモリを含む、請求項23に記載の方法。
- 少なくとも一部の前記自動リフレッシュサイクルの間に前記クロック入力バッファをディセーブルするステップ、および該自動リフレッシュサイクルの終了時に該クロック入力バッファを再度イネーブルするステップをさらに包含する、請求項24に記載の方法。
- 前記コマンド信号のバイアスを除去し、前記第1のセットの入力バッファをイネーブルする動作は、
該クロック入力バッファを介して結合された該クロック信号を検査するステップと、
該クロック信号の所定の遷移を検出するステップと、
前記コマンド信号から前記バイアスを除去するステップおよび該クロック信号の所定の遷移の検出に応答して、該第1のセットの入力バッファをイネーブルするステップと
を包含する、請求項25に記載の方法。 - 前記クロック信号の所定の遷移の検出に応答して、前記コマンド信号からのバイアスを除去し、前記第1のセットの前記入力バッファをイネーブルする動作は、該コマンド信号から該バイアスを除去し、該第1のセットの該入力バッファをイネーブルするために、該所定の遷移を検出した後、所定の持続時間だけ待機するステップをさらに包含する、請求項26に記載の方法。
- 前記所定の遷移を検出した後で、所定の持続時間だけ待機する動作は、該所定の遷移を検出した後で、前記クロック信号の半周期だけ待機するステップを包含する、請求項27に記載の方法。
- 前記所定の遷移を検出した後で、所定の持続時間だけ待機する動作は、該所定の遷移の極性とは異なる極性を有する前記クロック信号の第2の遷移を待機するステップを包含する、請求項27に記載の方法。
- 前記所定の遷移は、前記クロック入力バッファに印加される前記クロック信号の立ち上がりエッジを含み、前記第2の遷移は、該クロック入力バッファに印加されるクロック信号の立ち下がりエッジを含む、請求項29に記載の方法。
- 前記自動リフレッシュサイクルの間に、所定のメモリコマンドをアサートするように複数のコマンド信号をバイアスする動作は、該自動リフレッシュサイクルの間に、動作メモリコマンドをアサートしないように複数のコマンド信号をバイアスするステップを包含する、請求項23に記載の方法。
- コマンド信号の状態を検出するステップと、
該コマンド信号の第1の状態の検出に応答して、前記自動リフレッシュサイクルの終了時に前記コマンド信号のバイアスおよび前記第1のセットの入力バッファのディセーブルを継続するステップと、
該第1の状態から第2の状態への該コマンド信号の遷移の検出に応答して、該コマンド信号からバイアスを除去し、該第1のセットの入力バッファをイネーブルするステップとを包含する、請求項31に記載の方法。 - 前記コマンド信号の第1の状態の検出に応答して、前記自動リフレッシュサイクルの終
了時に、前記ダイナミックランダムアクセスメモリの所定のコンポーネントをディセーブルするステップと、
該第1の状態から第2の状態への前記コマンド信号の遷移の検出に応答して、該ダイナミックランダムアクセスメモリの所定のコンポーネントをイネーブルするステップと
をさらに包含する、請求項32に記載の方法。 - 前記ダイナミックランダムアクセスメモリは、アドレス信号が結合される入力バッファの第2のセットをさらに含み、前記方法は、
前記自動リフレッシュサイクルの実行の間に、該2のセットの入力バッファをディセーブルするステップと、
該自動リフレッシュサイクルの終了時において、該第2のセットの入力バッファをイネーブルするステップと
をさらに包含する、請求項23に記載の方法。 - コマンド信号が結合される入力バッファの第1のセットを有するダイナミックランダムアクセスメモリ(「DRAM」)の電力消費を低減する方法であって、
自動リフレッシュコマンドを含む複数のメモリコマンドの各々を検出するステップと、第1の所定のコマンド信号の状態を検出するステップと、
自動リフレッシュコマンドおよび該第1の所定のコマンド信号の第1の状態の検出に応答して、該DRAMの自動リフレッシュを実行するステップ、および該自動リフレッシュの終了時に、該DRAMをアクティブモードに自動的に遷移させるステップと、
自動リフレッシュコマンドおよび該第1の所定のコマンド信号の第2の状態の検出に応答して、該DRAMの自動リフレッシュを実行するステップ、および該自動リフレッシュの終了時に、該DRAMを低電力プリチャージモードに自動的に遷移させるステップと
を包含する、方法。 - 前記第1の所定の信号は、クロックイネーブル信号を含む、請求項35に記載の方法。
- 前記DRAMは、クロック信号バッファを介して該DRAMに印加されるクロック信号と同期して動作するシンクロナスダイナミックランダムアクセスメモリを含む、請求項36に記載の方法。
- 前記自動リフレッシュの少なくとも一部の間に、前記クロック入力バッファをディセーブルするステップ、および前記第1の所定のコマンド信号の第1の状態が検出される場合、該自動リフレッシュの終了時に、該クロック入力バッファを再度イネーブルするステップをさらに包含する、請求項37に記載の方法。
- コマンド信号が結合される入力バッファの第1のセットおよびクロック信号が結合されるクロック入力バッファを有するシンクロナスダイナミックランダムアクセスメモリ(「SDRAM」)における電力消費を低減する方法であって、
自動リフレッシュコマンドを含む複数のメモリコマンドの各々を検出するステップと、
第1の所定のコマンド信号の状態を検出するステップと、
第2の所定のコマンド信号の状態を検出するステップと、
自動リフレッシュコマンド、ならびに該第1の所定のコマンド信号の第1の状態および該第2の所定のコマンド信号の第1の状態の検出に応答して、該SDRAMの自己リフレッシュを実行するステップと、
自動リフレッシュコマンド、ならびに該第1の所定のコマンド信号の第2の状態および該第2の所定のコマンド信号の第1の状態の検出に応答して、該SDRAMの自動リフレッシュを実行するステップと、
自動リフレッシュコマンド、ならびに該第1の所定のコマンド信号の第1の状態および
該第2の所定のコマンド信号の第2の状態の検出に応答して、該SDRAM の低電力自動リフレッシュを実行するステップであって、該低電力自動リフレッシュは、自動リフレッシュサイクルの間に、所定のメモリコマンドをアサートするように該第1のセットの入力バッファをディセーブルするステップ、および複数のコマンド信号をバイアスするステップを包含する、ステップと、
自動リフレッシュコマンド、ならびに該第1の所定のコマンド信号の第2の状態および該第2の所定のコマンド信号の第2の状態の検出に応答して、該SDRAMの低電力自動リフレッシュを実行して、該自動リフレッシュの終了時に、該SDRAMの低電力プレチャージを実行するステップであって、該低電力プレチャージは、入力バッファの該第1のセット以外の該SDRAMのコンポーネントをディセーブルするステップを包含する、ステップと
を包含する、方法。 - 前記SDRAMの低電力自動リフレッシュを実行する動作は、前記少なくとも一部の低電力自動リフレッシュの間に、前記クロック入力バッファをディセーブルするステップをさらに包含する、請求項39に記載の方法。
- 前記第1の所定のコマンド信号の前記第1の状態が検出される場合、前記自動リフレッシュの終了時に、前記クロック入力バッファを再度イネーブルするステップをさらに包含する、請求項40に記載の方法。
- 前記第1の所定の信号は、クロックイネーブル信号を含む、請求項39に記載の方法。
- 前記第2の所定の信号は、データマスク信号を含む、請求項39に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/056,935 | 2001-10-18 | ||
US10/056,935 US6771553B2 (en) | 2001-10-18 | 2001-10-18 | Low power auto-refresh circuit and method for dynamic random access memories |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003537075A Division JP2005506647A (ja) | 2001-10-18 | 2002-10-16 | ダイナミックランダムアクセスメモリ用の低電力自動リフレッシュ回路および方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008287873A true JP2008287873A (ja) | 2008-11-27 |
JP2008287873A5 JP2008287873A5 (ja) | 2009-08-13 |
JP4923193B2 JP4923193B2 (ja) | 2012-04-25 |
Family
ID=22007458
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003537075A Pending JP2005506647A (ja) | 2001-10-18 | 2002-10-16 | ダイナミックランダムアクセスメモリ用の低電力自動リフレッシュ回路および方法 |
JP2008185427A Expired - Fee Related JP4923193B2 (ja) | 2001-10-18 | 2008-07-16 | ダイナミックランダムアクセスメモリ用の低電力リフレッシュ回路および方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003537075A Pending JP2005506647A (ja) | 2001-10-18 | 2002-10-16 | ダイナミックランダムアクセスメモリ用の低電力自動リフレッシュ回路および方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6771553B2 (ja) |
EP (1) | EP1446804B1 (ja) |
JP (2) | JP2005506647A (ja) |
KR (1) | KR100779871B1 (ja) |
CN (2) | CN101714406A (ja) |
WO (1) | WO2003034435A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6771553B2 (en) * | 2001-10-18 | 2004-08-03 | Micron Technology, Inc. | Low power auto-refresh circuit and method for dynamic random access memories |
US6957307B2 (en) * | 2002-03-22 | 2005-10-18 | Intel Corporation | Mapping data masks in hardware by controller programming |
JP2003297083A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6731548B2 (en) * | 2002-06-07 | 2004-05-04 | Micron Technology, Inc. | Reduced power registered memory module and method |
US7124260B2 (en) * | 2002-08-26 | 2006-10-17 | Micron Technology, Inc. | Modified persistent auto precharge command protocol system and method for memory devices |
US20050088894A1 (en) * | 2003-10-23 | 2005-04-28 | Brucke Paul E. | Auto-refresh multiple row activation |
KR100587077B1 (ko) * | 2004-04-28 | 2006-06-08 | 주식회사 하이닉스반도체 | 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치 |
US20060218424A1 (en) * | 2005-03-23 | 2006-09-28 | Miron Abramovici | Integrated circuit with autonomous power management |
US7206234B2 (en) * | 2005-06-21 | 2007-04-17 | Micron Technology, Inc. | Input buffer for low voltage operation |
KR100819683B1 (ko) * | 2005-07-04 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US20070086261A1 (en) * | 2005-10-17 | 2007-04-19 | Freebern Margaret C | Directed auto-refresh for a dynamic random access memory |
US7433261B2 (en) * | 2005-10-17 | 2008-10-07 | Infineon Technologies Ag | Directed auto-refresh for a dynamic random access memory |
US7330391B2 (en) * | 2005-10-17 | 2008-02-12 | Infineon Technologies Ag | Memory having directed auto-refresh |
JP4916699B2 (ja) | 2005-10-25 | 2012-04-18 | エルピーダメモリ株式会社 | Zqキャリブレーション回路及びこれを備えた半導体装置 |
KR100810060B1 (ko) * | 2006-04-14 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그의 구동방법 |
JP4829029B2 (ja) * | 2006-08-02 | 2011-11-30 | 株式会社東芝 | メモリシステム及びメモリチップ |
US7733731B2 (en) | 2007-03-05 | 2010-06-08 | Micron Technology, Inc. | Control of inputs to a memory device |
US8874831B2 (en) | 2007-06-01 | 2014-10-28 | Netlist, Inc. | Flash-DRAM hybrid memory module |
WO2009076511A2 (en) * | 2007-12-12 | 2009-06-18 | Zmos Technology, Inc. | Memory device with self-refresh operations |
US8045416B2 (en) * | 2008-03-05 | 2011-10-25 | Micron Technology, Inc. | Method and memory device providing reduced quantity of interconnections |
US8369178B2 (en) | 2010-03-08 | 2013-02-05 | Micron Technology, Inc. | System and method for managing self-refresh in a multi-rank memory |
US8446793B2 (en) | 2010-03-31 | 2013-05-21 | Hynix Semiconductor Inc. | Semiconductor memory device including clock control circuit and method for operating the same |
KR20120070436A (ko) | 2010-12-21 | 2012-06-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
JP5795513B2 (ja) * | 2011-09-28 | 2015-10-14 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
KR101878902B1 (ko) * | 2011-10-04 | 2018-07-17 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 구동 방법 |
KR101980162B1 (ko) * | 2012-06-28 | 2019-08-28 | 에스케이하이닉스 주식회사 | 메모리 |
US9251048B2 (en) | 2012-10-19 | 2016-02-02 | International Business Machines Corporation | Memory page management |
KR20140081288A (ko) * | 2012-12-21 | 2014-07-01 | 삼성전자주식회사 | 메모리 장치의 커맨드 제어 회로 및 이를 포함하는 메모리 장치 |
US9171605B1 (en) | 2012-12-21 | 2015-10-27 | Samsung Electronics Co., Ltd. | Concentrated address detecting method of semiconductor device and concentrated address detecting circuit using the same |
TW201437805A (zh) * | 2013-03-29 | 2014-10-01 | Wistron Corp | 電子裝置及其電源管理方法 |
KR102174818B1 (ko) * | 2014-04-07 | 2020-11-06 | 에스케이하이닉스 주식회사 | 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 |
KR20170045795A (ko) * | 2015-10-20 | 2017-04-28 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
CN109791786B (zh) * | 2016-10-31 | 2023-01-17 | 英特尔公司 | 针对存储设备识别和功率管理控制应用片选 |
KR20180047778A (ko) | 2016-11-01 | 2018-05-10 | 삼성전자주식회사 | 단계별 저전력 상태들을 갖는 메모리 장치 |
JP7536431B2 (ja) | 2019-09-20 | 2024-08-20 | キヤノン株式会社 | メモリ制御装置およびその制御方法 |
CN110821633A (zh) * | 2019-10-28 | 2020-02-21 | 奇瑞汽车股份有限公司 | 一种无级风扇在发动机控制器更新软件过程中的控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09167484A (ja) * | 1995-12-19 | 1997-06-24 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2001035150A (ja) * | 1999-06-29 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子の自動リフレッシュ方法及び装置 |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3359827A (en) | 1964-09-14 | 1967-12-26 | Gen Motors Corp | Transmission |
US5262998A (en) | 1991-08-14 | 1993-11-16 | Micron Technology, Inc. | Dynamic random access memory with operational sleep mode |
US5831467A (en) | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
US5450364A (en) | 1994-01-31 | 1995-09-12 | Texas Instruments Incorporated | Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices |
US6175901B1 (en) | 1994-04-15 | 2001-01-16 | Micron Technology, Inc. | Method for initializing and reprogramming a control operation feature of a memory device |
US5400289A (en) | 1994-07-15 | 1995-03-21 | Micron Technology, Inc. | Lockout circuit and method for preventing metastability during the termination of a refresh mode |
US5848431A (en) | 1995-02-21 | 1998-12-08 | Micron Technology, Inc. | Synchronous SRAMs having multiple chip select inputs and a standby chip enable input |
US6094703A (en) | 1995-02-21 | 2000-07-25 | Micron Technology, Inc. | Synchronous SRAM having pipelined memory access enable for a burst of addresses |
US5787489A (en) | 1995-02-21 | 1998-07-28 | Micron Technology, Inc. | Synchronous SRAM having pipelined enable |
US6205514B1 (en) | 1995-02-21 | 2001-03-20 | Micron Technology, Inc. | Synchronous SRAM having global write enable |
US5636173A (en) | 1995-06-07 | 1997-06-03 | Micron Technology, Inc. | Auto-precharge during bank selection |
US6058448A (en) | 1995-12-19 | 2000-05-02 | Micron Technology, Inc. | Circuit for preventing bus contention |
US5627791A (en) * | 1996-02-16 | 1997-05-06 | Micron Technology, Inc. | Multiple bank memory with auto refresh to specified bank |
JPH09288614A (ja) * | 1996-04-22 | 1997-11-04 | Mitsubishi Electric Corp | 半導体集積回路装置、半導体記憶装置およびそのための制御回路 |
US6130602A (en) | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
JP4000206B2 (ja) | 1996-08-29 | 2007-10-31 | 富士通株式会社 | 半導体記憶装置 |
US6172935B1 (en) | 1997-04-25 | 2001-01-09 | Micron Technology, Inc. | Synchronous dynamic random access memory device |
US6499073B1 (en) | 1997-05-13 | 2002-12-24 | Micron Electronics, Inc. | System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals |
US5881016A (en) | 1997-06-13 | 1999-03-09 | Cirrus Logic, Inc. | Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes |
US5999481A (en) | 1997-08-22 | 1999-12-07 | Micron Technology, Inc. | Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals |
US5949657A (en) | 1997-12-01 | 1999-09-07 | Karabatsos; Chris | Bottom or top jumpered foldable electronic assembly |
US5959929A (en) | 1997-12-29 | 1999-09-28 | Micron Technology, Inc. | Method for writing to multiple banks of a memory device |
JPH11203866A (ja) | 1998-01-16 | 1999-07-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6370662B2 (en) | 1998-03-16 | 2002-04-09 | S3 Incorporated | Modifying circuit designs running from both edges of clock to run from positive edge |
US6253340B1 (en) | 1998-06-08 | 2001-06-26 | Micron Technology, Inc. | Integrated circuit implementing internally generated commands |
JP2000173263A (ja) | 1998-12-04 | 2000-06-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6115278A (en) | 1999-02-09 | 2000-09-05 | Silicon Graphics, Inc. | Memory system with switching for data isolation |
US6233199B1 (en) | 1999-02-26 | 2001-05-15 | Micron Technology, Inc. | Full page increment/decrement burst for DDR SDRAM/SGRAM |
JP4187346B2 (ja) | 1999-03-31 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 同期型半導体記憶装置 |
JP4056173B2 (ja) | 1999-04-14 | 2008-03-05 | 富士通株式会社 | 半導体記憶装置および該半導体記憶装置のリフレッシュ方法 |
JP2001014847A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | クロック同期回路 |
JP4216415B2 (ja) * | 1999-08-31 | 2009-01-28 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2001118383A (ja) | 1999-10-20 | 2001-04-27 | Fujitsu Ltd | リフレッシュを自動で行うダイナミックメモリ回路 |
JP2001338489A (ja) | 2000-05-24 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置 |
US6442076B1 (en) * | 2000-06-30 | 2002-08-27 | Micron Technology, Inc. | Flash memory with multiple status reading capability |
US6304497B1 (en) | 2000-06-30 | 2001-10-16 | Micron Technology, Inc. | Synchronous memory status register |
US6359827B1 (en) | 2000-08-22 | 2002-03-19 | Micron Technology, Inc. | Method of constructing a very wide, very fast distributed memory |
US6580659B1 (en) | 2000-08-25 | 2003-06-17 | Micron Technology, Inc. | Burst read addressing in a non-volatile memory device |
US6570804B1 (en) | 2000-08-29 | 2003-05-27 | Micron Technology, Inc. | Fuse read sequence for auto refresh power reduction |
US6304510B1 (en) | 2000-08-31 | 2001-10-16 | Micron Technology, Inc. | Memory device address decoding |
US6449203B1 (en) | 2001-03-08 | 2002-09-10 | Micron Technology, Inc. | Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs |
US6560158B2 (en) | 2001-04-27 | 2003-05-06 | Samsung Electronics Co., Ltd. | Power down voltage control method and apparatus |
JP2002367370A (ja) | 2001-06-07 | 2002-12-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6549479B2 (en) | 2001-06-29 | 2003-04-15 | Micron Technology, Inc. | Memory device and method having reduced-power self-refresh mode |
US6483347B1 (en) | 2001-07-11 | 2002-11-19 | Micron Technology, Inc. | High speed digital signal buffer and method |
US6552596B2 (en) | 2001-08-10 | 2003-04-22 | Micron Technology, Inc. | Current saving mode for input buffers |
US6510099B1 (en) | 2001-09-28 | 2003-01-21 | Intel Corporation | Memory control with dynamic driver disabling |
US6771553B2 (en) * | 2001-10-18 | 2004-08-03 | Micron Technology, Inc. | Low power auto-refresh circuit and method for dynamic random access memories |
US6552955B1 (en) | 2001-10-30 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with reduced power consumption |
US6731548B2 (en) * | 2002-06-07 | 2004-05-04 | Micron Technology, Inc. | Reduced power registered memory module and method |
-
2001
- 2001-10-18 US US10/056,935 patent/US6771553B2/en not_active Expired - Fee Related
-
2002
- 2002-10-16 CN CN200910224517A patent/CN101714406A/zh active Pending
- 2002-10-16 KR KR1020047005809A patent/KR100779871B1/ko not_active IP Right Cessation
- 2002-10-16 JP JP2003537075A patent/JP2005506647A/ja active Pending
- 2002-10-16 EP EP02801761.4A patent/EP1446804B1/en not_active Expired - Lifetime
- 2002-10-16 CN CN02825349A patent/CN100590730C/zh not_active Expired - Fee Related
- 2002-10-16 WO PCT/US2002/033147 patent/WO2003034435A1/en active Application Filing
-
2004
- 2004-06-14 US US10/868,741 patent/US7079439B2/en not_active Expired - Fee Related
-
2008
- 2008-07-16 JP JP2008185427A patent/JP4923193B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09167484A (ja) * | 1995-12-19 | 1997-06-24 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2001035150A (ja) * | 1999-06-29 | 2001-02-09 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子の自動リフレッシュ方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100590730C (zh) | 2010-02-17 |
US7079439B2 (en) | 2006-07-18 |
US20040268018A1 (en) | 2004-12-30 |
EP1446804A4 (en) | 2007-05-23 |
WO2003034435A1 (en) | 2003-04-24 |
US20030076726A1 (en) | 2003-04-24 |
EP1446804B1 (en) | 2014-07-16 |
CN101714406A (zh) | 2010-05-26 |
KR20050036881A (ko) | 2005-04-20 |
EP1446804A1 (en) | 2004-08-18 |
JP4923193B2 (ja) | 2012-04-25 |
CN1605105A (zh) | 2005-04-06 |
KR100779871B1 (ko) | 2007-11-27 |
JP2005506647A (ja) | 2005-03-03 |
US6771553B2 (en) | 2004-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4923193B2 (ja) | ダイナミックランダムアクセスメモリ用の低電力リフレッシュ回路および方法 | |
US6741515B2 (en) | DRAM with total self refresh and control circuit | |
US7320049B2 (en) | Detection circuit for mixed asynchronous and synchronous memory operation | |
JP4853741B2 (ja) | ダイナミックランダムアクセスメモリアレイの電力を低減するための方法および集積回路装置 | |
US7027337B2 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
JP3247647B2 (ja) | 半導体集積回路装置 | |
KR100899517B1 (ko) | 반도체 기억 장치 | |
WO2003056563A1 (fr) | Dispositif de stockage a semi-conducteur et son procede de commande de regeneration | |
JP2009501399A (ja) | コマンド信号と動作状態に基づいてコマンドをデコードするためのシステムおよび方法 | |
US10573371B2 (en) | Systems and methods for controlling data strobe signals during read operations | |
JP3415248B2 (ja) | セルフリフレッシュ回路、半導体記憶装置及びセルフリフレッシュ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080814 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101122 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110224 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111214 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20111214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |