JP2008270766A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2008270766A
JP2008270766A JP2008068736A JP2008068736A JP2008270766A JP 2008270766 A JP2008270766 A JP 2008270766A JP 2008068736 A JP2008068736 A JP 2008068736A JP 2008068736 A JP2008068736 A JP 2008068736A JP 2008270766 A JP2008270766 A JP 2008270766A
Authority
JP
Japan
Prior art keywords
silicon nitride
semiconductor
film
nitride film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008068736A
Other languages
English (en)
Other versions
JP2008270766A5 (ja
JP5311851B2 (ja
Inventor
Kosei Noda
耕生 野田
Nanae Sato
奈々絵 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008068736A priority Critical patent/JP5311851B2/ja
Publication of JP2008270766A publication Critical patent/JP2008270766A/ja
Publication of JP2008270766A5 publication Critical patent/JP2008270766A5/ja
Application granted granted Critical
Publication of JP5311851B2 publication Critical patent/JP5311851B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】不揮発性メモリトランジスタの電荷保持特性を向上させる。
【解決手段】半導体基板と導電膜の間には、トンネル絶縁膜として機能する第１絶縁膜、電荷蓄積層、第２絶縁膜が形成されている。電荷蓄積層は２層の窒化シリコン膜でなる。下層の窒化シリコン膜は、窒素ソースガスにＮＨ３を用いてＣＶＤ法で形成され、Ｎ−Ｈ結合を上層よりも多く含む。上層の第２窒化シリコン膜は、窒素ソースガスにＮ２を用いてＣＶＤ法で形成され、Ｓｉ−Ｈ結合を下層よりも多く含む。
【選択図】図１

Description

本発明は、書き込み、読み出しおよび消去が可能な不揮発性半導体メモリ素子を有する半導体装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
不揮発性半導体メモリ素子は、電気的に書き換えが可能であり、電源を切ってもデータを記憶しておくことのできる半導体素子である。不揮発性半導体メモリ素子として、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と類似の構造を有する不揮発性メモリトランジスタは電荷蓄積手段の違いにより２種類に大別される。一方は、電荷蓄積手段が、チャネル形成領域とゲート電極の間の導電層でなるＦＧ（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）型である。他方は、電荷蓄積手段に、電荷トラップ層を用いた、ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型およびＭＮＯＳ（Ｍｅｔａｌ− Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型である。
ＭＯＮＯＳ型およびＭＮＯＳ型のメモリトランジスタの多くは、電荷トラップを多く含む窒化シリコン膜が電荷蓄積手段に用いられている。ＭＯＮＯＳ型およびＭＮＯＳ型のメモリトランジスタの電荷保持特性を向上させるために、窒化シリコン膜について研究がされている。
例えば、特許文献１〜４には、窒化シリコン膜を組成または組成比の異なる２層構造とすることで、メモリトランジスタの保持特性を向上させることが記載されている。また、特許文献５には、組成比の異なる３層構造の窒化シリコン膜を形成することで、保持特性を向上させることが記載されている。
特許文献１（特公平２−５９６３２号公報）では、下層にＳｉ−Ｈ結合を含む窒化シリコン膜を形成し、上層にＳｉ−Ｈ結合を殆ど含まない窒化シリコン膜を形成している。このような２層構造の窒化シリコン膜の形成は、ＳｉＨ４およびＮＨ３を原料にしたＣＶＤ法を用い、窒化シリコン膜の形成温度を下層の形成時には７００℃〜９００℃とし、上層の形成時には９００℃以上とすることで、行っている。
特許文献２（特公昭５９−２４５４７公報）では、下層にＳｉを多く含む窒化シリコン膜を形成し、上層にＮを多く含む窒化シリコン膜を形成している。このような２層構造の窒化シリコン膜を形成するために、ＳｉＨ４およびＮＨ３を原料にしたＣＶＤ法が用いられ、流量比ＮＨ３／ＳｉＨ４を下層の形成時には５０〜１５０とし、上層の形成時には３００を超えるようにしている。
特許文献３（特開昭６３−２０５９６５号公報）では、下層に比較的電気伝導度の高い窒化シリコン膜を形成し、上層に比較的電気伝導度の低い窒化シリコン膜をＣＶＤ法で形成している。このような２層構造の窒化シリコン膜を形成するための条件として、加熱温度が７００℃〜８００℃であり、ＳｉＨ２Ｃｌ２とＮＨ３を原料にして、流量比ＮＨ３／ＳｉＨ２Ｃｌ２を下層の形成時には０．１〜１５０とし、上層の形成時には１０〜１０００とすることが記載されている。
特許文献４（特開２００２−２０３９１７号公報）には、電荷トラップ密度を上層の方を高くした２層構造の窒化シリコン膜をＣＶＤ法で形成している。このような２層構造の窒化シリコン膜を形成するために、上層を形成するときのシリコンソースガスに、下層の形成に用いたシリコンソースガスよりも塩素の組成比が低いＳｉＨ４やＳｉＨ２Ｃｌ２などを用いることが記載されている。特許文献４では、シリコンソースガスの塩素組成比を変えることで、下層にＳｉ−Ｈ結合よりもＳｉ−Ｃｌ結合を多く含む窒化シリコン膜を形成し、上層にＳｉ−Ｈ結合を多く含む窒化シリコン膜を形成している。
特許文献５（特開平３−９５７１号公報）には、３層構造の窒化シリコン膜が記載されており、第２層目の窒化シリコン膜を、他の層と比較して、電荷トラップ準位密度を高くし、かつＳｉリッチにしている。このような３層構造の窒化シリコン膜を形成するために、第２層目の形成時にＳｉＨ２Ｃｌ２の流量を上昇させている。
特公平２−５９６３２号公報 特公昭５９−２４５４７公報 特開昭６３―２０５９６５号公報 特開２００２−２０３９１７号公報 特開平３−９５７１号公報
本発明は、不揮発性半導体メモリ素子の電荷保持特性を向上させることを課題の１つとする。
本発明の１つは、不揮発性半導体メモリ素子を有する半導体装置である。不揮発性半導体メモリ素子は、半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、チャネル形成領域と重なる導電膜を有する。電荷トラップを形成するため、半導体領域と導電膜の間に少なくとも、チャネル形成領域と重なる第１絶縁膜、第１絶縁膜上に形成された第１窒化シリコン膜、第１窒化シリコン膜上に形成された第２窒化シリコン膜を有する。更に、不揮発性半導体メモリ素子は、半導体領域と導電膜の間に第２窒化シリコン膜の上に形成された第２絶縁膜を有することもできる。
本発明は、窒化シリコン中のＨの結合状態に着目してなされたものである。本発明の１つは、Ｎ−Ｈ結合の濃度を第１窒化シリコン膜の方を第２窒化シリコン膜よりも高くすることにより、不揮発性半導体メモリ素子の保持特性を改善するものである。
また、本発明において、第２窒化シリコン膜は、Ｓｉ−Ｈ結合又はＳｉ−Ｘ結合（Ｘはハロゲン元素）を第１窒化シリコン膜よりも多く含む膜であることが好ましい。
また、第２窒化シリコン膜のＮ−Ｈ結合の濃度に対するＳｉ−Ｈ結合の濃度の比（Ｓｉ−Ｈ／Ｎ−Ｈ）が、第１窒化シリコン膜よりも大きいことが好ましい。または、第２窒化シリコン膜のＮ−Ｈ結合の濃度に対するＳｉ−Ｘ結合（Ｘはハロゲン元素）結合の濃度の比（Ｓｉ−Ｘ／Ｎ−Ｈ）が、第１窒化シリコン膜よりも大きいことが好ましい。或いは、第２窒化シリコン膜は、Ｎ−Ｈ結合の濃度に対して、Ｓｉ−Ｈ結合とＳｉ−Ｘ結合（Ｘはハロゲン元素）結合の濃度の和の比（（Ｓｉ−Ｈ）＋（Ｓｉ−Ｘ）／Ｎ−Ｈ）が、第１窒化シリコン膜よりも大きいことが好ましい。
また、第２窒化シリコン膜が、第１窒化シリコン膜よりも化学量論的にＳｉ３Ｎ４に近い膜であることが好ましい。
本発明において、第１窒化シリコン膜および第２窒化シリコン膜は、化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により形成される。このＣＶＤ法としては、減圧ＣＶＤ法、プラズマＣＶＤ法、熱ＣＶＤ法、およびＣａｔ−ＣＶＤ法（Ｃａｔａｌｙｔｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いることができる。
Ｎ−Ｈ結合の濃度の異なる第１窒化シリコン膜および第２窒化シリコン膜を形成するため、第１窒化シリコン膜の原料となる窒素ソースガスには、Ｎ−Ｈ結合を含む窒化水素ガスを用いる。他方、第２窒化シリコン膜の窒素ソースガスには、Ｎ−Ｈ結合を実質的に含まないガス、つまり組成に実質的に水素を含まないガスを用いる。
第１窒化シリコン膜の窒素ソースガスには、アンモニア（ＮＨ３）を用いることが好ましい。アンモニア（ＮＨ３）の替わりに、ヒドラジン（ＮＨ２Ｈ２Ｎ）を用いることもできる。第２窒化シリコン膜の窒素ソースガスには、窒素（Ｎ２）ガスを用いることが好ましい。
第１窒化シリコン膜および第２窒化シリコン膜の形成に用いられるシリコンソースガスは、水素又はハロゲンを組成に含むガスを用いることができる。シリコンソースガスには、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ３、ＳｉＦ４などがある。第１窒化シリコン膜と第２窒化シリコン膜では、シリコンソースガスが同じでも、異なっていてもよい。
本発明の不揮発性半導体メモリ素子において、データの書き込み方法および消去方法は、ファウラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ：Ｆ−Ｎ）トンネル電流を用いる方法、ダイレクトトンネル電流を用いる方法、又はホットキャリアを用いる方法のいずれかの方法を用いることができる。
本発明により、不揮発性半導体メモリ素子の電荷保持特性を向上させることができ、高信頼のデータ記憶性能を備えた半導体装置を提供することができる。
以下に、本発明を説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明に、不揮発性メモリ素子として、不揮発性メモリトランジスタを適用した例を説明する。まず、図１を用いて、本発明の不揮発性メモリトランジスタの構成および作製方法を説明する。
図１は、ＭＯＮＯＳ型の不揮発性メモリトランジスタの主要な構成を説明するための断面図である。図１の不揮発性メモリトランジスタは、半導体領域１０およびウェル２２が形成された半導体基板２１を有する。半導体基板２１にウェル２２を形成することで、メモリトランジスタが形成される半導体領域１０が規定される。半導体領域１０には、チャネル形成領域１６、並びにチャネル形成領域１６を挟んで高濃度不純物領域１７と高濃度不純物領域１８が形成されている。高濃度不純物領域１７、１８は、メモリトランジスタのソース領域またはドレイン領域となる領域である。
半導体基板２１がｐ型の基板である場合、半導体基板２１に、イオン注入法などによりリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物を添加することで、ウェル２２が形成される。半導体基板２１がｎ型の基板である場合は、ボロン（Ｂ）などのｐ型不純物を添加することで、ウェル２２が形成される。ウェル２２のｎ型またはｐ型不純物の濃度は５×１０１５ｃｍ−３〜１×１０１６ｃｍ−３程度である。また、ウェル２２は必要に応じて適宜形成される。
半導体領域１０上には、第１絶縁膜１１、第１窒化シリコン膜１２、第２窒化シリコン膜１３、第２絶縁膜１４、および導電膜１５がこの順序で積層されている。これらの膜１１〜１５は、半導体領域１０のチャネル形成領域１６と重なっている。
導電膜１５がメモリトランジスタのゲート電極として機能する。第１窒化シリコン膜１２および第２窒化シリコン膜１３が電荷蓄積層として用いられる。電荷蓄積層への電荷の出し入れの方法（不揮発性メモリトランジスタの書き込み方法、消去方法）には、Ｆ−Ｎトンネル電流を用いる方法、ダイレクトトンネル電流を用いる方法、およびホットキャリアを用いる方法がある。本実施の形態の不揮発性メモリトランジスタは、書き込み方法、消去方法に、これらの方法から適宜選択して用いることができる。
第１絶縁膜１１は電荷が通過するように薄く形成され、第１絶縁膜１１の厚さは１ｎｍ以上１０ｎｍ以下が好ましく、その厚さは１ｎｍ以上５ｎｍ以下がより好ましい。第１絶縁膜１１は、酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、および酸化ハフニウムから選ばれた絶縁材料でなる単層膜で形成することができる。また、酸化シリコン膜上に、酸化窒化シリコン（ＳｉＯｘＮｙ）、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、および酸化ハフニウムから選ばれた絶縁膜を積層した２層構造とすることもできる。
例えば、酸化シリコン膜を形成する方法には、半導体基板２１を熱酸化する、プラズマ処理により酸素ラジカルを発生させて半導体基板２１を酸化する、プラズマＣＶＤ法などのＣＶＤ法により酸化シリコン膜を形成する方法などがある。また、酸化窒化シリコン膜の形成方法には、熱酸化処理やプラズマ処理により半導体基板２１を酸化して酸化シリコン膜を形成し、この酸化シリコン膜を熱窒化処理またはプラズマ処理により窒化することで形成する方法、プラズマＣＶＤ法などのＣＶＤ法により酸化窒化シリコン膜を形成する方法等がある。酸化アルミニウムなどの金属の酸化物でなる膜はスパッタ法、有機金属気相成長（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法等で形成することができる。
第１窒化シリコン膜１２は、減圧ＣＶＤ法、プラズマＣＶＤ法、熱ＣＶＤ法、およびＣａｔ−ＣＶＤ法等のＣＶＤ法で形成される。プラズマＣＶＤ法を用いることで、加熱温度を６００℃以下とすることができる。第１窒化シリコン膜１２の原料となる窒素ソースガスには、Ｎ−Ｈ結合を含む窒化水素ガスを用いる。具体的には、この窒素ソースガスにアンモニア（ＮＨ３）を用いることが好ましく、アンモニア（ＮＨ３）の替わりに、ヒドラジン（ＮＨ２Ｈ２Ｎ）を用いることもできる。
第１窒化シリコン膜１２の原料となるシリコンソースガスは、水素又はハロゲンを組成に含むガスが用いられる。このようなガスとして、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ３、ＳｉＦ４などがある。
シリコンソースガスに対する窒素ソースガスの流量比（Ｎソースガス／Ｓｉソースガス）は、０．１以上１０００以下とすることができ、この流量比は１以上４００以下がより好ましい。
第１窒化シリコン膜を形成するときのＣＶＤのプロセスガスには、原料となる窒素ソースガスおよびシリコンソースガス以外のガスを添加することができ、このようなガスとしては、Ｈｅ、Ａｒ、Ｘｅ等の希ガスや、水素（Ｈ２）ガス等がある。
第２窒化シリコン膜１３は、減圧ＣＶＤ法、プラズマＣＶＤ法、熱ＣＶＤ法、およびＣａｔ−ＣＶＤ法等のＣＶＤ法で形成される。プラズマＣＶＤ法を用いることで、加熱温度を６００℃以下とすることができる。第２窒化シリコン膜の原料となる窒素ソースガスには、実質的にＮ−Ｈ結合を含まないガスを用いる。具体的には、この窒素ソースガスは窒素（Ｎ２）ガスが好ましい。
第２窒化シリコン膜１３の原料となるシリコンソースガスは、第１窒化シリコン膜１２と同様、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ３、ＳｉＦ４から選ばれたガスを用いることができる。
第２窒化シリコン膜１３を形成するときのＣＶＤのプロセスガスには、原料となる窒素ソースガスおよびシリコンソースガス以外のガスを添加することができ、このようなガスとしては、Ｈｅ、Ａｒ、Ｘｅ等の希ガスや、水素（Ｈ２）ガス等がある。また、Ｎ２ガスの電離を促進するため、Ｈｅ、Ａｒ、Ｘｅ等の希ガスを原料ガスに添加することが好ましい。
シリコンソースガスに対する窒素ソースガスの流量比（Ｎソースガス／Ｓｉソースガス）は、０．１以上１０００以下とすることができ、この流量比は１以上４００以下がより好ましい。
プロセスガスの流量、および種類を調節することで、ＣＶＤ装置の同じ反応室で、第１窒化シリコン膜１２と第２窒化シリコン膜１３とを連続的に形成することができる。このようにすることで、第１窒化シリコン膜１２と第２窒化シリコン膜１３の界面を大気に曝すことなく形成できるので、界面に不安定な電荷トラップ準位が形成されることを防ぐことができる。また、複数の反応室を持つＣＶＤ装置を用い、ＣＶＤ装置から基板を取り出すことなく、別々の反応室で第１窒化シリコン膜１２と第２窒化シリコン膜１３を形成しても、同様に界面の汚染を防ぐことができる。
第１窒化シリコン膜１２と第２窒化シリコン膜１３とは、電荷蓄積層として機能する。窒素ソースガスの違いにより、第１窒化シリコン膜は第２窒化シリコン膜よりもＮ−Ｈ結合を多く含む。第１窒化シリコン膜１２の方が、シリコンソースガスに由来するＳｉ−Ｈ結合またはＳｉ−Ｘ結合（Ｘはハロゲン元素）の濃度が第２窒化シリコン膜１３よりも低くなる。
また、第１窒化シリコン膜１２および第２窒化シリコン膜１３の厚さは、それぞれ、１ｎｍ以上２０ｎｍ以下にすることができ、その厚さは、それぞれ、５ｎｍ以上１５ｎｍ以下がより好ましい。また、第１窒化シリコン膜１２と第２窒化シリコン膜１３の厚さの合計が１５ｎｍ以下であることが好ましい。
第２絶縁膜１４は１ｎｍ以上２０ｎｍ以下の厚さで形成することができる。第２絶縁膜１４の厚さは５ｎｍ以上１０ｎｍ以下が好ましい。第２絶縁膜１４は、酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、および酸化ハフニウムから選ばれた絶縁材料でなる単層膜、または２層以上の多層膜で形成することができる。第２絶縁膜１４を構成する絶縁膜は、熱酸化、ＣＶＤ法、スパッタ法で形成することができる。例えば、第２絶縁膜１４を多層構造とする場合、第２窒化シリコン膜１３を熱酸化し、しかる後、ＣＶＤ法またはスパッタ法で、上記の絶縁材料でなる膜を堆積させる方法を用いることができる。
導電膜１５は不揮発性メモリトランジスタのゲート電極を構成し、単層膜、２層以上の多層膜とすることができる。導電膜１５を構成する導電性材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された金属、又はこれらの金属を主成分とする合金若しくは化合物（例えば金属窒化物、シリサイド）、リン等の不純物元素を添加した多結晶シリコンを用いることができる。例えば、導電膜１５は一層又は複数層の金属窒化物と、その上の単体金属でなる層の多層構造とすることができる。この金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。第２絶縁膜１４に接して金属窒化物層を形成することにより、その上の金属層の剥離を防止することができる。また、窒化タンタルなどの金属窒化物は仕事関数が高いので、第２絶縁膜１４との相乗効果により、第１絶縁膜１１を厚くすることができる。
また、半導体領域１０に形成された高濃度不純物領域１７、１８は、膜１１〜１５でなる積層膜をマスクにして、イオン注入法により、半導体基板２１に不純物を添加することにより、自己整合的に形成される。ウェル２２がｐ型である場合は、高濃度不純物領域１７、１８にはｎ型不純物が添加され、ｎ型である場合は、高濃度不純物領域１７、１８にはｐ型不純物が添加される。
図１の不揮発性メモリトランジスタは、半導体基板に半導体領域が形成されているメモリ素子である。絶縁膜上の半導体膜を半導体領域とすることも可能である。図２に、このような半導体領域を有する不揮発性メモリトランジスタの断面図を示す。
基板３１には、ガラス基板、石英基板、サファイア基板、セラミック基板、ステンレス基板、金属基板などを用いることができる。また、基板３１は不揮発性メモリトランジスタの製造時に用いた基板とは異なる基板でもよい。この場合、基板３１にはプラスチックフィルムを用いることもできる。
基板３１上に下地絶縁膜３２が形成され、下地絶縁膜３２上に、半導体領域１０となる半導体膜３３が形成されている。下地絶縁膜３２を形成することで、基板３１側の半導体膜３３の界面準位を良好にする、基板３１からアルカリ金属などの汚染物質が半導体膜３３に侵入することを防ぐことができる。下地絶縁膜３２は形成しなくともよい。下地絶縁膜３２は、酸化シリコン、窒化シリコン、酸化窒化シリコン等の絶縁材料の単層膜または積層膜で形成することができる。
半導体膜３３は結晶性半導体膜でなり、非単結晶半導体膜の場合、多結晶半導体で形成されたものが好ましい。半導体材料としては、シリコンが好ましく、その他にシリコンゲルマニウム、およびゲルマニウムを用いることもできる。半導体膜の結晶化法としては、レーザ結晶化法、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いた熱処理による結晶化法、結晶化を助長する金属元素を用いる結晶化法又はこれら方法を組み合わせて行う方法を採用することができる。半導体膜３３の形成方法の一例を説明する。下地絶縁膜３２上に、プラズマＣＶＤ法により非晶質シリコン膜を厚さ１０ｎｍ〜１００ｎｍ形成する。次に、レーザ光を照射して、非晶質シリコン膜を結晶化し、多結晶シリコン膜を形成する。多結晶シリコン膜をエッチングして、所望の形状の半導体膜３３を形成する。図２の場合、素子分離の目的から、半導体領域１０は島状の半導体膜３３に形成されている。
なお、図２の不揮発性メモリトランジスタにおいて、第１窒化シリコン膜１２および第２窒化シリコン膜１３と同じ形状に第１絶縁膜１１を加工するのではなく、図１３の不揮発性メモリトランジスタと同様に、第１絶縁膜１１を半導体膜３３を覆うように形成することもできる。
図２の不揮発性メモリトランジスタは半導体領域１０を島状に分離することで形成される。このようにすることで、同一の基板上にメモリセルアレイとロジック回路を形成した場合にも、バルク状の半導体基板を用いるよりも効果的に素子分離をすることができる。すなわち、１０Ｖ〜２０Ｖ程度の電圧で書き込みや消去を行う必要のあるメモリセルアレイと、３Ｖ〜７Ｖ程度の電圧で動作してデータの入出力や命令の制御を主として行うロジック回路を同一基板上に形成した場合でも、各素子に印加する電圧の違いによる相互の干渉を防ぐことができる。
不揮発性メモリトランジスタの書き換え回数を多くするため第１絶縁膜１１には高い絶縁耐圧性が求められる。しかしながら基板３１が、ガラス基板のように、歪み温度が６３０℃〜７５０℃程度と半導体基板２１に比べて低い基板の場合、加熱温度が基板の歪み温度で制約される。そのため、第１絶縁膜１１を熱酸化、熱窒化で形成しても、絶縁耐圧性にすぐれた膜を形成することが非常に困難である。また、第１絶縁膜１１を基板の歪み点以下の加熱温度で、ＣＶＤ法やスパッタ法により堆積することもできる。このような方法で形成した絶縁膜は、膜の内部に欠陥を含んでいるため絶縁耐圧性が十分でない。またＣＶＤ法やスパッタ法で１ｎｍ〜１０ｎｍ程度に薄く形成された絶縁膜は、ピンホール等の欠陥が生じやすい。また、ＣＶＤ法やスパッタ法による成膜方法は、熱酸化などの成膜方法に比べて段差被覆性に劣る。
そのため、歪み温度が７５０℃以下の基板を用いる場合、高絶縁耐圧の第１絶縁膜１１の形成には、プラズマによる固相酸化若しくは固相窒化を行うことが非常に好ましい。半導体（代表的にはシリコン）を、プラズマ処理により酸化又は窒化することにより形成された絶縁膜は、その形成時の加熱温度が５００℃以下でも、緻密で絶縁耐圧が高く信頼性に優れた膜であるからである。
また、ＣＶＤ法やスパッタ法により絶縁膜を堆積し、プラズマによりこの絶縁膜を固相酸化処理若しくは固相窒化処理することで、第１絶縁膜１１を形成することで、その絶縁耐圧性を高めることができる。
プラズマ処理による固相酸化処理若しくは固相窒化処理として、マイクロ波（代表的な周波数は２．４５ＧＨｚ）で励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下の高密度プラズマを利用することが好ましい。高密度プラズマを用いることで、５００℃以下の加熱温度で、実用的な反応速度で緻密な絶縁膜を形成することができるためである。つまり、マイクロ波を用いたプラズマ処理では、プラズマで励起した活性なラジカルを有効に使うことにより、基板加熱温度が５００℃以下の低温で固相反応による酸化、窒化をすることができる。
この高密度プラズマ処理で酸化処理を行う場合には、酸素を組成に含むガス（例えば、酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ））と共に、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）導入して、酸素ラジカルを生成する。希ガスの励起種により酸素ラジカルを効率良く生成することができる。また、酸素を組成に含むガスと水素（Ｈ２）ガス、および希ガスを反応室に導入して、酸素ラジカル（ＯＨラジカルを含む場合もある）を生成する。
また、高密度プラズマ処理により窒化処理を行う場合には、窒素（Ｎ２）と共に、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を反応室に導入して、窒素ラジカルを生成する。希ガスの励起種により窒素ラジカルを効率良く生成することができる。また、窒素ガスと共に水素ガスも反応室に導入することもできる。また、アンモニア（ＮＨ３）を反応室に導入して、窒素ラジカル（ＮＨラジカルを含む）を生成することもできる。この場合、希ガスを反応室に導入することもできる。例えば、窒素とアルゴンを用いる場合、反応室に、窒素を流量２０〜２０００ｓｃｃｍで、アルゴンを流量１００〜１００００ｓｃｃｍで導入することが好ましい。例えば、窒素の流量を２００ｓｃｃｍとし、アルゴンの流量を１０００ｓｃｃｍとする。
高密度プラズマ処理による第１絶縁膜１１の形成方法の一例を説明する。まず、酸素ラジカルを発生させる高密度プラズマ処理により半導体膜３３を酸化して、３ｎｍ〜６ｎｍの厚さの酸化シリコン膜を形成する。次に、窒素ラジカルを発生させる高密度プラズマ処理により、この酸化シリコン膜を窒化する。高密度プラズマ処理を用いることによって、基板加熱温度が５００℃以下でも、信頼性の高い第１絶縁膜１１を形成することができる。これは、高密度プラズマ処理では、被形成面がプラズマに直接に曝されないこと、電子温度が低いことから、形成される膜にプラズマによる損傷が少ないためである。特に、酸化処理し、しかる後窒化処理を行うことで、不揮発性メモリトランジスタに適した第１絶縁膜１１を形成することができる。
また、図２の不揮発性トランジスタにおいて、膜１２〜１４を形成するのに、ＣＶＤ法を用いる場合、実用的な成膜速度であること、および基板加熱温度を６００℃以下とできることからプラズマＣＶＤ法を用いることが好ましい。また、プラズマＣＶＤ法を用いることで、基板加熱温度を５００℃以下とすることも可能である。
以下、実験データを参照して、第１窒化シリコン膜１２および第２窒化シリコン膜１３の積層構造により、不揮発性メモリトランジスタの電荷保持特性が改善されることを説明する。合わせて、加熱温度が５００℃以下の条件で、プラズマＣＶＤ法で形成された第１窒化シリコン膜１２および第２窒化シリコン膜１３により、電荷保持特性が改善されることを説明する。
本発明の第１窒化シリコン膜１２および第２窒化シリコン膜１３を評価するために、シリコン基板を用いて、ＭＯＳ型容量素子を作製した。図３は、作製した容量素子の断面図である。この容量素子を「素子１」と呼ぶことにする。素子１は、シリコン基板４１上に、第１絶縁膜４２、窒化シリコン層４３、第２絶縁膜４４、電極４５の順に積層されている。シリコン基板４１は、ｐ型単結晶シリコン基板である。窒化シリコン層４３は、第１窒化シリコン膜１２と第２窒化シリコン膜１３の２層構造である。素子１は、次のように作製した。
第１絶縁膜４２を形成するため、まず、シリコン基板４１の表面を、マイクロ波によりプラズマを生成するプラズマ処理により酸化し、酸化シリコン膜を形成した。この酸化プラズマ処理は、基板温度４００℃、圧力１０６Ｐａとし、Ａｒガスを流量９００ｓｃｃｍ、Ｏ２ガスを流量５ｓｃｃｍで反応室に供給しながら、周波数２．４５ＧＨｚのマイクロ波を反応室内に導入し、プラズマを励起させた。厚さ３ｎｍの酸化シリコン膜が形成されるように、プラズマ処理の時間を調節した。
次に、この酸化シリコン膜をマイクロ波によりプラズマを生成するプラズマ処理により窒化した。この窒化プラズマ処理は以下のように行った。基板温度４００℃、反応圧力１２Ｐａとし、Ａｒガスを流量１０００ｓｃｃｍで、Ｎ２ガスを流量２００ｓｃｃｍで反応室に供給しながら、周波数２．４５ＧＨｚのマイクロ波を反応室内に導入し、プラズマを励起させた。また、プラズマ処理時間は９０秒とした。以上の方法で第１絶縁膜４２を形成した。
次に、第１絶縁膜４２上に窒化シリコン層４３を形成する。まず、第１絶縁膜４２上に第１窒化シリコン膜１２をプラズマＣＶＤ法で形成した。窒素ソースガスとしてＮＨ３を用い、シリコンソースガスとしてＳｉＨ４を用いた。基板温度４００℃、反応圧力４０Ｐａとし、ＳｉＨ４を流量２ｓｃｃｍで、ＮＨ３を流量４００ｓｃｃｍで反応室に供給した。また、電極間距離を３０ｍｍ、ＲＦパワーを１００Ｗとした。
次に、第１窒化シリコン膜１２上に第２窒化シリコン膜１３をプラズマＣＶＤ法で形成した。窒素ソースガスとしてＮ２を用い、シリコンソースガスとしてＳｉＨ４を用い、さらに、プロセスガスとして、Ｎ２の電離を促進するためＡｒを用いた。ＳｉＨ４を流量２ｓｃｃｍで、Ｎ２を流量４００ｓｃｃｍで、Ａｒを流量５０ｓｃｃｍで反応室に供給した。また、第１窒化シリコン膜１２の形成時と同じく、基板温度４００℃、反応圧力４０Ｐａ、電極間距離３０ｍｍ、ＲＦパワー１００Ｗとした。
ここでは、第１窒化シリコン膜１２と第２窒化シリコン膜をプラズマＣＶＤ装置の同じ反応室で、連続的に形成した。また、第１窒化シリコン膜１２と第２窒化シリコン膜１３の厚さは、それぞれ５ｎｍとした。
次に、第２窒化シリコン膜１３上に、第２絶縁膜４４を形成した。ここでは、プラズマＣＶＤ法で、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、厚さ１０ｎｍの酸化窒化シリコン膜を形成した。次に、第２絶縁膜４４上に、スパッタ装置により、厚さ４００ｎｍのＡｌ−Ｔｉ合金膜を形成し、エッチングによりＡｌ−Ｔｉ合金膜を所定の形状に加工して、電極４５を形成した。以上により、素子１が完成した。
素子１との比較のため、３種類のＭＯＳ型容量素子を作製した。図４（Ａ）〜（Ｃ）は、これらの断面図である。図４（Ａ）〜（Ｃ）に示す容量素子をそれぞれ比較素子Ａ、比較素子Ｂ、比較素子Ｃと呼ぶこととする。
比較素子Ａ〜Ｃは、素子１とは、窒化シリコン層４３の構造のみが異なり、窒化シリコン層４３の厚さは素子１と同じく１０ｎｍである。比較素子Ａは、窒化シリコン層４３が厚さ１０ｎｍの第１窒化シリコン膜１２の単層膜でなる。比較素子Ｂは、窒化シリコン層４３が厚さ１０ｎｍの第２窒化シリコン膜１３の単層膜でなる。比較素子Ｃは、窒化シリコン層４３の積層順序が素子１と逆であり、下層に厚さ５ｎｍの第２窒化シリコン膜１３が形成され、上層に厚さ５ｎｍの第１窒化シリコン膜１２が形成されている。
また、比較素子Ａ〜Ｃは、素子１と同じ方法で作製した。つまり、素子１の第１窒化シリコン膜１２と、比較素子Ａおよび比較素子Ｃの第１窒化シリコン膜１２のとは同じ条件で形成した。素子１の第２窒化シリコン膜１３と、比較素子Ｂおよび比較素子Ｃの第２窒化シリコン膜１３は同じ条件で形成した。
各素子の窒化シリコン層４３の電荷保持特性を評価するため、各素子の容量−電圧特性を測定した。測定は以下のように行った。データの書き込み後の電荷保持特性を評価するため、メタルハライドランプ光を照射しながら電極４５に電圧１７Ｖを１０ミリ秒間印加し、窒化シリコン層４３に電子を注入した。なお、シリコン基板４１がｐ型であるため、電子は少数キャリアである。そこで、メタルハライドランプ光をシリコン基板４１に照射して、電子を誘起させている。しかる後、ホットプレートにより、シリコン基板４１を１５０℃に加熱した状態を維持した。書き込み動作前、書き込み動作直後、書き込み動作後所定の時間経過後に、容量−電圧特性を測定した。
また、書き込んだデータを消去した後の電荷保持特性を評価するため、まず、上記と同じ書き込み動作を行った。次いで、消去動作を行うため、電極４５に電圧−１５Ｖを１０ミリ秒間印加し、窒化シリコン層４３にホールを注入した。しかる後、ホットプレートにより、シリコン基板４１を１５０℃に加熱した状態を維持した。書き込み動作前、書き込み動作直後、消去動作直後、消去動作から所定の期間経過後に、容量−電圧特性を測定した。
書き込み動作後の容量−電圧特性、および書き込みおよび消去動作後の容量−電圧特性から、素子１、および比較素子Ａ〜Ｃのリテンション特性を求めた。測定結果を図５〜図８のグラフに示す。図５は素子１のリテンション特性である。また、図６、図７および図８には、それぞれ、比較素子Ａ、Ｂ、およびＣのリテンション特性を示す。図５〜図８の横軸は、書き込み動作および消去動作からの経過時間を示す。なお、横軸の目盛が対数である都合、書き込み動作を行った時点、消去動作を行った時点を、それぞれ、０．１時間としている。縦軸の電圧Ｖｍは、容量−電圧特性の測定結果から算出した電圧値であり、容量−電圧特性のグラフに対する接線のうち、その傾きが最大になる接線において、容量値が最大値の半値を取るときの電圧値である。
図５〜図８のリテンション特性のグラフから、各素子の書き込み状態のしきい値電圧と、消去状態のしきい値電圧の差分（しきい値電圧ウインドウ）を求めた。表１に、各素子の保持期間１０００時間のしきい値電圧ウインドウ（以下、「Ｖｔｈウインドウ」と呼ぶ。）を示す。
ここでは、書き込み状態のしきい値電圧および消去状態のしきい値電圧は、それぞれ、書き込み特性の電圧Ｖｍおよび消去特性の電圧Ｖｍとし、経過時間１０００時間の書き込み特性の電圧Ｖｍと、経過時間１０００時間の消去特性の電圧Ｖｍとの差分から、保持期間１０００時間のＶｔｈウインドウを求めた。
なお、１０００時間後の書き込み特性の電圧Ｖｍは、書き込み特性のグラフを外挿して算出した。他方、１０００時間後の消去特性の電圧Ｖｍは、消去動作から１０００時間後に素子が初期状態（書き込み動作前）に戻ると仮定して、初期状態（経過時間０時間）の電圧Ｖｍの値とした。なお、初期状態の書き込み特性の電圧Ｖｍは、素子１、比較素子Ａは約−０．８Ｖであり、比較素子Ｂ、Ｃは約−０．９Ｖである。
表１は、素子１のＶｔｈウインドウが最も大きいことを示している。また、表１は、窒化シリコン層４３を単層の第１窒化シリコン膜１２また第２窒化シリコン膜１３で形成するよりも、素子１のような積層構造とすることで、電荷保持特性が向上することを示している。一方で、第１窒化シリコン膜１２と第２窒化シリコン膜１３の積層順序を素子１と逆にすると、単層構造の窒化シリコン層４３よりも電荷保持特性が悪くなることが分かった。
Figure 2008270766
そこで、ＮＨ３を窒素ソースガスに用いた第１窒化シリコン膜１２と、Ｎ２を窒素ソースガスに用いた第２窒化シリコン膜１３の組成および組成比をラザフォード後方散乱分析法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｏｒｙ）、および水素前方散乱分析法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した。
ここでは、反応ガス、流量が異なる３種類の第１窒化シリコン膜１２、および２種類の第２窒化シリコン膜１３を、それぞれ、単結晶シリコン基板上に厚さ１００ｎｍ形成した。ここでは、３種類の第１窒化シリコン膜１２を区別するため、窒化シリコン膜１２−ａ、１２−ｂ、１２−ｃと呼ぶことにし、２種類の第２窒化シリコン膜１３を窒化シリコン膜１３−ａ、１３−ｂと呼ぶことにする。
窒化シリコン膜１２−ａ、１２−ｂ、１２−ｃ、１３−ａおよび１３−ｂを形成するために用いたプロセスガスとその流量を表２に示す。
比較のため、シリコンソースガスは全ての窒化シリコン膜でＳｉＨ４とし、その流量を２ｓｃｃｍとしている。窒化シリコン膜１２−ａ、１２−ｂ、１２−ｃ、１３−ａおよび１３−ｂはプラズマＣＶＤ法で形成され、成膜時に、基板温度４００℃、反応圧力４０Ｐａとし、電極間距離を３０ｍｍとした。窒化シリコン膜１２−ａは、素子１、比較素子Ａおよび比較素子Ｃの第１窒化シリコン膜１２と同じ条件で成膜された膜である。また、窒化シリコン膜１３−ａは、素子１、比較素子Ｂおよび比較素子Ｃの第２窒化シリコン膜１３と同じ条件で成膜された膜である。
Figure 2008270766
窒化シリコン膜１２−ａ、１２−ｂ、１２−ｃ、１３−ａおよび１３−ｂのＲＢＳおよびＨＦＳの測定結果を表３に示す。なお、酸素濃度は検出下限以下の値であった。
Figure 2008270766
さらに、窒化シリコン膜１２−ａ、１２−ｂおよび１３−ａについて、ＦＴＩＲ（フーリエ変換赤外分光計、Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により、各膜を構成する元素の結合状態を分析した。図９は、窒化シリコン膜１２−ａ、１２−ｂおよび１３−ａのＦＴＩＲによる吸収スペクトルである。また、図９の吸収スペクトルからＮ−Ｈ結合およびＳｉ−Ｈ結合の濃度を定量化した。その濃度を表４に示す。
Figure 2008270766
表３および表４の測定データは、第２窒化シリコン膜１３は、窒素の濃度が第１の窒化シリコン膜よりも高いが、Ｎ−Ｈ結合の濃度は第１の窒化シリコン膜１２の方が高いことを示している。つまり、これらのデータは、水素と結合している状態の窒素をより多く含む第１窒化シリコン膜を下層に設けることで、素子１の電荷保持特性が向上することを示している。
また、Ｓｉ−Ｈ結合の濃度は第１窒化シリコン膜１２の方が低く、第１窒化シリコン膜１２のＳｉ−Ｈ結合の濃度は、第２窒化シリコン膜１３の１／１０程度である。また、Ｎ−Ｈ結合の濃度に対するＳｉ−Ｈ結合の濃度の比（Ｓｉ−Ｈ／Ｎ−Ｈ）は、第２窒化シリコン膜１３が第１窒化シリコン膜１２の１００倍程度となっている。従って、濃度比（Ｓｉ−Ｈ／Ｎ−Ｈ）が高い窒化シリコン膜を上層に、つまり、チャネル形成領域から離れた側に形成すること、かつ、この濃度比が低い窒化シリコン膜をチャネル形成領域側に形成することで、素子１の電荷保持特性を向上することができる。
また、表３の組成比Ｓｉ／Ｎに着目すると、第２窒化シリコン膜１３の方が第１窒化シリコン膜１２よりも、化学量論的にＳｉ３Ｎ４に近い膜となっている。
なお、シリコンソースガスにハロゲンを含むガス（例えば、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ３、ＳｉＦ４など）を用いた場合は、窒化シリコン膜はＳｉ−Ｘ結合（Ｘはハロゲン元素）を含むこととなる。Ｓｉ−Ｘ結合の濃度は窒素ソースガスの種類に影響されるため、窒化シリコン膜を、そのＳｉ−Ｘ結合の濃度が表４のＳｉ−Ｈ結合と同様の傾向になるように形成することができる。
従って、シリコンソースガスに水素又はハロゲンを含むガス（例えば、ＳｉＨ４、ＳｉＣｌ４、ＳｉＦ４ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ３）を用いた場合は、Ｓｉ−Ｘ結合とＳｉ−Ｈ結合濃度の和は、第２窒化シリコン膜１３の方が高く、Ｎ−Ｈ結合の濃度に対するＳｉ−Ｘ結合とＳｉ−Ｈ結合濃度の和の比（Ｓｉ−Ｈ＋Ｓｉ−Ｘ／Ｎ−Ｈ）は、第２窒化シリコン膜１３の方が高くすることができる。
また、第１窒化シリコン膜１２および第２窒化シリコン膜１３のシリコンソースガスが共に、ＳｉＣｌ４、ＳｉＦ４のような組成にハロゲンを含み、かつ水素を含まないガスである場合は、Ｓｉ−Ｘ結合の濃度は、第２窒化シリコン膜１３の方を高くすることができる。また、この場合、Ｎ−Ｈ結合の濃度に対するＳｉ−Ｘ結合の濃度の比（Ｓｉ−Ｘ／Ｎ−Ｈ）も、第２窒化シリコン膜１３の方を高くすることができる。
従って、Ｎ―Ｈ結合をより多く含む第１窒化シリコン膜１２をチャネル形成領域１６側に設け、Ｎ―Ｈ結合が少ない第２窒化シリコン膜１３を導電膜１５側に設けることで、不揮発性半導体メモリ素子の電荷保持特性を向上させることができる。
表２に示した第１窒化シリコン膜１２と第２窒化シリコン膜１３は、加熱温度を５００℃以下とし、プラズマＣＶＤ法で形成した膜であり、これらの窒化シリコン膜は、ガラス基板のような、歪み温度が７５０℃以下の基板上に形成できる膜であることを付記する。
次に、図１０〜図１７を用いて、図１、図２と異なる断面構造を有する不揮発性メモリトランジスタを説明する。図１、図２と同じ符号は、同じ構成要素を示し、その繰り返しの説明は省略する。
図１０、図１１は、不揮発性メモリトランジスタの他の構成例を示す断面図である。図１０、および図１１の不揮発性メモリトランジスタには、第１絶縁膜１１、第１窒化シリコン膜１２、第２窒化シリコン膜１３、第２絶縁膜１４および導電膜１５でなる積層膜の側壁に、絶縁膜でなるスペーサ３５が形成されている。スペーサ３５はサイドウォールとも呼ばれる。スペーサ３５を形成することで、第２窒化シリコン膜１３に蓄積されている電荷が導電膜１５へ漏れることを防ぐ効果がある。また、このスペーサ３５を利用して、チャネル形成領域１６に隣接して、低濃度不純物領域１７ａ、および低濃度不純物領域１８ａが自己整合的に形成することができる。
低濃度不純物領域１７ａ、および低濃度不純物領域１８ａは低濃度ドレイン（ＬＤＤ）として機能する。低濃度不純物領域１７ａ、１８ａを設けることにより、読み出し動作の繰り返しによる、第１絶縁膜１１の劣化を抑制することができる。
図１２、図１３は、不揮発性メモリトランジスタの他の構成例を示す断面図である。図１２、図１３に示す不揮発性メモリトランジスタは、第１絶縁膜１１、第１窒化シリコン膜１２、第２窒化シリコン膜１３および第２絶縁膜１４が、導電膜１５と同じ形状に加工されていないことが、図１および図２と異なる点である。
図１２、図１３の構造では、隣接するメモリトランジスタで、第１絶縁膜１１、第１窒化シリコン膜１２、および第２窒化シリコン膜１３および第２絶縁膜１４が高濃度不純物領域１７、１８を覆うように形成されている。この場合、作製プロセスにおいて、膜１１〜１５をエッチングにより除去して、半導体領域１０を露出させることがないため、半導体領域１０に与えるダメージを軽減することが可能となる。また、膜１１〜１５のエッチング工程が無いことからスループットを向上させることができる。
図１４、図１５は、不揮発性メモリトランジスタの他の構成例を示す断面図である。図１４、図１５の不揮発性メモリトランジスタは、第１絶縁膜１１、第１窒化シリコン膜１２および第２窒化シリコン膜１３でなる積層膜のチャネル長方向の幅が、導電膜１５よりも長くされている。第２絶縁膜１４は、膜１１〜１３でなる積層膜、および高濃度不純物領域１７、１８を覆うように形成されている。
膜１１〜１３でなる積層膜および導電膜１５を図１４、図１５のような構造とすることで、半導体領域１０に、チャネル形成領域１６、高濃度不純物領域１７、１８、および低濃度不純物領域１７ａ、１８ａを自己整合的に形成することができる。導電膜１５、および膜１１〜１３でなる積層膜をマスクとして、ｎ型又はｐ型の不純物を半導体領域１０に添加することで、半導体領域１０にチャネル形成領域１６、高濃度不純物領域１７、１８、および低濃度不純物領域１７ａ、１８ａが自己整合的に形成される。そのため、第１絶縁膜１１、第１窒化シリコン膜１２および第２窒化シリコン膜１３は、低濃度不純物領域１７ａ、１８ａと重なる。
なお、図１５において、第１窒化シリコン膜１２および第２窒化シリコン膜１３と同じ形状に、第１絶縁膜１１を加工するのではなく、図１３のように、第１絶縁膜１１を半導体膜３３を覆うように形成することもできる。
図１６、図１７は、不揮発性メモリトランジスタの他の構成例を示す断面図である。チャネル長方向の幅がチャネル長よりも長くなるように、導電膜１５が形成されている。第２絶縁膜１４は、第１窒化シリコン膜１２とおよび第２窒化シリコン膜１３を覆うよう形成されている。
第１窒化シリコン膜１２と第２窒化シリコン膜１３膜および導電膜１５を図１６、図１７のような構造とすることで、半導体領域１０に、チャネル形成領域１６、高濃度不純物領域１７、１８、および低濃度不純物領域１７ａ、１８ａを自己整合的に形成することができる。
半導体領域１０上に、第１絶縁膜１１、第１窒化シリコン膜１２、第２窒化シリコン膜１３および第２絶縁膜を図１６、図１７に示すように形成する。導電膜１５を形成する前に、第１窒化シリコン膜１２および第２窒化シリコン膜１３をマスクにして、ｎ型又はｐ型の不純物を半導体領域１０に低濃度に添加して、低濃度不純物領域を形成する。しかる後、図１６、図１７のような構造の導電膜１５を形成する。次に、導電膜１５をマスクとして、半導体領域１０にｎ型又はｐ型の不純物を高濃度に添加する。この不純物の添加工程により、半導体領域１０に、チャネル形成領域１６、高濃度不純物領域１７、１８、および低濃度不純物領域１７ａ、１８ａが自己整合的に形成される。
なお、図１７の不揮発性メモリトランジスタにおいて、第１窒化シリコン膜１２および第２窒化シリコン膜１３と同じ形状に第１絶縁膜１１を加工するのではなく、図１３のように、第１絶縁膜１１を半導体膜３３を覆うように形成することもできる。
図１、図１０、図１２、図１４、および図１７において、半導体基板２１として、バルク状の単結晶又は多結晶シリコン基板（シリコンウエハー）、単結晶または多結晶シリコンゲルマニウム基板、単結晶または多結晶ゲルマニウム基板を用いることができる。また、ＳＯＩ（Ｓｉ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板を用いることもできる。ＳＯＩ基板として、鏡面研磨ウェーハに酸素イオンを注入した後、高温アニールすることにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作られた所謂ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）基板を用いることができる。また、ＳＯＩ基板を用いた場合は、基板中に形成された酸化層上の薄いシリコン層に半導体領域１０が形成され、ウェル２２を形成しなくとも、素子分離をすることができる。また、ＳＯＩ基板と同様に、ＳＧＯＩ（Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板又はＧＯＩ（Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いることもできる。
また、図１、図２および図１０〜図１７を参照して、不揮発性半導体メモリ素子の例として、ＭＯＮＯＳ型の不揮発性メモリトランジスタを説明したが、ＭＮＯＳ構造の不揮発性メモリトランジスタを本発明の不揮発性半導体メモリ素子に適用することもできる。図１、図２および図１０〜図１７のＭＯＮＯＳ型不揮発性メモリトランジスタにおいて、第２絶縁膜１４を形成せず、第２窒化シリコン膜１３上に接して導電膜１５を形成することで、ＭＮＯＳ構造の不揮発性メモリトランジスタを作製することができる。
（実施の形態２）
本実施の形態では、本発明に係る半導体装置として、不揮発性半導体記憶装置について説明する。
図１８は、不揮発性半導体記憶装置の構成例を示すブロック図である。図１８の不揮発性半導体記憶装置は、メモリセルアレイ５２と、メモリセルアレイ５２に接続され、書き込み動作、消去動作および読み出し動作などを制御するロジック部５４が同一の基板上に形成されている。メモリセルアレイ５２は、複数のワード線ＷＬと、ワード線ＷＬと交差して形成された複数のビット線ＢＬ、およびワード線ＷＬおよびビット線ＢＬに接続された複数のメモリセルＭＣを有する。メモリセルＭＣのデータの蓄積手段として、実施の形態１で説明した不揮発性メモリトランジスタが用いられる。そのため、電荷保持特性に優れ、信頼性の高い不揮発性半導体記憶装置を得ることができる。
ロジック部５４の構成は以下の通りである。ワード線選択のためにロウデコーダ６２と、ビット線選択のためにカラムデコーダ６４が、メモリセルアレイ５２の周囲に設けられている。アドレスは、アドレスバッファ５６を介してコントロール回路５８に送られ、内部ロウアドレス信号および内部カラムアドレス信号がそれぞれロウデコーダ６２およびカラムデコーダ６４に転送される。
データ書き込みおよび消去には、電源電位を昇圧した電位が用いられる。このため、コントロール回路５８により動作モードに応じて制御される昇圧回路６０が設けられている。昇圧回路６０の出力はロウデコーダ６２やカラムデコーダ６４を介して、メモリセルアレイ５２に形成されているワード線ＷＬやビット線ＢＬに供給される。センスアンプ６６はカラムデコーダ６４から出力されたデータが入力される。センスアンプ６６により読み出されたデータは、データバッファ６８に保持され、コントロール回路５８からの制御により、データがランダムアクセスされ、データ入出力バッファ７０を介して出力されるようになっている。書き込みデータは、データ入出力バッファ７０を介してデータバッファ６８に一旦保持され、コントロール回路５８の制御によりカラムデコーダ６４に転送される。
メモリセルアレイ５２では、電源電位とは異なる電位を用いる必要がある。そのため、少なくともメモリセルアレイ５２とロジック部５４の間は、電気的に絶縁分離されているこことが望ましい。実施の形態３乃至実施の形態６で説明するように、不揮発性メモリ素子および周辺回路のトランジスタを絶縁膜上に形成した半導体膜で形成することにより、容易に絶縁分離をすることができる。それにより、誤動作を無くし、消費電力の低い不揮発性半導体記憶装置を得ることができる。
以下、図１９〜図２１を用いて、メモリセルアレイの構成例を説明する。図１９は、メモリセルアレイ５２の構成例を示す回路図である。メモリセルＭＣが行列状に配置されている。図１９では、３行×２列のメモリセルＭＣを示している。各メモリセルＭＣは１ビットの情報を記憶し、直列に接続されたスイッチング用トランジスタＴｓ、不揮発性メモリトランジスタＴｍを有する。メモリセルアレイ５２は、列ごとに、ビット線ＢＬ０、ＢＬ１、ソース線ＳＬ０、ＳＬ１が設けられている。また、行ごとに、第１ワード線ＷＬ１〜ＷＬ３および第２ワード線ＷＬ１１〜ＷＬ１３が設けられている。
ビット線ＢＬ０および第１ワード線ＷＬ１で特定されるメモリセルＭＣに着目すると、スイッチング用トランジスタＴｓ０１は、ゲートが第２ワード線ＷＬ１１に接続され、ソースまたはドレインの一方がビット線ＢＬ０に接続され、他方が不揮発性メモリトランジスタＴｍ０１に接続されている。不揮発性メモリトランジスタＴｍ０１は、ゲートが第１ワード線ＷＬ１に接続され、ソースまたはドレインの一方がスイッチング用トランジスタＴｓ０１に接続され、他方がソース線ＳＬ０に接続されている。
スイッチング用トランジスタＴｓと不揮発性メモリトランジスタＴｍ（以下、「メモリトランジスタＴｍ」と呼ぶこともある。）を共にｎチャネル型とした場合、ビット線ＢＬ０および第１ワード線ＷＬ１で特定されるメモリセルＭＣにデータを書き込むには、第２ワード線ＷＬ１１とビット線ＢＬ０の電位をハイレベル（以下、「Ｈレベル」とよぶ。）、ビット線ＢＬ１の電位をロウレベル（以下、「Ｌレベル」とよぶ。）として、第２ワード線ＷＬ１１に高電圧を印加する。これにより、不揮発性メモリトランジスタＴｍ０１の電荷蓄積層に電荷が注入される。不揮発性メモリトランジスタＴｍ０１からデータを消去するには、第１ワード線ＷＬ１およびビット線ＢＬ０の電位をＨレベルとし、第２ワード線ＷＬ１１に負の高電圧を印加する。
図２０は、メモリセルアレイ５２の他の構成例を示す回路図である。図２０において、メモリセルＭＣは、スイッチング用トランジスタＴｓがなく、不揮発性メモリトランジスタＴｍのソースまたはドレインの一方がスイッチング素子を介さずに、ビット線ＢＬに電気的に接続している点が、図１９と異なる。そのため、図２０のメモリセルアレイ５２では、第２ワード線ＷＬ１１、ＷＬ２２、ＷＬ３３を設けていない。
不揮発性メモリトランジスタＴｍを共にｎチャネル型とした場合、ビット線ＢＬ０および第１ワード線ＷＬ１で特定されるメモリセルＭＣへのデータ書き込みの一例は、次の通りである。ソース線ＳＬの電位をＬレベル（例えば０Ｖ）とし、第１ワード線ＷＬ１に高電圧を与え、ビット線ＢＬにはデータ”０”又は”１”に応じた電位を与える。例えば、”０”と”１”に対して、ビット線ＢＬの電位をＨレベル、Ｌレベルの電位にする。”０”データを書き込むため、ドレインにＨレベルの電位が与えられた不揮発性メモリトランジスタＴｍ０１ではドレイン近傍でホットエレクトロンが発生し、これが電荷蓄積層に注入される。つまりＦ−Ｎトンネル電流により、電荷蓄積層に電子が注入される。”１”データを書き込む場合この様な電子注入は生じない。
”０”データが与えられたメモリセルＭＣでは、ドレインとソースとの間の強い横方向電界により、ドレインの近傍でホットエレクトロンが生成され、これが電荷蓄積層に注入される。これにより、電荷蓄積層に電子が注入されることで、しきい値電圧が高くなった状態が”０”である。”１”データの場合はホットエレクトロンが生成されず、電荷蓄積層に電子が注入されずしきい値電圧の低い状態が保持される。すなわち消去状態が保持される。
データを消去するときは、ソース線ＳＬ０の電位を正の高電位（例えば、１０Ｖ程度の正電位）とし、ビット線ＢＬ０は浮遊状態とする。そして第１ワード線ＷＬｌの電位を負の高電位とする。このことにより、不揮発性メモリトランジスタＴｍ０１の電荷蓄積層から電子が、半導体領域に引き抜かれる。これにより、データ”１”の消去状態になる。
データの読み出しは、例えば、次のように行う。ソース線ＳＬ０の電位を０Ｖ、ビット線ＢＬ０の電位を０．８Ｖ程度とし、第１ワード線ＷＬ１の電位に、データ”０”と”１”に相当するしきい値電圧の中間値に設定された読み出し電位を与える。この時、不揮発性メモリトランジスタＴｍからビット線ＢＬ０に流れる電流の有無を、ビット線ＢＬ０に接続されるセンスアンプ６６で判定する。
図２１は、メモリセルアレイ５２の他の構成例を示す回路図である。図２１は、メモリセルＭＣをＮＡＮＤ型のメモリセルとした等価回路を示す。複数のＮＡＮＤセルが集まってブロックＢＬＫ１を構成している。図２１で示すブロックＢＬＫ１のワード線は３２本である（ワード線ＷＬ０〜ＷＬ３１）。メモリセルＭＣは直列に接続された複数の不揮発性メモリトランジスタＴｍでなる。
ビット線ＢＬ０で特定される１つのメモリセルＭＣにおいて、不揮発性メモリトランジスタＴｍ０〜Ｔｍ３１のゲートは、それぞれ、互いに異なる第１ワード線ＷＬ０〜ＷＬ３１に接続され、第１行目の不揮発性メモリトランジスタＴｍ０のソース又はドレインには第１選択トランジスタＳ１が接続され、第３２行目の不揮発性メモリトランジスタＴｍ３１には第２選択トランジスタＳ２が接続されている。第１選択トランジスタＳ１は、第１選択ゲート線ＳＧ１およびビット線ＢＬ０に接続され、第２選択トランジスタＳ２は、第２選択ゲート線ＳＧ２およびビット線ＢＬ０に接続されている。
ここでは、不揮発性メモリトランジスタＴｍ０〜Ｔｍ３１、第１選択トランジスタＳ１、および第２選択トランジスタＳ２が、ｎチャネル型として、書き込み動作および消去動作を説明する。ＮＡＮＤ型のメモリセルでは、メモリセルＭＣを消去状態にしてから、書き込み動作を行う。消去状態とは、メモリセルＭＣの各メモリトランジスタＴｍ０〜Ｔｍ３１のしきい値電圧が負電圧値である状態をいう。
図２２（Ａ）は、図２１のメモリトランジスタＴｍ０に”０”を書き込む動作の一例を説明する回路図であり、図２２（Ｂ）は、”１”を書き込む動作の一例を説明する回路図である。”０”を書き込むには、ビット線ＢＬ０を０Ｖ（接地電位）にして、第２選択ゲート線ＳＧ２に例えばＶｃｃ（電源電位）を印加し第２選択トランジスタＳ２をオン状態にする。他方、第１選択ゲート線ＳＧ１は０Ｖにして、第１選択トランジスタＳ１はオフ状態にする。次に、ワード線ＷＬ０の電位を高電位Ｖｐｇｍ（２０Ｖ程度）にし、その他のワード線の電位を中間電位Ｖｐａｓｓ（１０Ｖ程度）にする。ビット線ＢＬ０の電位は０Ｖなので、選択されたメモリセルＭ０のチャネル形成領域の電位は０Ｖとなる。ワード線ＷＬ０とチャネル形成領域との電位差が大きいため、不揮発性メモリトランジスタＴｍ０の電荷蓄積層にはＦ−Ｎトンネル電流により電子が注入される。これにより、不揮発性メモリトランジスタＴｍ０のしきい値電圧が正電圧となり、”０”が書き込まれた状態となる。
不揮発性メモリトランジスタＴｍ０に”１”を書き込む場合は、図２２（Ｂ）に示すように、ビット線ＢＬ０の電位を例えば電源電位Ｖｃｃにする。第２選択ゲート線ＳＧ２の電位がＶｃｃであるため、第２選択トランジスタＳ２がカットオフする。従って、不揮発性メモリトランジスタＴｍ０のチャネル形成領域はフローティング状態となる。次に、ワード線ＷＬ０の電位を正の高電位である書き込み電位Ｖｐｇｍ（２０Ｖ）とし、それ以外のワード線ＷＬの電位を中間電位Ｖｐａｓｓ（１０Ｖ）とする。各ワード線ＷＬ０〜ＷＬ３１と、とチャネル形成領域との容量カップリングにより、チャネル形成領域の電圧がＶｃｃ−Ｖｔｈよりも高くなり、例えば８Ｖ程度となる。そのため、ワード線ＷＬ０とチャネル形成領域の電位差が小さくなる。したがって、メモリトランジスタＴｍ０の浮遊ゲートには、Ｆ−Ｎトンネル電流による電子注入が起こらない。よって、不揮発性メモリトランジスタＴｍ０のしきい値電圧値は負の電圧値をとり、”１”が書き込まれた状態になる。
図２３は、消去動作の一例を説明する回路図である。図２１のメモリセルアレイ５２では、同じブロックＢＬＫ１に含まれる複数の不揮発性メモリトランジスタＴｍのデータが同時に消去される。図２３に示すように、選択されたブロック全てのワード線ＷＬ０〜ＷＬ３１の電位を０Ｖにし、半導体基板のｐ型ウェルの電位を負の高電位である消去電位Ｖｅｒｓにし、ビット線ＢＬ、ソース線ＳＬの電位をフローティング状態にする。これにより、ブロックＢＬＫ１に含まれる全てのメモリトランジスタＴｍの電荷蓄積層から、電子がトンネル電流により半導体基板に放出され、メモリトランジスタＴｍのしきい値電圧が負方向にシフトする。
図２４は、図２１のメモリトランジスタＴｍ０からデータを読み出すための読み出し動作の一例を説明する回路図である。読み出し動作では、第１ワード線ＷＬ０の電位を読み出し電位Ｖｒ（例えば０Ｖ）とし、非選択のメモリセルのワード線ＷＬ１〜３１および選択ゲート線ＳＧ１、ＳＧ２を電源電位Ｖｃｃより少し高い読出し用中間電位Ｖｒｅａｄとする。この結果、メモリトランジスタＴｍ０以外のメモリトランジスタＴｍ１〜Ｔｍ３１はトランスファートランジスタとして機能し、図１８のセンスアンプ６６において、ビット線ＢＬ０に流れる電流を検出することで、メモリトランジスタＴｍ０に電流が流れるか否かを検出することができる。メモリトランジスタＴｍ０に記憶されたデータが”０”の場合、メモリトランジスタＴｍ０はオフ状態であるので、ビット線ＢＬ０に電流が流れない。一方、”１”の場合、メモリトランジスタＴｍ０はオン状態であるので、ビット線ＢＬ０に電流が流れる。
本実施の形態の不揮発性半導体記憶装置は、電荷保持特性が向上された不揮発性半導体メモリ素子を有することで、記憶性能の信頼性が向上される。
（実施の形態３）
本実施の形態では、半導体装置の作製方法として、不揮発性半導体記憶装置の作製方法について説明する。不揮発性半導体記憶装置において、メモリセルアレイのトランジスタは、ロジック部のトランジスタと比較して駆動電圧が高いため、メモリセルアレイのトランジスタとロジック部のトランジスタは、それぞれ、駆動電圧によって構造を変えることが好ましい。例えば、駆動電圧が小さく、しきい値電圧値のばらつきを小さくしたい場合にはゲート絶縁膜を薄くすることが好ましい。駆動電圧が大きくゲート絶縁膜の絶縁耐圧性が求められる場合にはゲート絶縁膜を厚くすることが好ましい。
そこで、本実施の形態では、ゲート絶縁膜の厚さが異なるトランジスタを同一基板上に作製する方法を説明する。また、本実施の形態では、トランジスタおよび不揮発性メモリトランジスタを薄膜トランジスタで作製する方法を説明する。また、本実施の形態では、不揮発性半導体記憶装置として図１８の装置を例に、またそのメモリセルアレイ５２を図１９に示す回路で構成した場合を例に、不揮発性半導体装置の作製方法を説明する。後述する実施の形態４乃至８の不揮発性半導体記憶装置もこの点は同様である。
図２５〜図２８は、本実施の形態の作製工程を説明するための断面図である。図２５〜図２８において、Ａ−Ｂ間にロジック部５４に設けられるｐチャネル型トランジスタＴｒｐの断面を示し、およびＣ−Ｄ間にロジック部５４に設けられるｎチャネル型トランジスタＴｒｎの断面を示す。また、Ｅ−Ｆ間にメモリセルＭＣに設けられる不揮発性メモリトランジスタＴｍの断面を示し、Ｇ−Ｈ間にメモリセルＭＣのスイッチング用トランジスタＴｓの断面を示す。また、図２９〜図３１は、本実施の形態の作製工程を説明するための上面図である。図２９〜図３１の一点鎖線Ａ−Ｂ、Ｃ−Ｄ、Ｅ−ＦおよびＧ−Ｈで切った断面図が、図２５〜図２８に対応する。
まず、図２５（Ａ）に示すように、基板１００上に下地絶縁膜１０２を形成する。基板１００は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）を用いることができる。下地絶縁膜１０２は、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン等の絶縁材料を用いて形成することができる。例えば、下地絶縁膜１０２を２層構造とする場合、第１層目の絶縁層として、窒素濃度が酸素濃度よりも高い酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＜ｙ）層を形成し、第２層目の絶縁層として酸素濃度が窒素濃度よりも高い酸化窒化シリコン層（ＳｉＯｘＮｙ、ｘ＞ｙ）を形成するとよい。また、第１層目の絶縁層として窒化シリコン層を形成し、第２層目の絶縁層として酸化シリコン層を形成してもよい。このように、ブロッキング層として機能する下地絶縁膜１０２を形成することによって、基板１００からＮａなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。
次に、下地絶縁膜１０２上に、島状の半導体膜１０４、１０６、１０８、１１０を形成する。図２９が島状の半導体膜１０４、１０６、１０８、１１０の上面図である。島状の半導体膜１０４、１０６、１０８、１１０の形成は、次の通りに行うことができる。スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いて、シリコン（Ｓｉ）を主成分とする非晶質半導体膜を形成し、非晶質半導体膜を結晶化させて、結晶性半導体膜を形成する。結晶性半導体膜をエッチングして、島状の半導体膜１０４、１０６、１０８、１１０を形成する。なお、非晶質半導体膜として、非晶質シリコン膜、非晶質ゲルマニウムまたは非晶質シリコンゲルマニウム膜などを形成することができる。また非晶質半導体膜の結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等により行うことができる。
また、基板１００として、ＳＯＩ基板を用いることもできる。この場合、ＳＯＩ基板の半導体層を、エッチングして、島状の半導体膜１０４、１０６、１０８、１１０を形成することができる。または、半導体層を部分的に酸化して、酸化させない領域を島状の半導体膜１０４、１０６、１０８、１１０とすることができる。ＳＯＩ基板の代わりに、ＧＯＩ基板、ＳＧＯＩ基板を用いることもできる。
次に、図２５（Ａ）に示すように、島状の半導体膜１０４、１０６、１０８、１１０を覆うように絶縁膜１１２を形成する。絶縁膜１１２は、ＬＰＣＶＤ法、プラズマＣＶＤ法により、酸化シリコン、窒化シリコン、酸化窒化シリコンでなる単層膜または２層以上の多層膜で形成される。絶縁膜１１２は、メモリセルＭＣのトランジスタＴｓのゲート絶縁膜として機能する。そのため、１０ｎｍ〜５０ｎｍの厚さに形成される。
次に、図２５（Ｂ）に示すように、絶縁膜１１２を選択的に除去し、半導体膜１０４、１０６、１０８の表面を露出させる。ここでは、メモリ部に設けられた半導体膜１１０を選択的にレジスト１１４で覆い、半導体膜１０４、１０６、１０８上に形成された、絶縁膜１１２をエッチングすることによって除去する。
レジスト１１４を除去し、図２５（Ｃ）に示すように、半導体膜１０４、１０６、１０８上に絶縁膜１１６、１１８、１２０をそれぞれ形成する。絶縁膜１２０はメモリトランジスタＴｍの第１絶縁膜を構成する。絶縁膜１１６、１１８、１２０の厚さは、１〜１０ｎｍが好ましく、１〜５ｎｍがより好ましい。なお、絶縁膜１１６、および１１８は後の工程で除去される。
絶縁膜１１６、１１８、１２０は、半導体膜１０４、１０６、１０８を熱処理又は高密度プラズマ処理等によって形成することができる。例えば、図２の不揮発性メモリトランジスタの第１絶縁膜１１と同様に、高密度プラズマ処理により、半導体膜１０４、１０６、１０８に酸化処理、窒化処理又は酸化窒化処理を行うことによって、半導体の酸化物、窒化物又は酸化窒化物でなる絶縁膜１１６、１１８、１２０を形成する。半導体膜１０４、１０６、１０８がシリコン膜でなる場合、高密度プラズマ処理により半導体膜１０４、１０６、１０８の酸化処理、窒化処理、酸化窒化処理を行った場合、それぞれ、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層を形成することができる。また、酸化処理を行って酸化シリコン層を形成した後に、窒化処理を行うこともできる。この場合、窒化処理時間などを調節することにより、表層が窒化された酸化シリコン層、酸化窒化シリコン層、または窒化シリコン層を形成することができる。
ここでは、まず、反応室内に酸素（Ｏ２）とアルゴン（Ａｒ）との混合ガスを導入し、高密度プラズマにより酸素ラジカルを発生させて、半導体膜１０４、１０６、１０８に酸化処理を行い、半導体膜１０４、１０６、１０８の表面に３ｎｍ〜６ｎｍ程度の厚さの酸化シリコン層を形成する。プロセスガスの流量は、酸素は０．１〜１００ｓｃｃｍ、アルゴンは１００〜５０００ｓｃｃｍとすることができる。
続けて、酸化処理を行った反応室内に、窒素（Ｎ２）とアルゴン（Ａｒ）との混合ガスを導入し、高密度プラズマにより窒素ラジカルを発生させて、酸化シリコン層を窒化処理する。例えば、窒化処理時間を調節することで、窒素濃度が２０〜５０ａｔｏｍｉｃ％程度の厚さ１ｎｍ程度の層を酸化シリコン層に形成することができる。また、この際に、半導体膜１１０上に形成された絶縁膜１１２の表面も酸化又は窒化され、酸化窒化シリコン層が形成される場合がある。プロセスガスの流量は、窒素は２０〜２０００ｓｃｃｍ、アルゴンは１００〜１００００ｓｃｃｍとすることができる。
次に、図２６（Ａ）に示すように、絶縁膜１１２、絶縁膜１１６、１１８、１２０を覆うように電荷蓄積層となる第１窒化シリコン膜１２２、および第２窒化シリコン膜１２３を形成する。第１窒化シリコン膜１２２は実施の形態１の第１窒化シリコン膜１２と同様に形成することができ、第２窒化シリコン膜１２３は実施の形態１の第２窒化シリコン膜１３と同様に形成することができる。例えば、プラズマＣＶＤ装置の反応室に、ＮＨ３およびＳｉＨ４を導入し、基板温度４００℃で第１窒化シリコン膜１２２を形成する。同じ反応室に、Ｎ２、ＳｉＨ４およびＡｒを導入し、基板温度４００℃で第２窒化シリコン膜１２３を形成する。
次に、図２６（Ｂ）に示すように、レジスト１２４を形成し、エッチングにより絶縁膜１１６、１１８、第１窒化シリコン膜１２２および第２窒化シリコン膜１２３を部分的に除去して、半導体膜１０４、１０６の上面および、半導体膜１０８上の絶縁膜１２０上面を露出させ、メモリトランジスタＴｍとなる半導体膜１０８上に第１窒化シリコン膜１２２および第２窒化シリコン膜１２３を残す。
レジスト１２４を除去し、図２６（Ｃ）に示すように基板１００上に絶縁膜１２８を形成する。この絶縁膜１２８はロジック部５４のトランジスタＴｒｐおよびＴｒｎのゲート絶縁膜を構成し、メモリトランジスタＴｍの第２絶縁膜を構成する。絶縁膜１２８は、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン等でなる絶縁材料を堆積することで、形成される。絶縁膜１２８は単層膜又は２層以上の多層膜で形成される。例えば、絶縁膜１２８を単層で設ける場合には、ＣＶＤ法により酸化窒化シリコン層を５〜５０ｎｍの厚さで形成する。また、絶縁膜１２８を３層構造で設ける場合には、第１層目の絶縁層として酸化窒化シリコン層を形成し、第２層目の絶縁層として窒化シリコン層を形成し、第３層目の絶縁層として酸化窒化シリコン層を形成する。
次に、図２７（Ａ）に示すように、絶縁膜１２８上に導電膜１３０を形成し、導電膜１３０上に導電膜１３２を形成する。導電膜１３０と導電膜１３２でなる積層膜は、トランジスタＴｒｐ、Ｔｒｎ、ＴｓおよびメモリトランジスタＴｍのゲート電極を構成する。もちろん、ゲート電極は単層構造の導電膜で形成することができる。
なお、メモリトランジスタＴｍをＭＮＯＳ型とする場合は、導電膜１３０を形成する工程の前に、エッチングにより、メモリトランジスタＴｍが形成される領域から絶縁膜１２８を除去する。
導電膜１３０、１３２は単層構造または２層以上の多層構造とすることができる。導電膜１３０、１３２を構成する導電性材料には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された単体金属、これらの金属を主成分とする合金、および化合物材料、並びにリン等の不純物元素をドーピングした多結晶シリコン等を用いることができる。例えば金属化合物としては、金属窒化物、シリサイド等がある。
例えば、導電膜１３０を窒化タンタル膜で形成し、導電膜１３２をタングステン膜で形成する。また、導電膜１３０を窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた導電材料の単層膜又は積層膜で形成し、導電膜１３２を、タンタル、モリブデン、チタンから選ばれた導電材料の単層膜は積層膜で形成することができる。
次に、図２７（Ｂ）に示すように、導電膜１３０、１３２でなる積層膜をエッチングして、半導体膜１０４、１０６、１０８、１１０に重なる導電膜１３４、１３６、１３８、１４０を形成する。この状態の上面図が図３０である。導電膜１３４、１３６は、それぞれ、トランジスタＴｒｐ、Ｔｒｎゲート電極として機能する。導電膜１３８は、第２ワード線ＷＬを構成し、スイッチング用トランジスタＴｓのゲート電極として機能する。導電膜１４０は第１ワード線ＷＬを構成し、スイッチング用トランジスタＴｓのゲート電極として機能する。
次に、図２７（Ｃ）に示すように、半導体膜１０４を覆うレジスト１４２を選択的に形成する。導電膜１３６、１３８、１４０をマスクとして半導体膜１０６、１０８、１１０にｎ型不純物を添加し、ｎ型の高濃度不純物領域１４６、１５０、１５４を形成する。高濃度不純物領域１４６、１５０、１５４は、ソース領域又はドレイン領域を構成する。このｎ型不純物の添加により、半導体膜１０６、１０８、１１０に、チャネル形成領域１４４、１４８、１５２が自己整合的に形成される。
レジスト１４２を除去する。次に、図２８（Ａ）に示すように、半導体膜１０６、１０８、１１０を覆うレジスト１５６を形成する。導電膜１３４をマスクとして半導体膜１０４にｐ型不純物を添加し、ｐ型の高濃度不純物領域１６０を形成する。高濃度不純物領域１６０は、ソース領域又はドレイン領域を構成する。このｐ型不純物の添加により、半導体膜１０４に、チャネル形成領域１５８が自己整合的に形成される。
レジスト１５６を除去する。次に、図２８（Ｂ）に示すように、導電膜１３４、１３６、１３８、１４０を覆うように絶縁膜１６２を形成する。絶縁膜１６２に、高濃度不純物領域１４６、１５０、１５４、１６０に達する開口部を形成する。絶縁膜１６２上に半導体膜１０４、１０６、１０８、１１０にそれぞれ形成された高濃度不純物領域１４６、１５０、１５４、１６０に電気的に接続する導電膜１６４〜１７０を形成する。この状態の上面図が図３１である。導電膜１６４および導電膜１６５は、ｐチャネル型トランジスタＴｒｐのソース電極またはドレイン電極を構成する。導電膜１６６および導電膜１６７は、ｎチャネル型トランジスタＴｒｎのソース電極またはドレイン電極を構成する。導電膜１６８はスイッチング用トランジスタＴｓとメモリトランジスタＴｍを接続する電極を構成し、導電膜１６９はビット線ＢＬを構成し、導電膜１７０はソース線ＳＬを構成する。
絶縁膜１６２は単層構造または積層構造とすることができる。絶縁膜１６２を構成する絶縁膜として、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、ＤＬＣ（ダイヤモンドライクカーボン）等の無機絶縁膜で形成することができる。また、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料でなる膜、シロキサン樹脂等のシロキサン材料からなる膜を用いることができる。
導電膜１６４は単層構造または積層構造とすることができる。導電膜１６４を構成する導電性材料には、ＣＶＤ法やスパッタ法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）から選択された単体金属元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いることができる。例えば、アルミニウムを主成分とする合金材料とは、例えば、アルミニウムとニッケルの合金、ニッケルと、炭素とシリコンの一方又は両方とを含むアルミニウム合金などがある。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１６４を形成する材料に適している。
例えば、３層構造の導電膜１６４として、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層膜、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層膜などがある。なお、バリア層は、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜で形成される。上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
以上の工程により、メモリセルアレイ５２およびロジック部５４が同一基板１００上に集積された不揮発性半導体装置を作製することができる。
（実施の形態４）
実施の形態３では、メモリセルＭＣに形成される不揮発性メモリ素子のコントロール絶縁膜として機能する絶縁層とロジック部に形成される薄膜トランジスタのゲート絶縁膜を同時に形成する作製方法を説明したが、不揮発性半導体記憶装置の作製方法はこれに限られない。例えば、図３２に示すように形成することもできる。
まず、実施の形態３の作製方法により、図２６（Ａ）のプロセスまでを行う。そして、図３２（Ａ）に示すように、同様に形成した後、第１窒化シリコン膜１２２および第２窒化シリコン膜１２３上に絶縁膜１２８を形成する。
次に、図３２（Ｂ）に示すように、半導体膜１０８を覆うようにレジスト１２４を選択的に形成した後、半導体膜１０４、１０６、１１０の上方に形成された第１窒化シリコン膜１２２、第２窒化シリコン膜１２３および絶縁膜１２８を除去し、半導体膜１０４、１０６および絶縁膜１１２を露出させる。
次に、実施の形態３と同様に高密度プラズマ処理により、図３２（Ｃ）示すように、半導体膜１０４、１０６の表面に絶縁膜１１６、１１８を形成する。この結果、ロジック部５４に形成されるトランジスタＴｒｐおよびＴｒｎのゲート絶縁膜と、メモリセルＭＣに形成される不揮発性メモリトランジスタＴｍの第２絶縁膜とを異なる厚さ、異なる材料で形成することができる。
実施の形態３の図２７（Ａ）以降のプロセスを行うことで、不揮発性半導体記憶装置を作製することができる。
（実施の形態５）
本実施の形態では、半導体装置の作製方法について説明する。本実施の形態でも、実施の形態３および４と同様に、不揮発性半導体記憶装置の作製方法について説明する。
図３３〜図３５は、本実施の形態の作製方法を示す断面図であり、実施の形態３と同様に、ロジック部５４のトランジスタＴｒｐ、Ｔｒｎ、およびメモリセルアレイ５２の不揮発性メモリトランジスタＴｍおよびスイッチング用トランジスタＴｓの断面図を示す。本実施の形態でも、メモリセルアレイ５２は、実施形態３と同様、図１９に示す回路で構成されている。なお、本実施の形態の作製方法は、図２５〜図２８と同じ符号の構成要素を作製するプロセスには実施の形態３のプロセスを適用することが可能であるため、その詳細な説明は実施の形態３の説明を援用することとする。
まず、実施の形態３で説明した図２５（Ａ）までのプロセスを行う。次に、絶縁膜１１２上にレジスト１１４を形成する。このレジスト１１４を用いて、エッチングにより、レジスト１１４に覆われていない領域の絶縁膜１１２を除去する（図３３（Ａ）参照）。
このエッチングにより、半導体膜１０４、１０６、１０８の端部が絶縁膜１１２に覆われた構造となる。これは、半導体膜１０４、１０６、１０８上に形成された絶縁膜１１２をエッチングにより全て除去した場合に、半導体膜１０４、１０６、１０８の端部と下地絶縁膜１０２との部分において下地絶縁膜１０２に凹部（ザグリ）が形成されるのを防止するためである。下地絶縁膜１０２に凹部が形成されると、その後に半導体膜１０４、１０６、１０８を覆う絶縁層等を形成した場合に被覆不良等の問題が生じる。このような問題を回避するためには、半導体膜１０４、１０６、１０８の端部を絶縁膜１１２で覆うことが効果的である。
レジスト１１４を除去する。図３３（Ｂ）に示すように、実施の形態３と同様に、高密度プラズマ処理により、半導体膜１０４、１０６、１０８上に絶縁膜１１６、１１８、１２０を形成する。次に、図３３（Ｃ）に示すように、実施の形態３と同様に、第１窒化シリコン膜１２２および第２窒化シリコン膜１２３を形成する。
次に、図３４（Ａ）に示すように半導体膜１０８、半導体膜１１０をレジスト１２６で覆い、レジスト１２６で覆われていない領域に形成された第１窒化シリコン膜１２２および第２窒化シリコン膜１２３をエッチングによって除去する。レジスト１２６を除去し、図３４（Ｂ）に示すように、絶縁膜１２８を形成する。絶縁膜１２８の形成方法は、実施の形態３と同様に行うことができる。例えば、絶縁膜１２８として、プラズマＣＶＤ法により酸化窒化シリコン層を５〜５０ｎｍの厚さに形成する。
次に、図３４（Ｃ）に示すように、半導体膜１０４、１０６、１０８、１１０の上方に、ゲート電極として機能する導電膜１３４、１３６、１３８、１４０を形成する。なお、メモリ部に設けられた半導体膜１０８の上方に形成される導電膜１３８は、第２ワード線ＷＬを構成し、かつ不揮発性メモリトランジスタＴｍにおいて制御ゲートとして機能する。また、導電膜１３４、１３６は、それぞれ、トランジスタＴｒｐ、Ｔｒｎのゲート電極として機能する。導電膜１４０は第１ワード線ＷＬを構成し、スイッチング用トランジスタＴｓのゲート電極として機能する。
なお、メモリトランジスタＴｍをＭＮＯＳ型とする場合は、導電膜１３４、１３６、１３８、１４０を形成する工程の前に、エッチングにより、メモリトランジスタＴｍが形成される領域から絶縁膜１２８を除去する。
次に、図３５（Ａ）に示すように、半導体膜１０４を覆うようにレジスト１４２を選択的に形成し、レジスト１４２、導電膜１３６、１３８、１４０をマスクとして半導体膜１０６、１０８、１１０にｎ型不純物元素を添加する。このｎ型不純物元素の添加工程により、半導体膜１０６、１０８、１１０に高濃度不純物領域１４６、１５０、１５４、チャネル形成領域１４４、１４８、１５２が自己整合的に形成される。
レジスト１４２を除去し、次に、図３５（Ｂ）に示すように、半導体膜１０６、１０８、１１０を覆うレジスト１５６を形成する。導電膜１３４をマスクとして半導体膜１０４にｐ型不純物元素を導入することによって、半導体膜１０４に高濃度不純物領域１６０およびチャネル形成領域１５８を自己整合的に形成する。
レジスト１５６を除去する。次に、図３５（Ｃ）に示すように、導電膜１３４、１３６、１３８、１４０を覆う絶縁膜１６２を形成し、高濃度不純物領域１４６、１５０、１５４、１６０に達する開口部を形成する。絶縁膜１６２上に半導体膜１０４、１０６、１０８、１１０にそれぞれ形成された高濃度不純物領域１４６、１５０、１５４、１６０に電気的に接続する導電膜１６４〜１７０を形成する。以上のプロセスを経て、メモリセルアレイ５２およびロジック部５４を同一基板１００上に集積した不揮発性半導体記憶装置が作製される。
（実施の形態６）
本実施の形態では、半導体装置の作製方法について説明する。本実施の実施でも、実施の形態３〜５と同様に、不揮発性半導体記憶装置の作製方法について説明する。
図３６〜図３８は、本実施の形態の作製方法を示す断面図であり、実施の形態３と同様に、ロジック部５４のトランジスタＴｒｐ、Ｔｒｎ、およびメモリセルアレイの不揮発性メモリトランジスタＴｍおよびスイッチング用トランジスタＴｓの断面図を示す。本実施の形態でも、メモリセルアレイ５２は、実施形態３と同様、図１９に示す回路で構成されている。また、本実施の形態の作製方法において、図２５〜図２８と同じ符号の構成要素を作製するプロセスは、実施の形態３とプロセスを適用することが可能であるため、その詳細な説明は実施の形態３の説明を援用することとする。
まず、図３６（Ａ）に示すように、基板１００上に下地絶縁膜１０２を形成し、下地絶縁膜１０２上に半導体膜１０３を形成し、半導体膜１０３上に絶縁膜１１２を形成する。
半導体膜１０３の形成方法として、次の方法を用いることができる。スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いて、シリコン、シリコンゲルマニウム、又はゲルマニウムでなる非晶質半導体膜を形成し、非晶質半導体膜を結晶化させて、結晶性半導体膜を形成する。非晶質半導体膜の結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等により行うことができる。
次に、絶縁膜１１２上にレジスト１１４を形成する。図３６（Ｂ）に示すように、レジスト１１４をマスクとして絶縁膜１１２をエッチングする。レジスト１１４を除去し、図３６（Ｃ）に示すように、露出した半導体膜１０３を高密度プラズマ処理して、絶縁膜１１５を形成する。絶縁膜１１５の形成は、実施の形態３の絶縁膜１１６、１１８と同様の方法を用いることができる。
次に、図３７（Ａ）に示すように、絶縁膜１１５、１１２上に第１窒化シリコン膜１２２を形成し、第１窒化シリコン膜１２２上に第２窒化シリコン膜１２３を形成する。
次に、レジスト１２５を形成する。レジスト１２５をマスクとして、図３７（Ｂ）に示すように、絶縁膜１１５、第１窒化シリコン膜１２２および第２窒化シリコン膜１２３をエッチングする。Ｇ−Ｈ間の第１窒化シリコン膜１２２および第２窒化シリコン膜１２３は、スイッチング用トランジスタのゲート絶縁膜として機能する。Ｇ−Ｈ間の第１窒化シリコン膜１２２および第２窒化シリコン膜１２３は除去することもできる。
レジスト１２５を除去する。次に、図３７（Ｃ）に示すように、レジストマスクを用いて半導体膜１０３をエッチングして島状の半導体膜１０４、１０６、１０８、１１０を形成する（図３７（Ｃ）参照）。
次に、図３８（Ａ）に示すように、半導体膜１０４、１０６、１０８、１１０を覆う、絶縁膜１２８を形成する。次に、図３８（Ｂ）に示すように半導体膜１０４、１０６、１０８、１１０の上方にそれぞれゲート電極として機能する導電膜１３４、１３６、１３８、１４０を形成する。
なお、メモリトランジスタＴｍをＭＮＯＳ型とする場合は、導電膜１３４、１３６、１３８、１４０を形成する工程の前に、エッチングにより、メモリトランジスタＴｍが形成される領域から絶縁膜１２８を除去する。
次に、実施の形態３の図２７（Ｃ）および図２８（Ａ）のプロセスを行い、図３８（Ｃ）に示すように、半導体膜１０４、１０６、１０８、１１０にチャネル形成領域１５８、１４４、１４８、１５２、および高濃度不純物領域１６０、１４６、１５０、１５４を形成する。次に、絶縁膜１６２を形成し、絶縁膜１６２に高濃度不純物領域１６０、１４６、１５０、１５４に達する開口を形成する。次に、絶縁膜１６２上に半導体膜１０４、１０６、１０８、１１０にそれぞれ形成された高濃度不純物領域１６０、１４６、１５０、１５４に電気的に接続する導電膜１６４〜１７０を形成する。
以上のプロセスを経て、メモリセルアレイ５２およびロジック部５４を同一基板１００上に集積した不揮発性半導体記憶装置が作製される。
（実施の形態７）
本実施の形態では、半導体装置の作製方法として、半導体基板を用いた不揮発性半導体記憶装置の作製方法について説明する。
図３９〜図４３は、本実施の形態の不揮発性半導体記憶装置の作製工程を説明するための断面図である。本実施の形態ではメモリセルアレイ５２は、図２１のようなＮＡＮＤ型のメモリセルで構成することにする。図３９〜図４３において、Ａ−Ｂ間にはロジック部５４に設けられるｐチャネル型トランジスタＴｒｐおよびｎチャネル型トランジスタＴｒｎの断面を示す。また、Ｃ−Ｄ間にはメモリセルアレイ５２に設けられる不揮発性メモリトランジスタＴｍおよび第２選択トランジスタＳ２の断面を示す。また、図４４〜図４６は、本実施の形態の作製工程を説明するための上面図である。図４４〜図４６の、一点鎖線Ａ−ＢおよびＣ−Ｄで切った断面図が、図３９〜図４３に対応する。
まず、図３９（Ａ）に示すように、半導体基板１２００を用意する。ｎ型の導電型を有する単結晶Ｓｉウエハを半導体基板１２００として用いる。半導体基板１２００上に絶縁膜１２０１を形成する。絶縁膜１２０１の形成方法には、熱酸化処理により、半導体基板１２００上面を酸化して、酸化シリコンを形成する方法を用いることができる。絶縁膜１２０１上にＣＶＤ法を用いて窒化シリコン膜１２０２を形成する。また、窒化シリコン膜１２０２は、絶縁膜１２０１を形成した後に高密度プラズマ処理により絶縁膜１２０１を窒化することで形成できる。
次に、図３９（Ｂ）に示すように、窒化シリコン膜１２０２上にレジスト１２０３のパターンを形成する。レジスト１２０３をマスクとして、窒化シリコン膜１２０２、絶縁膜１２０１および半導体基板１２００をエッチングすることよって、半導体基板１２００に凹部１２０４を形成する。このエッチングはプラズマを利用したドライエッチングにより行うことができる。
レジスト１２０３を除去する。次に、図３９（Ｃ）に示すように、半導体基板１２００に形成された凹部１２０４を埋める絶縁膜１２０５を形成する。絶縁膜１２０５は、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、窒化シリコン、酸素を含む窒化シリコン、窒素を含む酸化シリコン等の絶縁材料を用いて形成する。ここでは、絶縁膜１２０５として、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエチルオルソシリケート）ガスを用いて酸化シリコンを形成する。
次に、研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、図４０（Ａ）に示すように、絶縁膜１２０５、窒化シリコン膜１２０２、および絶縁膜１２０１を除去し、半導体基板１２００の表面を露出させる。この処理により、半導体基板１２００の凹部１２０４に残った絶縁膜１２０５間に半導体領域１２０７〜１２０９が設けられる。続いて、ｐ型の不純物元素を選択的に半導体基板１２００に添加することによって、ｐウェル１２１０を形成する。この状態の上面図が図４４（Ａ）、図４４（Ｂ）である。
なお、本実施の形態では、半導体基板１２００としてｎ型の導電型を有する半導体基板を用いているため、半導体領域１２０７には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより半導体領域１２０７にｎウェルを形成することもできる。なお、ｐ型の半導体基板を用いる場合には、ｎウェルを形成することで半導体領域１２０７を形成する。半導体領域１２０８、１２０９はｐウェルで形成しても、形成しなくともいずれでもよい。
次に、図４０（Ｂ）に示すように、半導体基板１２００の上面に絶縁膜１２１１を形成する。この絶縁膜１２１１は、実施の形態３の絶縁膜１１２と同様に形成することができる。ここでは、絶縁膜１２１１として、プラズマＣＶＤ法により酸化窒化シリコン膜を形成する。なお、半導体領域１２０９に形成された絶縁膜１２１１は、スイッチング用トランジスタＴｓのゲート絶縁膜を構成する。
次に、図４０（Ｃ）に示すように、レジスト１２１２を形成する。レジスト１２１２を用いて、半導体基板１２００の半導体領域１２０７、１２０８に形成された絶縁膜１２１１を除去する。
レジスト１２１２を除去した後、図４１（Ａ）に示すように半導体領域１２０７の上面に絶縁膜１２１４を形成し、半導体領域１２０８の上面に絶縁膜１２１５を形成する。半導体領域１２０９には、絶縁膜１２１６を形成する。次に、絶縁膜１２１４〜１２１６を覆うように第１窒化シリコン膜１０１２を形成し、第１窒化シリコン膜１０１２上に第２窒化シリコン膜１０１３を形成する。
絶縁膜１２１４〜１２１６は、半導体基板１２００を高密度プラズマ処理により、酸化し、さらに窒化処理を行うことで形成することができる。高密度プラズマ処理は、実施の形態３と同様に行うことができる。絶縁膜１２１４〜１２１６は、熱酸化、熱窒化によっても形成することができる。
次に、図４１（Ｂ）に示すように、レジスト１２１８を形成し、レジスト１２１８をマスクにして、第２窒化シリコン膜１０１３、第１窒化シリコン膜１０１２、絶縁膜１２１４〜１２１６をエッチングする。ここでは、半導体領域１２０７、１２０８から、第２窒化シリコン膜１０１３、第１窒化シリコン膜１０１２および絶縁膜１２１４、絶縁膜１２１５を除去する。半導体領域１２０９においては、不揮発性メモリトランジスタＴｍが形成される領域に、第２窒化シリコン膜１０１３、第１窒化シリコン膜１０１２および絶縁膜１２１６を残し、他の領域からはこれらの絶縁膜を除去する。
レジスト１２１８を除去した後、図４１（Ｃ）に示すように、半導体領域１２０７〜１２０９を覆う絶縁膜１２２１を形成する。絶縁膜１２２１は単層膜又は積層膜のいずれでもよい。絶縁膜１２１１を構成する絶縁膜は、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン等の絶縁材料を用いて形成することができる。ここでは、絶縁膜１２２１として、ＳｉＨ４、Ｎ２Ｏを原料にして、プラズマＣＶＤ法により酸化窒化シリコン膜を形成する。
次に、図４２（Ａ）に示すように、絶縁膜１２２１上に導電膜１２２２を形成し、導電膜１２２２上に導電膜１２２３を形成する。導電膜１２２２、１２２３は、実施の形態３の導電膜１３０、１３２と同様に形成することができる。ここでは、窒化タンタルで導電膜１２２２を形成し、タングステンで導電膜１２２３を形成する。
次に、導電膜１２２２、１２２３をエッチングして、図４２（Ｂ）および図４５に示すように、ゲート電極として機能する導電膜１２２４〜１２２８を形成する。また、このエッチング工程により、半導体領域１２０７〜１２０９において、導電膜１２２４〜１２２８と重ならない領域の表面を露出させる。導電膜１２２６は、第２選択ゲート線を構成し、導電膜１２２７はワード線を構成し、導電膜１２２８は、第１選択ゲート線を構成する。
次に、図４２（Ｃ）に示すように半導体領域１２０７〜１２０９に不純物元素を選択的に導入し、低濃度不純物領域１２２９〜１２３１を形成する。導電膜１２２５〜１２２７をマスクとして、半導体領域１２０８、１２０９にｎ型の不純物を導入して、ｎ型の低濃度不純物領域１２３０、１２３１を形成する。半導体領域１２０７には、導電膜１２２４をマスクとしてｐ型の不純物を添加して、ｐ型の低濃度不純物領域１２２９を形成する。
次に、導電膜１２２４〜１２２８の側面に接する絶縁膜でなるスペーサ１２３３〜１２３７（サイドウォールともよばれる）を形成する（図４３（Ａ）、図４５参照）。具体的には、プラズマＣＶＤ法やスパッタ法等により、シリコン、酸化シリコン又は窒化シリコン等の無機材料や、有機樹脂などの有機材料で、単層構造または２層以上の多層構造の絶縁膜を形成する。そして、この絶縁膜を、垂直方向を主体とした異方性エッチング処理することで、導電膜１２２４〜１２２７の側面に接するスペーサ１２３３〜１２３７が形成される。
次に、図４３（Ａ）に示すように、スペーサ１２３３〜１２３７、導電膜１２２４〜１２２８をマスクにして半導体領域１２０７〜１２０９に不純物元素を導入することで、ソース領域又はドレイン領域として機能する高濃度不純物領域１２３８〜１２４０を形成する。図４３（Ａ）の上面図が図４５（Ａ）、（Ｂ）に対応する。
半導体領域１２０７には、高濃度不純物領域１２３８、ＬＤＤ領域を形成する低濃度不純物領域１２４１、およびチャネル形成領域１２４５が形成される。また、半導体領域１２０８には、高濃度不純物領域１２３９、ＬＤＤ領域を形成する低濃度不純物領域１２４２、およびチャネル形成領域１２４６が形成される。また、半導体領域１２０９には、高濃度不純物領域１２４０、ＬＤＤ領域を形成する低濃度不純物領域１２４３、１２４４、およびチャネル形成領域１２４７、１２４８が形成される。半導体領域１２０７〜１２０９に形成された高濃度不純物領域１２３８〜１２４０は、ソース領域又はドレイン領域を構成する。
なお、本実施の形態では、導電膜１２２４〜１２２８と重ならない半導体領域１２０７〜１２０９を露出させた状態で不純物元素の導入を行っている。従って、半導体領域１２０７〜１２０９にそれぞれ形成されるチャネル形成領域１２４５〜１２４８は、導電膜１２２４〜１２２８に対して自己整合的に形成することができる。
次に、図４３（Ｂ）に示すように絶縁膜１２４９を形成し、絶縁膜１２４９に開口部１２５０〜１２５４を形成する。絶縁膜１２４９は、実施の形態３の絶縁膜１６２と同様に形成することができる。ここでは、ポリシラザンを用いて形成する。
次に、開口部１２５０〜１２５４に導電膜１２５５〜１２５９を形成し、導電膜１２５５〜１２５９と電気的に接続するように絶縁膜１２４９上に導電膜１２６０〜１２６３を選択的に形成する。導電膜１２５５〜１２５９、１２６０〜１２６３は、実施例の形態３に示す導電膜１６４と同様に形成することができる。また、導電膜１２５５〜１２５９はＣＶＤ法によりタングステン（Ｗ）を選択成長することにより形成することができる。図４３（Ｃ）の上面図が図４６（Ａ）、図４６（Ｂ）に対応する。導電膜１２５９および導電膜１２６３はビット線を構成する。
以上の工程により、半導体基板１２００の半導体領域１２０７に形成されたｐ型のトランジスタＴｒｐと、半導体領域１２０８に形成されたｎ型のトランジスタＴｒｎと、半導体領域１２０９に形成されたｎ型の第２選択トランジスタＳ２、および不揮発性メモリトランジスタＴｍが集積された不揮発性半導体記憶装置が作製される。
なお、凹部１２０４および絶縁膜１２０５は素子分離のために形成あれるが、凹部１２０４および絶縁膜１２０５を形成する代わりに、図４７に示すように、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法）により、素子分離領域として絶縁膜１２９０を形成することができる。
（実施の形態８）
本実施の形態では、半導体装置の作製方法として、不揮発性半導体記憶装置の作製方法について説明する。本実施の形態では、実施の形態７と同様、半導体基板を用いた不揮発性半導体記憶装置の作製方法について説明する。
図４８および図４９は、本実施の形態の作製方法を示す断面図であり、図３９〜図４３と同様に、ロジック部５４のトランジスタＴｒｐ、Ｔｒｎ、およびメモリセルアレイ５２の不揮発性メモリトランジスタＴｍおよび第２選択トランジスタＳ２の断面図を示す。なお、本実施の形態において、図３９〜図４３と同じ符号の構成要素を作製するプロセスは、実施の形態７のプロセスを適用することが可能であり、その詳細な説明は実施の形態７の説明を援用することとする。
実施の形態７で説明した図３９（Ａ）〜図４１（Ａ）までの工程を行う。次に、図４８（Ａ）に示すように、第２窒化シリコン膜１０１３上に、絶縁膜１２７１を形成する。絶縁膜１２７１は、実施の形態６の絶縁膜１２２１と同様に形成することができる。
次に、絶縁膜１２７１上にレジスト１２１８を形成する。レジスト１２１８をマスクにして、絶縁膜１２７１、第２窒化シリコン膜１０１３、第１窒化シリコン膜１０１２、絶縁膜１２１４〜１２１６をエッチングする。図４８（Ｂ）に示すように、半導体領域１２０９のメモリトランジスタＴｍが形成される領域上に、絶縁膜１２１６、第１窒化シリコン膜１０１２、第２窒化シリコン膜１０１３および絶縁膜１２７１でなる積層膜が形成される。他の領域からは第１窒化シリコン膜１０１２、第２窒化シリコン膜１０１３および絶縁膜１２７１、絶縁膜１２１６、１２１４、１２１５は除去され、半導体領域１２０７、半導体領域１２０８、絶縁膜１２１１が露出され、半導体領域１２０９はその一部が露出される。
レジスト１２１８を除去した後、半導体領域１２０７〜１２０９の露出された部分を酸化処理または窒化処理して、図４８（Ｃ）に示すように、絶縁膜１２７３〜１２７５を形成する。絶縁膜１２７３〜１２７５は実施の形態７の絶縁膜１２１４、１２１５と同様の方法で形成することができる。絶縁膜１２７３、１２７４は、ロジック部５４に形成されるトランジスタＴｒｐおよびＴｒｎのゲート絶縁膜を構成する。例えば、絶縁膜１２７３〜１２７５の形成は、半導体基板１２００の表面を高密度プラズマにより酸化処理を行い、連続して、高密度プラズマにより窒化処理を行うことで形成することができる。
次に、図４８（Ｃ）に示すように、半導体基板１２００上に導電膜１２２２を形成し、導電膜１２２２上に導電膜１２２３を形成する。
次に、導電膜１２２２と導電膜１２２３でなる積層膜をエッチングして、導電膜１２２４〜１２２８を形成する（図４９（Ａ）、図４５参照）。さらに、導電膜１２２４〜１２２７をマスクにして、図４９（Ａ）に示すように、これら導電膜１２２４〜１２２７の下方に形成されている絶縁膜をエッチングする。
半導体領域１２０７上の絶縁膜１２７３はトランジスタＴｒｐのゲート絶縁膜を構成する。半導体領域１２０８上の絶縁膜１２７４はトランジスタＴｒｎのゲート絶縁膜を構成する。半導体領域１２０９上の絶縁膜１２１１は第２選択トランジスタＳ２のゲート絶縁膜を構成する。半導体領域１２０９上の絶縁膜１２１６はメモリトランジスタＴｍの第１絶縁膜を構成し、第１窒化シリコン膜１０１２および第２窒化シリコン膜１０１３はその電荷蓄積層を構成し、絶縁膜１２７１はその第２絶縁膜を構成する。
次に、実施の形態７と同様に、半導体領域１２０７〜１２０９に不純物元素を低濃度に添加し、低濃度不純物領域を形成し、次に、導電膜１２２４〜１２２８の側面に接する絶縁膜でなるスペーサ１２３３〜１２３７を形成する。そして、半導体領域１２０７〜１２０９に不純物元素を高濃度に添加し、高濃度不純物領域を形成する。
この工程を行うことで、図４９（Ｂ）に示すように、半導体領域１２０７には、高濃度不純物領域１２３８、低濃度不純物領域１２４１、チャネル形成領域１２４５が自己整合的に形成される。半導体領域１２０８には、高濃度不純物領域１２３９、低濃度不純物領域１２４２、チャネル形成領域１２４６が自己整合的に形成される。半導体領域１２０９には、高濃度不純物領域１２４０、低濃度不純物領域１２４３、１２４４、チャネル形成領域１２４７、１２４８が自己整合的に形成される。この状態の上面図が図４５である。
実施の形態７と同様の工程を行い、図４９（Ｃ）に示すように、絶縁膜１２４９、導電膜１２５５〜１２５９、導電膜１２６０〜１２６３を形成する。図４９（Ｃ）の上面図が図４６（Ａ）、図４６（Ｂ）に示されている。
以上の工程により、半導体基板１２００上に、ロジック部５４およびメモリセルアレイ５２が集積された不揮発性半導体記憶装置を得ることができる。
（実施の形態９）
本実施の形態では、非接触でデータの入出力が可能である半導体装置について説明する。半導体装置に、不揮発性半導体記憶装置が用いられる。本実施の形態で説明する半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
図５０は非接触でデータの入出力が可能である半導体装置の構成例を示すブロック図である。図４４に示すように、半導体装置８００は、非接触でデータを交信する機能を有し、高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、半導体装置８００に含まれる回路の制御を行う制御回路８７０、記憶装置８８０およびアンテナ８９０を有している。
高周波回路８１０はアンテナ８９０より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力する回路であり、電源回路８２０は受信信号から電源電位を生成する回路であり、リセット回路８３０はリセット信号を生成する回路であり、クロック発生回路８４０はアンテナ８９０から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路であり、データ変調回路８６０は制御回路８７０から受信した信号を変調する回路である。
また、制御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路９３０および出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
記憶装置８８０は、実施の形態１〜８で説明した不揮発性半導体装置と、書き変えが不可能なＲＯＭを有する。本発明の不揮発性半導体記憶装置は、駆動電圧を低くすることができるため、通信距離が伸び、また高品位の通信が可能となる。
リーダ／ライタなどの通信機器から半導体装置８００に信号を送り、半導体装置８００から送られてきた信号を通信機器で受信することによって、半導体装置８００のデータを読み取ることが可能となる。次に、半導体装置８００の通信動作について説明する。アンテナ８９０により無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８００が有する各回路に供給される。なお、半導体装置８００を構成する複数の回路は、低電源電位（以下、ＶＳＳ）を共通であり、ＶＳＳは接地電位（ＧＮＤ）とすることができる。
高周波回路８１０を介してデータ復調回路８５０に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１０を介してリセット回路８３０およびクロック発生回路８４０を通った信号および復調信号は制御回路８７０に送られる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがって、記憶装置８８０内に記憶されている半導体装置８００の情報が出力される。出力された半導体装置８００の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号に載せて送信される。
図５１（Ａ）および図５１（Ｂ）を用いて、半導体装置８００の使用形態の一例について説明する。図５１（Ａ）に示すように、表示部３２１０を含む携帯電話等の携帯端末の側面には、リーダ／ライタ３２００が設けられている。他方、品物３２２０の側面には半導体装置８００が取り付けられている（図５１（Ａ））。半導体装置８００にリーダ／ライタ３２００をかざすと、半導体装置８００から記憶されている情報送信され、リーダ／ライタで受信される。その結果、携帯端末の表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。
また、図５１（Ｂ）に示すように、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に取り付けられた半導体装置８００を用いて、該商品３２６０の検品を行うことができる。このような検品システムに、無線通信が可能な半導体装置８００を利用することで、商品３２６０に直接表示できない多種多様な情報の取得を簡単に行うことができる。
（実施の形態１０）
本実施の形態では、半導体装置として、不揮発性半導体記憶装置を具備した電子機器について説明する。本発明は、記憶装置として不揮発性半導体記憶装置を具備したあらゆる分野の電子機器に用いることが可能である。例えば、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図５２に示す。
図５２（Ａ）、（Ｂ）は、デジタルカメラを示している。図５２（Ｂ）は、図５２（Ａ）の裏側を示す図である。図５２（Ａ）および図５２（Ｂ）に示すデジタルカメラは、筐体２１１１、表示部２１１２、レンズ２１１３、操作キー２１１４、シャッターボタン２１１５、不揮発性半導体記憶装置を具備する記憶媒体２１１６等を備えている。また、筐体２１１１は、使用者が記憶媒体２１１６を取り出すことができる構造となっている。デジタルカメラでは、撮影した静止画像、動画像や、録音された音声データを記憶媒体２１１６に記憶できる。実施の形態２〜８で説明した不揮発性半導体記憶装置が記憶媒体２１１６に適用されている。
図５２（Ｃ）は、携帯電話の外観図である。携帯電話は携帯端末の１つの代表例である。携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３などを含む。また、携帯電話は、不揮発性半導体記憶装置を具備する記憶媒体２１２５を備えており、筐体２１２１は、記憶媒体２１２５が取り出し可能な構造となっている。記憶媒体２１２５は、携帯電話の電話番号等のデータ、映像、音楽、音声データ等を記憶し、携帯電話において、記憶媒体２１２５に記憶された映像、音楽、音声データを再生することができる。実施の形態２〜８で説明した不揮発性半導体記憶装置が記憶媒体２１２５に適用されている。
図５２（Ｄ）は、デジタルプレーヤーの外観図である。デジタルプレーヤーはオーディオ装置の１つの代表例である。デジタルプレーヤーは、本体２１３０、表示部２１３１、操作部２１３３、イヤホン２１３４等を含む。なお、イヤホン２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。また、デジタルプレーヤーは、不揮発性半導体記憶装置を具備する記憶媒体２１３２が本体２１３０に内蔵されている。実施の形態２〜８で説明した不揮発性半導体記憶装置が記憶媒体２１３２に適用されている。本体２１３０を使用者が記憶媒体２１３２を取り出すことができる構造としてもよい。
記憶媒体２１３２には、例えば、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性半導体記憶装置を用いることができる。操作部２１３３を操作することにより、静止画像、動画像、音声、音楽などのデータを記憶媒体２１３２に記憶し、また記憶されているデータを再生することができる。
図５２（Ｅ）は、電子ブック（電子ペーパーともいう）の外観図である。電子ブックは、本体２１４１、表示部２１４２、操作キー２１４３、記憶媒体２１４４を含んでいる。またモデムが本体２１４１に内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。記憶媒体２１４４には、実施の形態２〜８で説明した不揮発性半導体記憶装置を適用することができ、例えば、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型の不揮発性半導体記憶装置を用いることができる。操作キー２１４３を操作することにより、静止画像、動画像、音声、音楽などのデータを記憶媒体２１４４に記録することができ、また、記憶されているデータを再生することができる。なお、本体２１４１は、使用者が記憶媒体２１４４を取り出すことができる構造としてもよい。
以上のように、本発明の半導体装置の適用範囲は極めて広く、記憶媒体を有するものであればあらゆる分野の電子機器に用いることが可能である。電荷保持特性が向上された不揮発性の記憶媒体を備えることで、電子機器の記憶性能の信頼性も向上させることができる。
本実施例では、本発明に係るメモリトランジスタの電荷保持特性について説明する。図５３は、本発明に係る不揮発性メモリトランジスタの断面図である。この不揮発性メモリトランジスタを「メモリトランジスタＴＭ−１」と呼ぶことにする。
メモリトランジスタＴＭ−１はガラス基板５０１上に形成されている。ガラス基板５０１上に下地絶縁膜５０２が形成され、この下地絶縁膜５０２上に半導体領域を構成するシリコン膜５０３が形成されている。シリコン膜５０３には、チャネル形成領域５０４、ソース領域５０５、ドレイン領域５０６、低濃度不純物領域５０７、および低濃度不純物領域５０８が形成されている。各領域５０５〜５０８は、ｎ型の不純物領域であり、メモリトランジスタＴＭ−１はｎチャネル型のトランジスタである。
シリコン膜５０３上には、第１絶縁膜５１１、第１窒化シリコン膜５１２、第２窒化シリコン膜５１３、第２絶縁膜５１４、およびゲート電極５１５が積層されている。第１窒化シリコン膜５１２と第２窒化シリコン膜５１３との積層膜が電荷蓄積層５１６を構成する。また、ゲート電極５１５は、窒化タンタル膜５１７、タングステン膜５１８の２層構造の導電膜で形成されている。
さらに、メモリトランジスタＴＭ−１において、ゲート電極５１５の側面には、絶縁膜でなるスペーサ５２０が形成されている。さらに、ガラス基板５０１上には、シリコン膜５０３、第１絶縁膜５１１、電荷蓄積層５１６、第２絶縁膜５１４、ゲート電極５１５およびスペーサ５２０を覆う絶縁膜５２１および絶縁膜５２２が形成されている。絶縁膜５２２上には、ソース領域５０５に接続されるソース電極５２３、およびドレイン領域５０６に接続されるドレイン電極５２４が形成されている。
メモリトランジスタＴＭ−１において、第１窒化シリコン膜５１２は窒素ソースガスにＮＨ３を用いてプラズマＣＶＤ法で形成された膜であり、第２窒化シリコン膜５１３はソースガスにＮ２を用いてプラズマＣＶＤ法で形成された膜である。つまり、第１窒化シリコン膜５１２はＮ−Ｈ結合を多く含む膜であり、第２窒化シリコン膜５１３はＮ−Ｈ結合が少ない膜である。
さらに、比較例として、電荷蓄積層５１６が異なる３種類の不揮発性メモリトランジスタを作製した。１つは、電荷蓄積層５１６が第１窒化シリコン膜５１２のみでなる不揮発性メモリトランジスタである。このメモリトランジスタを「比較メモリトランジスタＴＭ−Ａ」と呼ぶ。第２は、電荷蓄積層５１６が第２窒化シリコン膜５１３のみでなる不揮発性メモリトランジスタである。このメモリトランジスタを「比較メモリトランジスタＴＭ−Ｂ」と呼ぶ。第３は、電荷蓄積層５１６が、第２窒化シリコン膜５１３、第１窒化シリコン膜５１２の順に積層された不揮発性メモリトランジスタである。このメモリトランジスタを「比較メモリトランジスタＴＭ−Ｃ」と呼ぶ。
次に、図５４〜５７を参照して、メモリトランジスタＴＭ−１の作製方法を説明する。まず、図５４（Ａ）に示すように、ガラス基板５０１上に下地絶縁膜５０２を形成し、下地絶縁膜５０２上に結晶性シリコン膜５３０をする。ここでは、下地絶縁膜５０２を２層構造とする。１層目にプラズマＣＶＤ法によりＳｉＨ４、ＮＨ３、およびＮ２Ｏをプロセスガスとして、厚さ５０ｎｍの酸化窒化シリコン膜を形成し、２層目に、ＳｉＨ４、およびＮ２Ｏをプロセスガスとして、厚さ１００ｎｍの酸化窒化シリコン膜を形成する。１層目の酸化窒化シリコン膜は、酸素よりも窒素を多く含み、２層目の酸化窒化シリコン膜は、窒素よりも酸素を多く含む。
結晶性シリコン膜５３０は、非晶質シリコン膜を結晶化した膜である。まず、下地絶縁膜５０２上に、ＳｉＨ４をプロセスガスに用い、プラズマＣＶＤ法により、非晶質シリコン膜を厚さ６６ｎｍ形成する。次に、連続発振方式のＮｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）を照射することにより非晶質シリコン膜を結晶化し、結晶性シリコン膜５３０を形成する。次に、メモリトランジスタＴＭ−１のしきい値電圧値を制御するため、イオンドーピング装置により、ボロンを結晶性シリコン膜５３０にドープする。
結晶性シリコン膜５３０上にレジストマスクを形成し、このレジストマスクを用いて、結晶性シリコン膜５３０を所望の形状にエッチングし、シリコン膜５０３を形成する。レジストマスクを除去した後、第１絶縁膜５１１を形成する（図５４（Ｂ）参照）。マイクロ波によりプラズマを生成する高密度プラズマ処理装置で、シリコン膜５０３に対して、固相酸化処理および固相窒化処理を行うことで、第１絶縁膜５１１が形成される。
次に、第１絶縁膜５１１上に、同じプラズマＣＶＤ装置において、厚さ５ｎｍの第１窒化シリコン膜５１２、厚さ５ｎｍの第２窒化シリコン膜５１３および厚さ１０ｎｍの第２絶縁膜５１４を連続して形成する（図５４（Ｃ）参照）。
第１窒化シリコン膜５１２の形成には、窒素ソースガスとしてＮＨ３を用い、シリコンソースガスとしてＳｉＨ４を用いる。ＳｉＨ４を流量２ｓｃｃｍで、ＮＨ３を流量４００ｓｃｃｍで反応室に供給する。また、基板温度４００℃、反応圧力４０Ｐａとし、電極間距離を３０ｍｍ、ＲＦパワーを１００Ｗにする。
第２窒化シリコン膜５１３の形成には、窒素ソースガスとしてＮ２を用い、シリコンソースガスとしてＳｉＨ４を用い、さらに、プロセスガスにＡｒを添加する。ＳｉＨ４を流量２ｓｃｃｍで、Ｎ２を流量４００ｓｃｃｍで、Ａｒを流量５０ｓｃｃｍで反応室に供給する。また、第１窒化シリコン膜５１２の形成時と同じく、基板温度４００℃、反応圧力４０Ｐａ、電極間距離３０ｍｍ、ＲＦパワー１００Ｗにする。
第２絶縁膜５１４は、全てのメモリトランジスタにおいて、窒素よりも酸素を多く含む厚さ１０ｎｍの酸化窒化シリコン膜であり、プロセスガスにＳｉＨ４およびＮ２Ｏが用いられている。ＳｉＨ４を流量１ｓｃｃｍで、Ｎ２Ｏを流量８００ｓｃｃｍで反応室に供給する。また、基板温度４００℃、反応圧力４０Ｐａとし、電極間距離を２８ｍｍ、ＲＦパワーを１５０Ｗにする。
また、図５４（Ｃ）の工程において、比較メモリトランジスタＴＭ−Ａでは、厚さ１０ｎｍの第１窒化シリコン膜５１２および第２絶縁膜５１４を連続して形成し、比較メモリトランジスタＴＭ−Ｂでは、厚さ１０ｎｍの第２窒化シリコン膜５１３および第２絶縁膜５１４を連続して形成する。比較メモリトランジスタＴＭ−Ｃでは、厚さ５ｎｍの第２窒化シリコン膜５１３、厚さ５ｎｍの第１窒化シリコン膜５１２および厚さ１０ｎｍの第２絶縁膜５１４を連続して形成する。各比較メモリトランジスタＴＭ−Ａ、ＴＭ−ＢおよびＴＭ−Ｃの作製は、図５４（Ｃ）の工程の他の工程は、メモリトランジスタＴＭ−１の作製工程と同様に行っている。
また、比較メモリトランジスタＴＭ−Ａおよび比較メモリトランジスタＴＭ−Ｃにおいて、第１窒化シリコン膜５１２の成膜条件はメモリトランジスタＴＭ−１と共通であり、比較メモリトランジスタＴＭ−Ｂおよび比較メモリトランジスタＴＭ−Ｃにおいて、第２窒化シリコン膜５１３の成膜条件はメモリトランジスタＴＭ−１と共通である。表５に、各メモリトランジスタの電荷蓄積層５１６の構成を示す。
Figure 2008270766
次いで、第２絶縁膜５１４上に、厚さ３０ｎｍの窒化タンタル膜５１７を形成し、次に、厚さ３７０ｎｍのタングステン膜５１８を形成する（図５５（Ａ）参照）。窒化タンタル膜５１７およびタングステン膜５１８はスパッタ装置で形成する。
次に、窒化タンタル膜５１７およびタングステン膜５１８の積層膜をエッチングして、ゲート電極５１５を形成する。まず、タングステン膜５１８上にレジストマスクを形成する。このレジストマスクを用いて、タングステン膜５１８をエッチングする。タングステン膜５１８のエッチングはプラズマエッチング装置で行い、エッチングガスには、ＣＦ４、Ｃｌ２およびＯ２が用いられる。レジストマスクを除去した後、エッチングされたタングステン膜５１８をマスクにして窒化タンタル膜５１７をエッチングする。窒化タンタル膜５１７のエッチングはプラズマエッチング装置で行い、エッチングガスにはＣｌ２が用いられる。以上により、ゲート電極５１５が形成される（図５５（Ｂ）参照）。
次に、メモリトランジスタＴＭ−１に高抵抗不純物領域を形成するため、ゲート電極５１５をマスクとして、シリコン膜５０３にリンを添加する。この工程は、プラズマドーピング装置で行う。プロセスガスはＰＨ３であり、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２である。この工程で、シリコン膜５０３には、チャネル形成領域５０４、低濃度不純物領域５０７および低濃度不純物領域５０８が自己整合的に形成される（図５５（Ｃ））。
次いで、図５６（Ａ）に示すように、ゲート電極５１５の側面に、それぞれ、スペーサ５２０を形成する。スペーサ５２０の形成はゲート電極５１５、第２絶縁膜５１４、電荷蓄積層５１６、第１絶縁膜５１１およびシリコン膜５０３を覆って、スペーサ５２０を構成する絶縁膜を形成し、この絶縁膜をエッチングすることで形成される。ここでは、スペーサ５２０を構成する絶縁膜を２層形成する。１層目に、プラズマＣＶＤ法で酸化窒化シリコン膜を厚さ１００ｎｍ形成し、２層目に、減圧ＣＶＤ法で酸化シリコン膜を厚さ２００ｎｍ形成する。スペーサ５２０を形成するエッチング処理で、第２絶縁膜５１４、第２窒化シリコン膜５１３および第１窒化シリコン膜５１２もエッチングされ、図５６（Ａ）示すように、第１窒化シリコン膜５１２及び第２窒化シリコン膜５１３でなる電荷蓄積層５１６が形成される。
次いで、ソース領域５０５およびドレイン領域５０６を形成するため、ゲート電極５１５およびスペーサ５２０をマスクとして、シリコン膜５０３にリンを添加する。この工程は、プラズマドーピング装置を用い、プロセスガスにＰＨ３を用い、ドーズ量は３×１０１５ｉｏｎｓ／ｃｍ２である。この工程で、シリコン膜５０３には、ソース領域５０５およびドレイン領域５０６が自己整合的に形成される（図５６（Ｂ）参照）。
次いで、ガラス基板５０１全面に、絶縁膜５２１および絶縁膜５２２を形成する（図５６（Ｃ））。絶縁膜５２１として、厚さ１００ｎｍの水素を含む酸化窒化シリコン膜を形成する。この酸化窒化シリコン膜の形成は、プラズマＣＶＤ装置で行い、プロセスガスにＳｉＨ４、ＮＨ３、およびＮ２Ｏが用いられる。絶縁膜５２２として、プラズマＣＶＤ法により、厚さ６００ｎｍの酸化窒化シリコン膜を形成する。この酸化窒化シリコン膜のプロセスガスには、ＳｉＨ４およびＮ２Ｏが用いられる。
絶縁膜５２２を形成した後、加熱炉によりシリコン膜５０３を熱処理する。この熱処理は、シリコン膜５０３に添加したボロンおよびリンを活性化するため、および、絶縁膜５２１に含まれる水素によりシリコン膜５０３を水素化するための処理である。
次いで、絶縁膜５２１および絶縁膜５２２に、ソース領域５０５およびドレイン領域５０６に達するコンタクトホールを形成する。そして、絶縁膜５２２上に、ソース電極５２３及びドレイン電極５２４を構成する導電膜を形成する。ここでは、導電膜を４層構造とする。１層目は、厚さ６０ｎｍのチタン膜であり、２層目は、厚さ４０ｎｍの窒化チタン膜であり、３層目は厚さ３００ｎｍの純アルミニウム膜であり、４層目は厚さ１００ｎｍの窒化チタン膜である。この導電膜をエッチングして、ソース電極５２３及びドレイン電極５２４を形成する（図５３）。以上により、メモリトランジスタＴＭ−１が完成する。また、比較メモリトランジスタＴＭ−Ａ、ＴＭ−ＢおよびＴＭ−Ｃも同様に作製する。
各メモリトランジスタの電荷保持特性を評価するため、書き込み動作後のソース・ドレイン間電流ＩＤＳ−ゲート・ソース間電圧ＶＧＳ特性（以下、ＩＤＳ−ＶＧＳ特性と呼ぶ。）、および消去動作後のＩＤＳ−ＶＧＳ特性を測定し、この測定結果から、それぞれのリテンション特性を求めた。図５７（Ａ）はメモリトランジスタＴＭ−１のリテンション特性のグラフである。また、図５７（Ｂ）〜図５７（Ｄ）は比較例のリテンション特性のグラフである。図５７（Ｂ）は比較メモリトランジスタＴＭ−Ａであり、図５７（Ｃ）は比較メモリトランジスタＴＭ−Ｂであり、図５７（Ｄ）は比較メモリトランジスタＴＭ−Ｃである。グラフの横軸は、書き込み動作および消去動作からの経過時間を示す。なお、横軸の目盛が対数である都合、書き込み動作を行った時点、消去動作を行った時点を０．１時間としている。縦軸はＩＤＳ−ＶＧＳ特性の測定結果から算出した各メモリトランジスタのしきい値電圧Ｖｔｈである。
書き込み動作は、ソース電極５２３およびドレイン電極５２４の電位を０Ｖとし、ゲート電極５１５に１ミリ秒、書き込み電圧Ｗｒを印加することで、電荷蓄積層５１６に電子を注入することで行う。また、消去動作は、メモリトランジスタにおいて、ソース電極５２３およびドレイン電極５２４の電位を０Ｖとし、ゲート電極５１５に１ミリ秒、消去電圧Ｅｒを印加した。また、各メモリトランジスタへの書き込み電圧Ｗｒ、および消去電圧Ｅｒの印加は、Ａｇｉｌｅｎｔ社製パルス発生器エキスパンダー（ＳＭＵ ａｎｄ Ｐｕｌｓｅ Ｇｅｎｅｒａｔｏｒ Ｅｘｐａｎｄｅｒ、モデル：４１５０１Ｂ）を用いた。また、各メモリトランジスタの書き込み電圧Ｗｒ、および消去電圧Ｅｒは、以下の通りである。
メモリトランジスタＴＭ−１：Ｗｒ＝１８Ｖ、Ｅｒ＝−１８Ｖ
比較メモリトランジスタＴＭ−Ａ：Ｗｒ＝１８Ｖ、Ｅｒ＝−１８Ｖ
比較メモリトランジスタＴＭ−Ｂ：Ｗｒ＝１８．５Ｖ、Ｅｒ＝−１８．５Ｖ
比較メモリトランジスタＴＭ−Ｃ：Ｗｒ＝１７Ｖ、Ｅｒ＝−１７Ｖ
メモリトランジスタの書込動作後のＩＤＳ−ＶＧＳ特性の測定は次のように行った。まず、メモリトランジスタにデータを書き込む書き込み動作を行う。次に書き込み状態のメモリトランジスタをホットプレートにより８５℃に加熱された状態を維持し、書き込み動作から所定の時間経過後に、各メモリトランジスタのＩＤＳ−ＶＧＳ特性を測定した。また、消去動作後のＩＤＳ−ＶＧＳ特性の測定は次のように行った。書き込み動作によりメモリトランジスタにデータを書き込んだ後、消去動作を行った。消去状態のメモリトランジスタをホットプレートにより８５℃に加熱した状態を維持し、そして、消去動作から所定の時間経過後に、各メモリトランジスタのＩＤＳ−ＶＧＳ特性を測定した。
ＩＤＳ−ＶＧＳ特性の測定は、Ａｇｉｌｅｎｔ社製半導体パラメータ・アナライザ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐａｒａｍｅｔｅｒ Ａｎａｌｙｚｅｒ、モデル：４１５５Ｃ）を用いた。測定時には、ソース電極５２３の電位を０Ｖに、ドレイン電極５２４の電位を１Ｖに保持し、ゲート電極５１５の電位を−６Ｖから＋６Ｖまで変化させ、ゲート・ソース間電圧ＶＧＳに対するソース・ドレイン間電流ＩＤＳの変化を測定した。なお、メモリトランジスタＴＭ−１は、チャネル長Ｌ＝４μｍ、チャネル幅Ｗ＝８μｍであり、比較メモリトランジスタＴＭ−Ａ、ＴＭ−ＢおよびＴＭ−Ｃは、それぞれ、チャネル長Ｌ＝４μｍ、チャネル幅Ｗ＝４μｍである。
図５７（Ａ）〜図５７（Ｄ）に示すグラフは、ＶｔｈウインドウはメモリトランジスタＴＭ−１が最大であることを示している。つまり、ＮＨ３が窒素ソースガスである窒化シリコン膜とＮ２が窒素ソースガスである窒化シリコン膜を積層した電荷蓄積層を設けることで、不揮発性メモリトランジスタの電荷保持特性を向上することができる。別言すると、Ｎ−Ｈ結合を多く含む窒化シリコン膜と、Ｎ−Ｈ結合が少ない窒化シリコン膜を積層した電荷蓄積層を設けることで、不揮発性メモリトランジスタの電荷保持特性を向上することができる。
不揮発性メモリトランジスタの断面図。 不揮発性メモリトランジスタの断面図。 本発明の不揮発性半導体メモリ素子の保持特性を評価するために作製した容量素子（素子１）の断面図。 比較例の不揮発性半導体メモリ素子の保持特性を評価するために作製した容量素子の断面図。（Ａ）比較素子Ａ、（Ｂ）比較素子Ｂ、（Ｃ）比較素子Ｃ 素子１のリテンション特性を示すグラフ。 比較素子Ａのリテンション特性を示すグラフ。 比較素子Ｂのリテンション特性を示すグラフ。 比較素子Ｃのリテンション特性を示すグラフ。 窒化シリコン膜のＦＴＩＲの吸収スペクトル。 不揮発性メモリトランジスタの断面図。 不揮発性メモリトランジスタの断面図。 不揮発性メモリトランジスタの断面図。 不揮発性メモリトランジスタの断面図。 不揮発性メモリトランジスタの断面図。 不揮発性メモリトランジスタの断面図。 不揮発性メモリトランジスタの断面図。 不揮発性メモリトランジスタの断面図。 半導体装置の構成例を示すブロック図。 メモリセルアレイの構成例を示す回路図。 メモリセルアレイの構成例を示す回路図。 メモリセルアレイの構成例を示す回路図。 メモリセルアレイの書き込み動作を説明する回路図。 メモリセルアレイの消去動作を説明する回路図。 メモリセルアレイの読み出し動作を説明する回路図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す上面図。 半導体装置の作製方法を示す上面図。 半導体装置の作製方法を示す上面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す上面図。 半導体装置の作製方法を示す上面図。 半導体装置の作製方法を示す上面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 非接触でデータの伝送が可能な半導体装置の構成例を示すブロック図。 非接触でデータの伝送が可能な半導体装置の使用形態を示す図。 不揮発性半導体記憶装置を有する電子機の外観図。 実施例の不揮発性メモリトランジスタの構成を説明する断面図。 不揮発性メモリトランジスタの作製方法を説明するための断面図。 不揮発性メモリトランジスタの作製方法を説明するための断面図。 不揮発性メモリトランジスタの作製方法を説明するための断面図。 実施例および比較例のメモリトランジスタのリテンション特性を示すグラフ。
符号の説明
ＢＬ ビット線
ＳＬ ソース線
ＳＧ１、ＳＧ２ 選択ゲート線
ＷＬ ワード線
ＭＣ メモリセル
Ｔｍ 不揮発性メモリトランジスタ
Ｔｓ スイッチング用トランジスタ
Ｓ１、Ｓ２ 選択トランジスタ
１０ 半導体領域
１１ 第１絶縁膜
１２ 第１窒化シリコン膜
１３ 第２窒化シリコン膜
１４ 第２絶縁膜
１５ 導電膜
１６ チャネル形成領域
１７、１８ 高濃度不純物領域
１７ａ、１８ａ 低濃度不純物領域
２１ 半導体基板
２２ ウェル
３５ スペーサ
４１ シリコン基板
４２ 第１絶縁膜
４３ 窒化シリコン層
４４ 第２絶縁膜
４５ 電極
５２ メモリセルアレイ
５４ ロジック部
５６ アドレスバッファ
５８ コントロール回路
６０ 昇圧回路
６２ ロウデコーダ
６４ カラムデコーダ
６６ センスアンプ
６８ データバッファ
７０ データ入出力バッファ
１００ 基板
１０２ 下地絶縁膜
１０３ 半導体膜
１０４ 半導体膜
１０６ 半導体膜
１０８ 半導体膜
１１０ 半導体膜
１１２ 絶縁膜
１１４ レジスト
１１５ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 絶縁膜
１２１ レジスト
１２２ 第１窒化シリコン膜
１２３ 第２窒化シリコン膜
１２４〜１２６ レジスト
１２８ 絶縁膜
１３０ 導電膜
１３２ 導電膜
１３４ 導電膜
１３６ 導電膜
１３８ 導電膜
１４０ 導電膜
１４２ レジスト
１４４ チャネル形成領域
１４６ 高濃度不純物領域
１４８ チャネル形成領域
１５０ 高濃度不純物領域
１５２ チャネル形成領域
１５４ 高濃度不純物領域
１５６ レジスト
１５８ チャネル形成領域
１６０ 高濃度不純物領域
１６２ 絶縁膜
１６４〜１７０ 導電膜
５０１ ガラス基板
５０２ 下地絶縁膜
５０３ シリコン膜
５０４ チャネル形成領域
５０５ ソース領域
５０６ ドレイン領域
５０７ 低濃度不純物領域
５０８ 低濃度不純物領域
５１１ 第１絶縁膜
５１２ 第１窒化シリコン膜
５１３ 第２窒化シリコン膜
５１４ 第２絶縁膜
５１５ ゲート電極
５１６ 電荷蓄積層
５１７ 窒化タンタル膜
５１８ タングステン膜
５２０ スペーサ
５２１ 絶縁膜
５２２ 絶縁膜
５２３ ソース電極
５２４ ドレイン電極
５３０ 結晶性シリコン膜
８００ 半導体装置
８１０ 高周波回路
８２０ 電源回路
８３０ リセット回路
８４０ クロック発生回路
８５０ データ復調回路
８６０ データ変調回路
８７０ 制御回路
８８０ 記憶装置
８９０ アンテナ
９１０ コード抽出回路
９２０ コード判定回路
９３０ ＣＲＣ判定回路
９４０ 出力ユニット回路
１０１２ 第１窒化シリコン膜
１０１３ 第２窒化シリコン膜
１２００ 半導体基板
１２０１ 絶縁膜
１２０２ 窒化シリコン膜
１２０３ レジスト
１２０４ 凹部
１２０５ 絶縁膜
１２０７〜１２０９ 半導体領域
１２１０ ｐウェル
１２１１ 絶縁膜
１２１２ レジスト
１２１４〜１２１６ 絶縁膜
１２１８ レジスト
１２２１ 絶縁膜
１２２２ 導電膜
１２２３ 導電膜
１２２４〜１２２８ 導電膜
１２２９〜１２３１ 低濃度不純物領域
１２３３〜１２３７ スペーサ
１２３８〜１２４０ 高濃度不純物領域
１２４１〜１２４４ 低濃度不純物領域
１２４５〜１２４８ チャネル形成領域
１２４９ 絶縁膜
１２５０ 開口部
１２５５〜１２５９ 導電層
１２６０〜１２６３ 導電層
１２７１ 絶縁膜
１２７２ 絶縁膜
１２７３ 絶縁膜
１２７４ 絶縁膜
１２９０ 絶縁膜
２１１１ 筐体
２１１２ 表示部
２１１３ レンズ
２１１４ 操作キー
２１１５ シャッターボタン
２１１６ 記憶媒体
２１２１ 筐体
２１２２ 表示部
２１２３ 操作キー
２１２５ 記憶媒体
２１３０ 本体
２１３１ 表示部
２１３２ 記憶媒体
２１３３ 操作部
２１３４ イヤホン
２１４１ 本体
２１４２ 表示部
２１４３ 操作キー
２１４４ 記憶媒体
３２００ リーダ／ライタ
３２１０ 表示部
３２２０ 品物
３２４０ リーダ／ライタ
３２６０ 商品

Claims (27)

  1. 不揮発性半導体メモリ素子を有する半導体装置であり、
    前記不揮発性半導体メモリ素子は、
    半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、
    前記半導体領域上に形成され、前記チャネル形成領域と重なる導電膜と、
    前記半導体領域と前記導電膜の間に形成され、前記チャネル形成領域と重なる第１絶縁膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１絶縁膜上に形成された第１窒化シリコン膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜と、
    を有し、
    前記第１窒化シリコン膜は、Ｎ−Ｈ結合を前記第２窒化シリコン膜よりも多く含むことを特徴とする半導体装置。
  2. 不揮発性半導体メモリ素子を有する半導体装置であり、
    前記不揮発性半導体メモリ素子は、
    半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、
    前記半導体領域上に形成され、前記チャネル形成領域と重なる導電膜と、
    前記半導体領域と前記導電膜の間に形成され、前記チャネル形成領域と重なる第１絶縁膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１絶縁膜上に形成された第１窒化シリコン膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜と、
    を有し、
    前記第１窒化シリコン膜は、Ｎ−Ｈ結合を前記第２窒化シリコン膜よりも多く含み、
    前記第２窒化シリコン膜は、Ｓｉ−Ｈ結合又はＳｉ−Ｘ結合（Ｘはハロゲン元素）を前記第１窒化シリコン膜よりも多く含むことを特徴とする半導体装置。
  3. 不揮発性半導体メモリ素子を有する半導体装置であり、
    前記不揮発性半導体メモリ素子は、
    半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、
    前記半導体領域上に形成され、前記チャネル形成領域と重なる導電膜と、
    前記半導体領域と前記導電膜の間に形成され、前記チャネル形成領域と重なる第１絶縁膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１絶縁膜上に形成された第１窒化シリコン膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜と、
    を有し、
    前記第２窒化シリコン膜は、Ｎ−Ｈ結合の濃度に対するＳｉ−Ｈ結合の濃度の比が、前記第１窒化シリコン膜よりも大きいことを特徴とする半導体装置。
  4. 不揮発性半導体メモリ素子を有する半導体装置であり、
    前記不揮発性半導体メモリ素子は、
    半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、
    前記半導体領域上に形成され、前記チャネル形成領域と重なる導電膜と、
    前記半導体領域と前記導電膜の間に形成され、前記チャネル形成領域と重なる第１絶
    縁膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１絶縁膜上に形成された第１窒化シリコン膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜と、
    を有し、
    前記第２窒化シリコン膜は、Ｎ−Ｈ結合の濃度に対するＳｉ−Ｘ結合（Ｘはハロゲン元素）結合の濃度の比が、前記第１窒化シリコン膜よりも大きいことを特徴とする半導体装置。
  5. 不揮発性半導体メモリ素子を有する半導体装置であり、
    前記不揮発性半導体メモリ素子は、
    半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、
    前記半導体領域上に形成され、前記チャネル形成領域と重なる導電膜と、
    前記半導体領域と前記導電膜の間に形成され、前記チャネル形成領域と重なる第１絶縁膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１絶縁膜上に形成された第１窒化シリコン膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜と、
    を有し、
    前記第２窒化シリコン膜は、Ｎ−Ｈ結合の濃度に対するＳｉ−Ｈ結合とＳｉ−Ｘ結合（Ｘはハロゲン元素）結合の濃度の和の比が、前記第１窒化シリコン膜よりも大きいことを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか１項において、
    前記第２窒化シリコン膜は、前記第１窒化シリコン膜よりも、化学量論的にＳｉ３Ｎ４に近い窒化シリコンでなることを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか１項において、
    前記不揮発性半導体メモリ素子は、前記半導体領域と前記導電膜の間に、前記第２窒化シリコン膜上に形成された第２絶縁膜を有することを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか１項において、
    前記半導体領域は、半導体基板に形成されていることを特徴とする半導体装置。
  9. 請求項８において、
    前記半導体基板は、単結晶または多結晶のシリコン基板、シリコンゲルマニウム基板、またはゲルマニウム基板のいずれかであることを特徴とする半導体装置。
  10. 請求項８において、
    前記半導体基板は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＧＯＩ（Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、又はＧＯＩ（Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板のいずれかであることを特徴とする半導体装置。
  11. 請求項１乃至７のいずれか１項において、
    前記半導体領域は、絶縁膜を介して基板上に形成された半導体膜に形成されていることを特徴とする半導体装置。
  12. 請求項１１において、
    前記基板は、ガラス基板、石英基板、プラスチックフィルムのいずれかであることを特徴とする半導体装置。
  13. 不揮発性半導体メモリ素子を有する半導体装置の作製方法であり、
    前記不揮発性半導体メモリ素子は、
    半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、
    前記半導体領域上に形成され、前記チャネル形成領域と重なる導電膜と、
    前記半導体領域と前記導電膜の間に形成され、前記チャネル形成領域と重なる第１絶縁膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１絶縁膜上に形成された第１窒化シリコン膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜と、
    を有し、
    シリコンソースガス、および窒化水素でなる窒素ソースガスを原料に、化学気相成長法により、前記第１窒化シリコン膜を形成し、
    シリコンソースガス、および組成に水素を含まない窒素ソースガスを原料に、化学気相成長法により、前記第２窒化シリコン膜を形成することを特徴とする半導体装置の作製方法。
  14. 不揮発性半導体メモリ素子を有する半導体装置の作製方法であり、
    前記不揮発性半導体メモリ素子は、
    半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、
    前記半導体領域上に形成され、前記チャネル形成領域と重なる導電膜と、
    前記半導体領域と前記導電膜の間に形成され、前記チャネル形成領域と重なる第１絶縁膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１絶縁膜上に形成された第１窒化シリコン膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜と、
    を有し、
    前記半導体領域と前記導電膜の間に形成され、前記第２窒化シリコン膜上に形成された第２絶縁膜と、
    を有し、
    シリコンソースガス、および窒化水素でなる窒素ソースガスを原料に、化学気相成長法により、前記第１窒化シリコン膜を形成し、
    シリコンソースガス、および組成に水素を含まない窒素ソースガスを原料に、化学気相成長法により、前記第２窒化シリコン膜を形成することを特徴とする半導体装置の作製方法。
  15. 不揮発性半導体メモリ素子を有する半導体装置の作製方法であり、
    前記不揮発性半導体メモリ素子は、
    半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、
    前記半導体領域上に形成され、前記チャネル形成領域と重なる導電膜と、
    前記半導体領域と前記導電膜の間に形成され、前記チャネル形成領域と重なる第１絶縁膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１絶縁膜上に形成された第１窒化シリコン膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜と、
    を有し、
    シリコンソースガス、およびＮＨ３ガスを原料に、化学気相成長法により、前記第１窒化シリコン膜を形成し、
    シリコンソースガス、およびＮ２ガスを原料に、化学気相成長法により、前記第２窒化シリコン膜を形成することを特徴とする半導体装置の作製方法。
  16. 不揮発性半導体メモリ素子を有する半導体装置の作製方法であり、
    前記不揮発性半導体メモリ素子は、
    半導体でなり、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体領域と、
    前記半導体領域上に形成され、前記チャネル形成領域と重なる導電膜と、
    前記半導体領域と前記導電膜の間に形成され、前記チャネル形成領域と重なる第１絶縁膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１絶縁膜上に形成された第１窒化シリコン膜と、
    前記半導体領域と前記導電膜の間に形成され、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜と、
    を有し、
    前記半導体領域と前記導電膜の間に形成され、前記第２窒化シリコン膜上に形成された第２絶縁膜と、
    を有し、
    シリコンソースガス、およびＮＨ３ガスを原料に、化学気相成長法により、前記第１窒化シリコン膜を形成し、
    シリコンソースガス、およびＮ２ガスを原料に、化学気相成長法により、前記第２窒化シリコン膜を形成することを特徴とする半導体装置の作製方法。
  17. 請求項１５又は請求項１６において、
    前記ＮＨ３ガスの代わりに、ＮＨ２Ｈ２Ｎガスを用いることを特徴とする半導体装置の作製方法。
  18. 請求項１３乃至１７のいずれか１項において、
    同じ反応室において、前記第１窒化シリコン膜と前記第２窒化シリコン膜を連続して形成することを特徴とする半導体装置の作製方法。
  19. 請求項１３乃至１８のいずれか１項において、
    前記第１窒化シリコン膜をプラズマＣＶＤ法により形成することを特徴とする半導体装置の作製方法。
  20. 請求項１３乃至１９のいずれか１項において、
    前記第２窒化シリコン膜をプラズマＣＶＤ法により形成することを特徴とする半導体装置の作製方法。
  21. 請求項１３乃至１８のいずれか１項において、
    被形成面の加熱温度を６００℃以下にして、前記第１窒化シリコン膜をプラズマＣＶＤ法により形成することを特徴とする半導体装置の作製方法。
  22. 請求項１３乃至１８、及び請求項２１のいずれか１項において、
    被形成面の加熱温度を６００℃以下にして、前記第２窒化シリコン膜をプラズマＣＶＤ法により形成することを特徴とする半導体装置の作製方法。
  23. 請求項１３乃至２２のいずれか１項において、
    前記第１窒化シリコン膜および前記第２窒化シリコン膜の形成に用いる前記シリコンソースガスは、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ３、ＳｉＦ４から選ばれるガスであることを特徴とする半導体装置の作製方法。
  24. 請求項１３乃至２３のいずれか１項において、
    基板として、ガラス基板または石英基板を有することを特徴とする半導体装置の作製方法。
  25. 請求項１３乃至２３のいずれか１項において、
    基板に、半導体基板を用いることを特徴とする半導体装置の作製方法。
  26. 請求項２５において、
    前記半導体基板は、単結晶または多結晶のシリコン基板、シリコンゲルマニウム基板、またはゲルマニウム基板のいずれかであることを特徴とする半導体装置の作製方法。
  27. 請求項２５において、
    前記半導体基板は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＧＯＩ（Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、又はＧＯＩ（Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板のいずれかであることを特徴とする半導体装置の作製方法。
JP2008068736A 2007-03-23 2008-03-18 半導体装置 Expired - Fee Related JP5311851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008068736A JP5311851B2 (ja) 2007-03-23 2008-03-18 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007077930 2007-03-23
JP2007077930 2007-03-23
JP2008068736A JP5311851B2 (ja) 2007-03-23 2008-03-18 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013138649A Division JP2013225691A (ja) 2007-03-23 2013-07-02 半導体装置、及び、半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008270766A true JP2008270766A (ja) 2008-11-06
JP2008270766A5 JP2008270766A5 (ja) 2011-04-14
JP5311851B2 JP5311851B2 (ja) 2013-10-09

Family

ID=39773814

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008068736A Expired - Fee Related JP5311851B2 (ja) 2007-03-23 2008-03-18 半導体装置
JP2013138649A Withdrawn JP2013225691A (ja) 2007-03-23 2013-07-02 半導体装置、及び、半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013138649A Withdrawn JP2013225691A (ja) 2007-03-23 2013-07-02 半導体装置、及び、半導体装置の作製方法

Country Status (6)

Country Link
US (2) US7851296B2 (ja)
JP (2) JP5311851B2 (ja)
KR (2) KR101402102B1 (ja)
CN (2) CN101647113B (ja)
TW (1) TWI485859B (ja)
WO (1) WO2008123264A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199177A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2012151443A (ja) * 2011-01-19 2012-08-09 Samsung Electronics Co Ltd 薄膜トランジスター表示板およびその製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5408930B2 (ja) * 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5224889B2 (ja) * 2008-04-17 2013-07-03 株式会社東芝 半導体装置及びその製造方法
KR101780748B1 (ko) * 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8263458B2 (en) * 2010-12-20 2012-09-11 Spansion Llc Process margin engineering in charge trapping field effect transistors
US8441063B2 (en) * 2010-12-30 2013-05-14 Spansion Llc Memory with extended charge trapping layer
KR101244768B1 (ko) * 2011-05-04 2013-03-19 한국과학기술원 그래핀 게이트 전극을 이용한 비휘발성 메모리 소자
KR101975929B1 (ko) * 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
US8778758B2 (en) * 2012-08-30 2014-07-15 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device
KR20140032253A (ko) * 2012-09-06 2014-03-14 한국전자통신연구원 터치 스크린 및 그의 제조방법
CN103839891A (zh) * 2012-11-26 2014-06-04 中国科学院微电子研究所 一种半导体结构及其制造方法
CN104218090B (zh) * 2013-05-31 2017-01-04 上海和辉光电有限公司 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9666697B2 (en) 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
JP6435124B2 (ja) 2013-07-08 2018-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN104637992B (zh) * 2013-11-13 2019-08-23 上海和辉光电有限公司 具有改善的蚀刻角度的栅极绝缘层及其形成方法
JP2015122343A (ja) * 2013-12-20 2015-07-02 株式会社東芝 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US11121223B2 (en) * 2019-11-15 2021-09-14 Micron Technology, Inc. Control gate structures for field-effect transistors
US11495613B2 (en) * 2020-08-04 2022-11-08 Sandisk Technologies Llc Three-dimensional memory device with high mobility channels and nickel aluminum silicide or germanide drain contacts and method of making the same
US11538828B2 (en) 2020-08-04 2022-12-27 Sandisk Technologies Llc Three-dimensional memory device with high mobility channels and nickel aluminum silicide or germanide drain contacts and method of making the same
US11605536B2 (en) 2020-09-19 2023-03-14 Tokyo Electron Limited Cyclic low temperature film growth processes

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237330A (ja) * 1999-12-17 2001-08-31 Sony Corp 不揮発性半導体記憶装置およびその動作方法
JP2002217317A (ja) * 2001-01-16 2002-08-02 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2002289708A (ja) * 2001-03-28 2002-10-04 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2003347543A (ja) * 2002-05-29 2003-12-05 Toshiba Corp 半導体装置及びその製造方法
JP2004247581A (ja) * 2003-02-14 2004-09-02 Sony Corp 不揮発性半導体記録装置およびその製造方法
JP2004356562A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2005210139A (ja) * 2005-03-07 2005-08-04 Toshiba Corp 不揮発性半導体記憶装置
JP2005259334A (ja) * 2004-02-10 2005-09-22 Semiconductor Energy Lab Co Ltd 不揮発性メモリ
JP2006128593A (ja) * 2004-09-29 2006-05-18 Sony Corp 不揮発性メモリデバイスおよびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5924547B2 (ja) 1976-11-04 1984-06-09 ソニー株式会社 不揮発性メモリトランジスタ
JPS5924547A (ja) * 1982-08-02 1984-02-08 Hitachi Ltd 筒状部品の外径形状加工方法
JPS6060770A (ja) 1983-09-14 1985-04-08 Matsushita Electronics Corp 半導体記憶装置
JP2506726B2 (ja) 1987-02-23 1996-06-12 松下電子工業株式会社 不揮発性記憶装置の製造方法
JP2551595B2 (ja) * 1987-07-31 1996-11-06 工業技術院長 半導体不揮発性メモリ素子
JPH0259632A (ja) * 1988-08-25 1990-02-28 Shinko Electric Co Ltd トルク測定装置
JP2863198B2 (ja) * 1989-06-07 1999-03-03 株式会社日立製作所 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置
JPH03226068A (ja) 1990-01-30 1991-10-07 Ricoh Co Ltd イメージセンサ
JPH06314785A (ja) 1993-03-05 1994-11-08 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JP3452981B2 (ja) 1994-04-29 2003-10-06 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3305901B2 (ja) * 1994-12-14 2002-07-24 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2006013534A (ja) 1997-07-08 2006-01-12 Sony Corp 半導体不揮発性記憶装置の製造方法
TW405155B (en) * 1997-07-15 2000-09-11 Toshiba Corp Semiconductor device and its manufacture
US6005270A (en) * 1997-11-10 1999-12-21 Sony Corporation Semiconductor nonvolatile memory device and method of production of same
KR100297712B1 (ko) * 1998-07-23 2001-08-07 윤종용 고집적화를위한불휘발성메모리및그제조방법
JP4342621B2 (ja) * 1998-12-09 2009-10-14 株式会社東芝 不揮発性半導体記憶装置
JP4792620B2 (ja) * 2000-06-21 2011-10-12 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
JP4151229B2 (ja) * 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
JP2002280465A (ja) * 2001-03-19 2002-09-27 Sony Corp 不揮発性半導体記憶装置およびその製造方法
WO2004091997A1 (ja) * 2003-04-18 2004-10-28 Koyo Seiko Co. Ltd. 電動パワーステアリング装置
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
US7786526B2 (en) * 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
US8143661B2 (en) * 2006-10-10 2012-03-27 Spansion Llc Memory cell system with charge trap

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237330A (ja) * 1999-12-17 2001-08-31 Sony Corp 不揮発性半導体記憶装置およびその動作方法
JP2002217317A (ja) * 2001-01-16 2002-08-02 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2002289708A (ja) * 2001-03-28 2002-10-04 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2003347543A (ja) * 2002-05-29 2003-12-05 Toshiba Corp 半導体装置及びその製造方法
JP2004247581A (ja) * 2003-02-14 2004-09-02 Sony Corp 不揮発性半導体記録装置およびその製造方法
JP2004356562A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2005259334A (ja) * 2004-02-10 2005-09-22 Semiconductor Energy Lab Co Ltd 不揮発性メモリ
JP2006128593A (ja) * 2004-09-29 2006-05-18 Sony Corp 不揮発性メモリデバイスおよびその製造方法
JP2005210139A (ja) * 2005-03-07 2005-08-04 Toshiba Corp 不揮発性半導体記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199177A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US8415242B2 (en) 2010-03-23 2013-04-09 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US8530957B2 (en) 2010-03-23 2013-09-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
JP2012151443A (ja) * 2011-01-19 2012-08-09 Samsung Electronics Co Ltd 薄膜トランジスター表示板およびその製造方法

Also Published As

Publication number Publication date
TWI485859B (zh) 2015-05-21
US20080230831A1 (en) 2008-09-25
CN101647113B (zh) 2012-03-21
US7851296B2 (en) 2010-12-14
US8350313B2 (en) 2013-01-08
WO2008123264A1 (en) 2008-10-16
US20110079788A1 (en) 2011-04-07
KR101402103B1 (ko) 2014-06-02
KR20090127172A (ko) 2009-12-09
KR20130023400A (ko) 2013-03-07
CN102522430A (zh) 2012-06-27
KR101402102B1 (ko) 2014-05-30
CN101647113A (zh) 2010-02-10
TW200849608A (en) 2008-12-16
JP2013225691A (ja) 2013-10-31
CN102522430B (zh) 2014-10-22
JP5311851B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5311851B2 (ja) 半導体装置
KR101349879B1 (ko) 불휘발성 반도체 기억장치
TWI431726B (zh) 非揮發性半導體記憶體裝置
KR101531543B1 (ko) 반도체장치 및 그 제조방법
KR101406766B1 (ko) 불휘발성 반도체 기억장치 및 그 제작방법
KR101488516B1 (ko) 불휘발성 반도체 기억장치
JP5235333B2 (ja) 半導体装置の作製方法
JP5483660B2 (ja) 半導体装置
US8872251B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
JP2008047884A (ja) 半導体装置の作製方法及び不揮発性半導体記憶装置の作製方法
JP5132171B2 (ja) 不揮発性半導体記憶装置及びその作製方法並びに半導体装置及びその作製方法
JP5466815B2 (ja) 半導体装置
JP5164406B2 (ja) 不揮発性半導体記憶装置
JP2007294911A (ja) 不揮発性半導体記憶装置
JP2007288175A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5311851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees