JP2008097804A5 - - Google Patents

Download PDF

Info

Publication number
JP2008097804A5
JP2008097804A5 JP2007214164A JP2007214164A JP2008097804A5 JP 2008097804 A5 JP2008097804 A5 JP 2008097804A5 JP 2007214164 A JP2007214164 A JP 2007214164A JP 2007214164 A JP2007214164 A JP 2007214164A JP 2008097804 A5 JP2008097804 A5 JP 2008097804A5
Authority
JP
Japan
Prior art keywords
signal
burn
voltage
response
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007214164A
Other languages
English (en)
Japanese (ja)
Other versions
JP2008097804A (ja
Filing date
Publication date
Priority claimed from KR1020060099652A external-priority patent/KR100845774B1/ko
Application filed filed Critical
Publication of JP2008097804A publication Critical patent/JP2008097804A/ja
Publication of JP2008097804A5 publication Critical patent/JP2008097804A5/ja
Pending legal-status Critical Current

Links

JP2007214164A 2006-10-13 2007-08-20 電圧制御装置および電圧制御方法 Pending JP2008097804A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099652A KR100845774B1 (ko) 2006-10-13 2006-10-13 반도체 메모리 장치 및 이를 이용한 전압 제어 방법

Publications (2)

Publication Number Publication Date
JP2008097804A JP2008097804A (ja) 2008-04-24
JP2008097804A5 true JP2008097804A5 (enExample) 2010-09-24

Family

ID=39302947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007214164A Pending JP2008097804A (ja) 2006-10-13 2007-08-20 電圧制御装置および電圧制御方法

Country Status (3)

Country Link
US (2) US7502268B2 (enExample)
JP (1) JP2008097804A (enExample)
KR (1) KR100845774B1 (enExample)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845776B1 (ko) * 2006-11-23 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 센스앰프 제어회로 및 방법
KR100955682B1 (ko) * 2008-04-28 2010-05-03 주식회사 하이닉스반도체 센싱 지연회로 및 이를 이용한 반도체 메모리 장치
KR101539402B1 (ko) * 2008-10-23 2015-07-27 삼성전자주식회사 반도체 패키지
KR101047003B1 (ko) * 2009-06-26 2011-07-06 주식회사 하이닉스반도체 프리차지신호 생성회로 및 반도체 메모리 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105144B2 (ja) * 1985-05-20 1995-11-13 富士通株式会社 半導体記憶回路
JPS62228177A (ja) * 1986-03-29 1987-10-07 Toshiba Corp 半導体集積回路用許容入力電圧検査回路
US5402375A (en) * 1987-11-24 1995-03-28 Hitachi, Ltd Voltage converter arrangement for a semiconductor memory
JPH01162296A (ja) * 1987-12-19 1989-06-26 Sony Corp Ｄｒａｍ
JP2737293B2 (ja) * 1989-08-30 1998-04-08 日本電気株式会社 Ｍｏｓ型半導体記憶装置
JP2821278B2 (ja) * 1991-04-15 1998-11-05 日本電気アイシーマイコンシステム株式会社 半導体集積回路
KR0119887B1 (ko) * 1994-06-08 1997-10-30 김광호 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
US5901105A (en) * 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
JP3607760B2 (ja) 1995-10-13 2005-01-05 富士通株式会社 半導体集積回路装置
JPH10106257A (ja) * 1996-09-06 1998-04-24 Texas Instr Inc <Ti> 集積回路のメモリ装置及びプリチャージ動作を与える方法
JP3742191B2 (ja) * 1997-06-06 2006-02-01 株式会社東芝 半導体集積回路装置
JP4090570B2 (ja) * 1998-06-02 2008-05-28 株式会社ルネサステクノロジ 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法
KR100281693B1 (ko) * 1998-09-02 2001-02-15 윤종용 고속 삼상 부스터 회로
JP3863313B2 (ja) * 1999-03-19 2006-12-27 富士通株式会社 半導体記憶装置
JP4555416B2 (ja) * 1999-09-22 2010-09-29 富士通セミコンダクター株式会社 半導体集積回路およびその制御方法
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
KR100333710B1 (ko) * 1999-12-28 2002-04-22 박종섭 안정적인 리드 동작을 위한 디디알 에스디램
JP3856424B2 (ja) * 2000-12-25 2006-12-13 株式会社東芝 半導体記憶装置
JP2002231000A (ja) * 2001-02-05 2002-08-16 Mitsubishi Electric Corp 半導体記憶装置
KR100505702B1 (ko) * 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
KR100586555B1 (ko) * 2005-01-17 2006-06-08 주식회사 하이닉스반도체 내부전압 생성 제어회로 및 이를 이용한 내부전압 생성회로

Similar Documents

Publication Publication Date Title
JP5026810B2 (ja) 半導体記憶装置のアクティブサイクル制御回路及び方法
KR100757926B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
KR101008993B1 (ko) 파이프래치 회로 및 이를 이용한 반도체 메모리 장치
US7999576B2 (en) Sense amplifier control circuit
JP2008097804A5 (enExample)
KR100920843B1 (ko) 반도체 메모리 장치의 오토리프레쉬 동작 제어회로
US20150269991A1 (en) Memory unit and method of testing the same
US7042781B2 (en) Semiconductor memory device for reducing write recovery time
JP2003203498A (ja) 半導体メモリ装置
JP2014089790A5 (enExample)
KR100642441B1 (ko) 반도체 메모리 소자의 제어 회로
JP3992901B2 (ja) 書込みインタラプト書込み機能を有する同期式ｄｒａｍ半導体装置
KR20090097726A (ko) 상 변화 메모리 장치 및 그의 테스트 방법
KR102125568B1 (ko) 반도체 장치 및 그 테스트 방법
KR20150006156A (ko) 반도체 장치, 반도체 메모리 장치 및 그것의 구동 방법
KR20160075006A (ko) 반도체 메모리 장치의 컬럼 제어신호 생성 회로
JP3837267B2 (ja) ローアドレスストローブ信号発生装置
KR100406540B1 (ko) 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어회로및 방법
JP2009217926A5 (enExample)
KR100903388B1 (ko) 내부전압 제어회로 및 그 제어방법
KR101008987B1 (ko) 전원 제어 회로 및 이를 이용한 반도체 메모리 장치
KR100842759B1 (ko) 반도체메모리소자 및 그의 구동 방법
KR100935601B1 (ko) 반도체 메모리 장치의 어드레스 버퍼 제어회로
KR100583150B1 (ko) 반도체메모리장치의 데이터 억세스 방법 및 장치
KR100854458B1 (ko) 라이트 레이턴시 제어회로