JP2008028984A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008028984A
JP2008028984A JP2007020147A JP2007020147A JP2008028984A JP 2008028984 A JP2008028984 A JP 2008028984A JP 2007020147 A JP2007020147 A JP 2007020147A JP 2007020147 A JP2007020147 A JP 2007020147A JP 2008028984 A JP2008028984 A JP 2008028984A
Authority
JP
Japan
Prior art keywords
signal
level
semiconductor device
shield line
controlling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007020147A
Other languages
English (en)
Other versions
JP4914232B2 (ja
Inventor
Chang-Ho Do
昌鎬 都
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008028984A publication Critical patent/JP2008028984A/ja
Application granted granted Critical
Publication of JP4914232B2 publication Critical patent/JP4914232B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0284—Arrangements to ensure DC-balance

Abstract

【課題】隣接するラインの電圧レベルの変動に関係なく、シールドラインの電圧レベルを安定的に保持させることができる半導体装置を提供すること。
【解決手段】本発明の半導体装置は、信号の伝達のために配置されたノーマルラインと、該ノーマルラインに隣接して配置されたシールドラインと、電源電圧レベルと接地電圧レベルとの間をスイングする入力信号を受信し、前記電源電圧レベルと前記接地電圧レベルよりも所定レベル低い低電圧レベルとの間をスイングする出力信号にシフトし、前記シールドラインを介して出力するレベルシフト回路と、前記シールドラインを介して伝達される信号を出力ノードに伝達する信号入力部とを備える。
【選択図】図３

Description

本発明は、半導体装置に関し、特に、シールドラインを有する半導体メモリ装置に関する。
半導体メモリ装置は、多数のデータを記憶させる半導体装置である。半導体メモリ装置は、大別して、多数のデータを記憶しているデータ記憶領域と、データ記憶領域にあるデータに効果的にアクセスするための周辺領域とがある。データ記憶領域には、多数のデータを記憶させる多数の単位セルが配置される。周辺領域は、データ記憶領域にあるデータを受け取って外部に出力するデータ出力回路と、外部から伝達されるデータをデータ記憶領域に伝達するデータ入力回路と、データのアクセスされる位置を指定するアドレスを受信するアドレス入力回路とが配置される。また、周辺領域は、これらの回路がスムーズに動作可能な情報を記憶しているモードレジスタを備える。例えば、一回のデータアクセス時に出力されるデータの数を表すバースト長や、アドレスが入力されてからデータが出力されるまでの時間を表すＣＡＳ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）レイテンシなどに関する情報をモードレジスタが記憶している。
半導体メモリ装置において、データ入力回路、データ出力回路及びアドレス入力回路は、データアクセス動作時に動作し続ける回路である。反面、レジスタのような回路は、データにアクセスする度に動作するのではなく、半導体メモリ装置が、動作初期において、該当する情報をセットするときにのみ動作する。したがって、モードレジスタ関連のライン（配線）は、一旦、１つのレベルに指定されると、データにアクセスする動作を行うときは、ほとんど変化しないという特徴がある。
半導体メモリ装置は、効果的に内部回路及びライン（配線）を配置させるために、前述の特性を有するライン（配線）を他のライン（配線）のシールドラインとして用いる。しかし、このようなシールドラインは、同ラインの保護を受けるラインの電圧レベル遷移により、エラーを発生するという問題がある。シールドラインは、同ラインの保護を受けるラインのレベル遷移により、もともと保持すべきレベルを保持することができず、反対のレベルに遷移してしまうのである。
図１は、ライン間のカップリングキャパシタを示す図である。
同図を参照すると、シールドラインＳと、シールドラインの保護を受けるラインＡ１、Ａ２と、その間にカップリングキャパシタＣｃ１、Ｃｃ２が存在する。また、寄生キャパシタＣｓｂがシールドラインＳと基板との間に存在する。このとき、ラインＡ１、Ａ２の電圧レベルが接地電圧レベルから電源電圧レベルに上昇すると、その間に配置されたシールドラインＳは、ΔＶｃだけ上昇する。このとき、上昇したレベルがシールドラインに接続された回路の動作に影響を及ぼし、所定のレベルでない、異なるレベルの信号がシールドラインＳを介して出力され得る。同図に示す数式は、ラインＡ１、Ａ２に何ら電荷の追加流入がない状況を想定したものである。実際、半導体メモリ装置においては、ラインＡ１、Ａ２を駆動するドライバが存在するため、ラインＡ１、Ａ２の変動幅は、ラインＡ１、Ａ２を駆動するドライバの駆動能力及びライン抵抗によって異なる。
図２は、図１のカップリングキャパシタにより生じる問題をさらに詳細に示す図である。
同図を参照すると、信号出力部１０から出力される信号を信号入力部２０に伝達するシールドラインＳが配置されている。シールドラインＳを介して伝達される信号は、メモリ装置の初期セット時に必要な信号と同じように、一度セットされると、ほとんど変化しない信号である。したがって、メモリ装置がデータアクセス動作を行うノーマルモードでは、シールドラインＳに印加された信号のレベルは、一度決まったら、変化しない。
ここで、シールドラインＳがローレベルに保持されていると仮定する。シールドラインＳに隣接するラインＡ１、Ａ２には、信号が伝達され続ける。ラインＡ１、Ａ２により伝達される信号が接地電圧レベルから電源電圧レベルに上昇すると、カップリング効果により、シールドラインＳの電圧レベルがΔＶｂだけ上昇する。このとき、上昇したΔＶｂだけの電圧レベルが信号入力部２０のＭＯＳトランジスタの閾値電圧よりも高くなると、ＭＯＳトランジスタＭＮ２がターンオンされる。ＭＯＳトランジスタＭＮ２がターンオンされると、出力ノードＮ２のレベルがハイレベルからローレベルに遷移する。これは、正常にセットされた信号が誤ったレベルに変化することを意味するため、半導体メモリ装置の動作にエラーを発生し得る。
シールドラインＳの電圧レベルがハイレベルに保持されている場合も、同じ状況が起こり得る。この場合、ラインＡ１、Ａ２の電圧レベルがハイレベルからローレベルに下降すると、シールドラインＳの電圧レベルがハイレベルからΔＶｂだけ下降し得る。ΔＶｂだけ下降した電圧レベルのため、ＭＯＳトランジスタＭＰ２がターンオンされれば、ノードＮ２のレベルをローレベルからハイレベルに遷移し得る。これもまた、正常なセット状態において、信号が誤ったレベルに変化することを意味するため、半導体メモリ装置は、正常な動作ができずにエラーを発生し得る。この問題を解決するためには、信号が伝達されないダミーラインでシールドラインを構成しなければならないが、この場合には、回路の面積が増大するという問題が生じる。
特開２００６−０７４２１２
そこで、本発明は、上記問題を解決するためになされたものであり、その目的は、隣接するラインの電圧レベルの変動に関係なく、シールドラインの電圧レベルを安定的に保持させることができる半導体装置を提供することにある。
第一の発明は、信号の伝達のために配置されたノーマルラインと、該ノーマルラインに隣接して配置されたシールドラインと、電源電圧レベルと接地電圧レベルとの間をスイングする入力信号を受信し、前記電源電圧レベルと前記接地電圧レベルよりも所定レベル低い低電圧レベルとの間をスイングする出力信号にシフトし、前記シールドラインを介して出力するレベルシフト回路と、前記シールドラインを介して伝達される信号を出力ノードに伝達する信号入力部とを備える半導体装置を提供する。
第二の発明は、第一の発明に係り、レベルシフト回路が、前記入力信号のレベルを、前記電源電圧レベルと前記低電圧レベルとの間をスイングするようにレベルシフトするローレベルシフタと、該ローレベルシフタによりレベルシフトされた信号を用いて、前記シールドラインを介して駆動するドライバとを備えることを特徴とする半導体装置を提供する。
第三の発明は、第二の発明に係り、ローレベルシフタが、一側が電源電圧供給端に接続され、前記入力信号をゲート入力とする第１ＰＭＯＳトランジスタと、前記入力信号を入力端を介して受信するインバータと、一側が前記電源電圧供給端に接続され、前記インバータの出力をゲート入力とする第２ＰＭＯＳトランジスタと、一側が前記第１ＰＭＯＳトランジスタの他側に接続され、ゲートが前記第２ＰＭＯＳトランジスタの他側に接続され、他側が前記低電圧の供給される低電圧供給端に接続される第１ＮＭＯＳトランジスタと、一側が前記第２ＰＭＯＳトランジスタの他側に接続され、ゲートが前記第１ＰＭＯＳトランジスタの他側に接続され、他側が前記低電圧供給端に接続される第１ＮＭＯＳトランジスタとを備えることを特徴とする半導体装置を提供する。
第四の発明は、第三の発明に係り、ドライバが、一側が前記電源電圧供給端に接続され、前記レベルシフタの出力をゲート入力とする第３ＰＭＯＳトランジスタと、一側が前記第３ＰＭＯＳトランジスタの他側に接続され、前記レベルシフタの出力をゲート入力とし、他側が前記低電圧供給端に接続された第３ＮＭＯＳトランジスタとを備えることを特徴とする半導体装置を提供する。
第五の発明は、第一の発明に係り、信号入力部が、前記シールドラインを介して伝達される信号を用いて、前記出力ノードをプルダウンするプルダウン手段を備えることを特徴とする半導体装置を提供する。
第六の発明は、第五の発明に係り、プルダウン手段が、一側が前記出力ノードに接続され、ゲートが前記シールドラインに接続され、他側が前記接地電圧供給端に接続されるＭＯＳトランジスタを備えることを特徴とする半導体装置を提供する。
第七の発明は、第五の発明に係り、低電圧が、前記接地電圧よりも前記ＭＯＳトランジスタの閾値電圧以上のレベルだけ低いことを特徴とする半導体装置を提供する。
第八の発明は、第一の発明に係り、ノーマルラインが、前記シールドラインの一側の隣接領域及び他側の隣接領域にそれぞれ配置されることを特徴とする半導体装置を提供する。
第九の発明は、第一の発明に係り、シールドラインが、半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする半導体装置を提供する。
第十の発明は、第一の発明に係り、シールドラインを介して伝達される信号が、半導体メモリ装置のバースト長を制御する信号、ＣＡＳ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）レイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴ（Ｏｎ ｄｉｅ ｔｅｒｍｉｎａｌ）を制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする半導体装置を提供する。
第十一の発明は、信号の伝達のために配置されたノーマルラインと、該ノーマルラインに隣接して配置されたシールドラインと、電源電圧レベルと接地電圧レベルとの間をスイングする入力信号を受信し、前記電源電圧レベルよりも高いレベルの高電圧レベルと前記接地電圧レベルとの間をスイングする出力信号にシフトし、前記シールドラインを介して出力するレベルシフト回路と、前記シールドラインを介して伝達される信号を出力ノードに伝達する信号入力部とを備える半導体装置を提供する。
第十二の発明は、第十一の発明に係り、レベルシフト回路が、前記入力信号のレベルを、前記高電圧と前記接地電圧レベルとの間をスイングするようにレベルシフトするハイレベルシフタと、該ハイレベルシフタによりレベルシフトされた信号を用いて、前記シールドラインを介して駆動するドライバとを備えることを特徴とする半導体装置を提供する。
第十三の発明は、第十二の発明に係り、ハイレベルシフタが、一側が接地電圧供給端に接続され、前記入力信号をゲート入力とする第１ＮＭＯＳトランジスタと、前記入力信号を入力端を介して受信するインバータと、一側が前記接地電圧供給端に接続され、前記インバータの出力をゲート入力とする第２ＮＭＯＳトランジスタと、一側が前記第１ＮＭＯＳトランジスタの他側に接続され、ゲートが前記第２ＮＭＯＳトランジスタの他側に接続され、他側が前記高電圧の供給される高電圧供給端に接続される第１ＰＭＯＳトランジスタと、一側が前記第２ＮＭＯＳトランジスタの他側に接続され、ゲートが前記第１ＮＭＯＳトランジスタの他側に接続され、他側が前記高電圧供給端に接続される第２ＰＭＯＳトランジスタとを備えることを特徴とする半導体装置を提供する。
第十四の発明は、第十三の発明に係り、ドライバが、一側が前記高電圧供給端に接続され、前記レベルシフタの出力をゲート入力とする第３ＰＭＯＳトランジスタと、一側が前記第３ＰＭＯＳトランジスタの他側に接続され、前記レベルシフタの出力をゲート入力とし、他側が前記接地電圧供給端に接続された第３ＮＭＯＳトランジスタとを備えることを特徴とする半導体装置を提供する。
第十五の発明は、第十一の発明に係り、信号入力部が、前記シールドラインを介して伝達される信号を用いて、前記出力ノードをプルアップするプルアップ手段を備えることを特徴とする半導体装置を提供する。
第十六の発明は、第十五の発明に係り、プルアップ手段が、一側が前記出力ノードに接続され、ゲートが前記シールドラインに接続され、他側が前記電源電圧供給端に接続されるＭＯＳトランジスタを備えることを特徴とする半導体装置を提供する。
第十七の発明は、第十六の発明に係り、高電圧が、前記電源電圧よりも前記ＭＯＳトランジスタの閾値電圧以上のレベルだけ高いことを特徴とする半導体装置を提供する。
第十八の発明は、第十一の発明に係り、ノーマルラインが、前記シールドラインの一側の隣接領域と他側の隣接領域とにそれぞれ配置されることを特徴とする半導体装置を提供する。
第十九の発明は、第十一の発明に係り、シールドラインが、半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする半導体装置を提供する。
第二十の発明は、第十一の発明に係り、シールドラインを介して伝達される信号が、半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする半導体装置を提供する。
第二十一の発明は、信号の伝達のために配置されたノーマルラインと、該ノーマルラインに隣接して配置されたシールドラインと、電源電圧レベルと接地電圧レベルとの間をスイングする入力信号を受信し、前記電源電圧レベルよりも所定レベル高い高電圧レベルと前記接地電圧レベルよりも所定レベル低い低電圧レベルとの間をスイングする出力信号にシフトし、前記シールドラインを介して出力するレベルシフト回路と、前記シールドラインを介して伝達される信号を出力ノードに伝達する信号入力部とを備える半導体装置を提供する。
第二十二の発明は、第二十一の発明に係り、レベルシフト回路が、前記入力信号のレベルを、前記高電圧レベルと前記接地電圧レベルとの間をスイングするようにレベルシフトするハイレベルシフタと、該ハイレベルシフタから出力される出力信号のレベルを、前記高電圧レベルと前記低電圧レベルとの間をスイングするようにレベルシフトするローレベルシフタと、該ローレベルシフタから出力される出力信号を用いて、前記シールドラインを介して駆動するドライバとを備えることを特徴とする半導体装置を提供する。
第二十三の発明は、第二十二の発明に係り、ハイレベルシフタが、一側が接地電圧供給端に接続され、前記入力信号をゲート入力とする第１ＮＭＯＳトランジスタと、前記入力信号を入力端を介して受信する第１インバータと、一側が前記接地電圧供給端に接続され、前記インバータの出力をゲート入力とする第２ＮＭＯＳトランジスタと、一側が前記第１ＮＭＯＳトランジスタの他側に接続され、ゲートが前記第２ＮＭＯＳトランジスタの他側に接続され、他側が前記高電圧の供給される高電圧供給端に接続される第１ＰＭＯＳトランジスタと、一側が前記第２ＮＭＯＳトランジスタの他側に接続され、ゲートが前記第１ＮＭＯＳトランジスタの他側に接続され、他側が前記高電圧供給端に接続される第２ＰＭＯＳトランジスタとを備えることを特徴とする半導体装置を提供する。
第二十四の発明は、第二十三の発明に係り、ローレベルシフタが、一側が前記高電圧供給端に接続され、前記入力信号をゲート入力とする第３ＰＭＯＳトランジスタと、前記入力信号を入力端を介して受信する第２インバータと、一側が前記高電圧供給端に接続され、前記インバータの出力をゲート入力とする第４ＰＭＯＳトランジスタと、一側が前記第３ＰＭＯＳトランジスタの他側に接続され、ゲートが前記第４ＰＭＯＳトランジスタの他側に接続され、他側が前記低電圧の供給される低電圧供給端に接続される第３ＮＭＯＳトランジスタと、一側が前記第４ＰＭＯＳトランジスタの他側に接続され、ゲートが前記第３ＰＭＯＳトランジスタの他側に接続され、他側が前記低電圧供給端に接続される第４ＮＭＯＳトランジスタとを備えることを特徴とする半導体装置を提供する。
第二十五の発明は、第二十三の発明に係り、ドライバが、一側が前記高電圧供給端に接続され、前記レベルシフタの出力をゲート入力とする第３ＰＭＯＳトランジスタと、一側が前記第３ＰＭＯＳトランジスタの他側に接続され、前記レベルシフタの出力をゲート入力とし、他側が前記低電圧供給端に接続された第３ＮＭＯＳトランジスタとを備えることを特徴とする半導体装置を提供する。
第二十六の発明は、第二十一の発明に係り、信号入力部が、前記シールドラインを介して伝達される信号を用いて、前記出力ノードをプルダウンするプルダウン手段と、前記シールドラインを介して伝達される信号を用いて、前記出力ノードをプルアップするプルアップ手段とを備えることを特徴とする半導体装置を提供する。
第二十七の発明は、第二十六の発明に係り、プルダウン手段が、一側が前記出力ノードに接続され、ゲートが前記シールドラインに接続され、他側が前記接地電圧供給端に接続されるＮＭＯＳトランジスタを備えることを特徴とする半導体装置を提供する。
第二十八の発明は、第二十七の発明に係り、プルアップ手段が、一側が前記出力ノードに接続され、ゲートが前記シールドラインに接続され、他側が前記電源電圧供給端に接続されるＰＭＯＳトランジスタを備えることを特徴とする半導体装置を提供する。
第二十九の発明は、第二十八の発明に係り、低電圧が、前記接地電圧よりも前記ＮＭＯＳトランジスタの閾値電圧以上のレベルだけ低いことを特徴とする半導体装置を提供する。
第三十の発明は、第二十九の発明に係り、高電圧が、前記電源電圧よりも前記ＰＭＯＳトランジスタの閾値電圧以上のレベルだけ高いことを特徴とする半導体装置を提供する。
第三十一の発明は、第二十一の発明に係り、ノーマルラインが、前記シールドラインの一側の隣接領域と他側の隣接領域とにそれぞれ配置されることを特徴とする半導体装置を提供する。
第三十二の発明は、第二十一の発明に係り、シールドラインが、半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする半導体装置を提供する。
第三十三の発明は、第二十一の発明に係り、シールドラインを介して伝達される信号が、半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする半導体装置を提供する。
第三十四の発明は、接地電圧レベルを保持する制御信号を生成するステップと、該制御信号を用いて、シールドラインの電圧レベルを前記接地電圧よりも所定レベル低い低電圧レベルに駆動するステップと、前記シールドラインの駆動された状態を用いて信号を伝達するステップとを備える半導体装置の駆動方法を提供する。
第三十五の発明は、第三十四の発明に係り、駆動するステップが、前記制御信号の信号レベルを前記低電圧レベルにシフトするステップと、前記シフト信号を用いて前記シールドラインを駆動するステップとを含むことを特徴とする半導体装置の駆動方法を提供する。
第三十六の発明は、第三十五の発明に係り、低電圧が、前記接地電圧よりも前記シールドラインの信号を受信するＭＯＳトランジスタの閾値電圧以上のレベルだけ低いことを特徴とする半導体装置の駆動方法を提供する。
第三十七の発明は、第三十四の発明に係り、シールドラインが、半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする半導体装置の駆動方法を提供する。
第三十八の発明は、第三十四の発明に係り、シールドラインを介して伝達される信号が、半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする半導体装置の駆動方法を提供する。
第三十九の発明は、電源電圧レベルを保持する制御信号を生成するステップと、該制御信号を用いて、シールドラインの電圧レベルを前記電源電圧よりも所定レベル高い高電圧レベルに駆動するステップと、前記シールドラインの駆動された状態を用いて信号を伝達するステップとを備えることを特徴とする半導体装置の駆動方法を提供する。
第四十の発明は、第三十九の発明に係り、駆動するステップが、前記制御信号の信号レベルを前記高電圧レベルにシフトするステップと、前記シフト信号を用いて前記シールドラインを駆動するステップとを含むことを特徴とする半導体装置の駆動方法を提供する。
第四十一の発明は、第四十の発明に係り、高電圧が、前記電源電圧よりも前記シールドラインの信号を受信するＭＯＳトランジスタの閾値電圧以上のレベルだけ高いことを特徴とする半導体装置の駆動方法を提供する。
第四十二の発明は、第三十九の発明に係り、シールドラインが、半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする半導体装置の駆動方法を提供する。
第四十三の発明は、第三十九の発明に係り、シールドラインを介して伝達される信号が、半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする半導体装置の駆動方法を提供する。
第四十四の発明は、電源電圧レベルと接地電圧レベルとの間をスイングする入力信号をスイングするステップと、前記入力信号を用いて、前記電源電圧よりも所定レベル高い高電圧レベルと前記接地電圧レベルよりも所定レベル低い低電圧レベルとの間をスイングする駆動信号にレベルシフトするステップと、前記駆動信号を用いてシールドラインを駆動するステップと、前記シールドラインの駆動された状態を用いて信号を伝達するステップとを備えることを特徴とする半導体装置の駆動方法を提供する。
第四十五の発明は、第四十四の発明に係り、高電圧が、前記電源電圧よりも前記シールドラインの信号を受信するＮＭＯＳトランジスタの閾値電圧以上のレベルだけ高いことを特徴とする半導体装置の駆動方法を提供する。
第四十六の発明は、第四十四の発明に係り、低電圧が、前記接地電圧よりも前記シールドラインの信号を受信するＰＭＯＳトランジスタの閾値電圧以上のレベルだけ低いことを特徴とする半導体装置の駆動方法を提供する。
第四十七の発明は、第四十四の発明に係り、シールドラインが、半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする半導体装置の駆動方法を提供する。
第四十八の発明は、第四十四の発明に係り、シールドラインを介して伝達される信号が、半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする半導体装置の駆動方法を提供する。
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
図３は、本発明の好ましい第１実施形態に係る半導体装置を示す回路図である。
同図を参照すると、本実施形態に係る半導体装置は、信号の伝達のために配置されたノーマルラインＡ１、Ａ２と、ノーマルラインＡ１、Ａ２に隣接して配置されたシールドラインＳｂと、電源電圧ＶＤＤレベルと接地電圧ＶＳＳレベルとの間をスイングする入力信号Ｎ１を受信し、電源電圧ＶＤＤレベルと前記接地電圧レベルよりも所定レベル低い低電圧ＶＢＢレベルとの間をスイングする出力信号にシフトし、シールドラインを介して出力するレベルシフト回路１１０と、シールドラインＳｂを介して伝達される信号を出力ノードに伝達する信号入力部１２０とを備える。ノーマルラインＡ１、Ａ２は、シールドラインＳｂの一側の隣接領域と他側の隣接領域にそれぞれ配置される。
レベルシフト回路１１０は、入力信号のレベルを、電源電圧ＶＤＤレベルと低電圧ＶＢＢレベルとの間をスイングするようにレベルシフトするローレベルシフタ１１１と、ローレベルシフタ１１１によりレベルシフトされた信号を用いて、シールドラインを介して駆動するドライバ１１２とを備える。
ドライバ１１２は、一側が電源電圧ＶＤＤ供給端に接続され、ローレベルシフタ１１１の出力をゲート入力とするＰＭＯＳトランジスタＭＰ３と、一側がＰＭＯＳトランジスタＭＰ３の他側に接続され、ローレベルシフタ１１１の出力をゲート入力とし、他側が低電圧ＶＢＢ供給端に接続されたＮＭＯＳトランジスタＭＮ３とを備える。
信号入力部１２０は、シールドラインＳｂを介して伝達される信号を用いて出力ノードをプルダウンするプルダウン用ＭＯＳトランジスタＭＮ４を備える。低電圧ＶＢＢは、接地電圧ＶＳＳよりもＭＯＳトランジスタＭＮ４の閾値電圧以上のレベルだけ低いことを特徴とする。
シールドラインＳｂは、半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化のないラインを主に使用する。半導体メモリ装置の場合、アクティブ動作及びプリチャージ動作、ライト／リード動作及びリフレッシュ動作が行われるとき、その位相が変化せずに一定のレベルを保持する信号が通過するラインをシールドラインとして適用することができる。例えば、半導体メモリ装置の場合には、シールドラインＳｂを介して伝達される信号は、半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴ（Ｏｎ Ｄｉｅ Ｔｅｒｍｉｎａｌ）を制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号などが挙げられる。
また、ローレベルシフタ１１１の位置は、ドライバ１１２の前に位置することもできるが、他の場所に位置することもできる。例えば、複数の信号をデコードしてシールドラインに印加される信号が生成される場合、デコード前の信号をレベルシフトするために、レベルシフタをデコーダ（図示せず）の前に配置させることもできる。この場合には、デコーダがレベルシフタの出力信号をデコードし、デコードして出力される信号がシールドラインに伝達される。
また、ここでの低電圧ＶＢＢは、半導体メモリ装置の場合、接地電圧よりも低いレベルを保持するバルク電圧として用いられる電圧をそのまま使用することもできる。この場合、別途に低電圧ＶＢＢを生成させる生成部を備える必要はなくなる。
図４は、図３のローレベルシフタを示す回路図である。
同図を参照すると、ローレベルシフタ１１１は、一側が電源電圧ＶＤＤ供給端に接続され、入力信号Ｎ１（ＩＮ）をゲート入力とするＰＭＯＳトランジスタＭ１と、入力端を介して入力信号を受信するインバータＩ３と、一側が電源電圧ＶＤＤ供給端に接続され、インバータＩ３の出力をゲート入力とするＰＭＯＳトランジスタＭ２と、一側がＰＭＯＳトランジスタＭ１の他側に接続され、ゲートがＰＭＯＳトランジスタＭ２の他側に接続され、他側が低電圧ＶＳＳの供給される低電圧ＶＢＢ供給端に接続されるＮＭＯＳトランジスタＭ３と、一側がＰＭＯＳトランジスタＭ２の他側に接続され、ゲートが前記ＰＭＯＳトランジスタＭ１の他側に接続され、他側が低電圧ＶＢＢ供給端に接続されるＮＭＯＳトランジスタＭ４とを備える。
図５は、図３の半導体装置の動作を示す波形図である。図３ないし図６を参照して、本実施形態に係る半導体装置の動作を説明する。
まず、図５の左側に示す波形図を参照すると、シールドラインが接地電圧レベルＶＳＳに保持されていると、隣接するノーマルラインＡ１、Ａ２を通過する信号の変化に応じてノードＮ２が不要な方向に変化し、エラーを発生し得る。
しかし、図５の右側に示す波形図のように、本実施形態に係る半導体装置は、シールドラインにローレベルの信号が保持されている場合、接地電圧ＶＳＳレベルに保持させるのではなく、低電圧ＶＢＢレベルに保持させる。ここで、低電圧ＶＢＢは、接地電圧ＶＳＳレベルよりも、信号入力部１２０を構成するＭＯＳトランジスタＭＮ４の閾値電圧以上のレベルだけ低いレベルを保持させればよい。
シールドラインＳｂに印加される電圧レベルが、隣接するノーマルラインＡ１、Ａ２を通過する信号の遷移によりΔＶｂだけ上昇しても、低電圧ＶＢＢレベルよりΔＶｂだけ上昇するため、信号入力部１２０のＭＯＳトランジスタＭＮ４は、不要な時間にはターンオンされない。したがって、カップリング効果により、シールドラインＳｂの電圧レベルが変動しても、結局、ノードＮ２を介して伝達される信号は、もとの状態を保持するようになる。すなわち、ノードＮ２は、電源電圧レベルを保持するのである。
図６は、本発明の好ましい第２実施形態に係る半導体装置を示す回路図である。
同図を参照すると、本実施形態に係る半導体装置は、信号の伝達のために配置されたノーマルラインＡ１、Ａ２と、ノーマルラインＡ１、Ａ２に隣接して配置されたシールドラインＳｂと、電源電圧ＶＤＤレベルと接地電圧ＶＳＳレベルとの間をスイングする入力信号Ｎ１を受信し、電源電圧ＶＤＤレベルよりも高いレベルの高電圧ＶＰＰレベルと接地電圧ＶＳＳレベルとの間をスイングする出力信号にシフトし、シールドラインＳｂを介して出力するレベルシフト回路２１０と、シールドラインＳｂを介して伝達される信号を出力ノードＮ２に伝達する信号入力部２２０とを備える。
レベルシフト回路２１０は、入力信号のレベルを、高電圧ＶＰＰレベルと接地電圧ＶＳＳレベルとの間をスイングするようにレベルシフトするハイレベルシフタ２１１と、ハイレベルシフタ２１１によりレベルシフトされた信号を用いて、シールドラインを介して駆動するドライバ２１２とを備える。
ドライバ２１２は、一側が高電圧ＶＰＰ供給端に接続され、レベルシフタ２１１の出力をゲート入力とするＰＭＯＳトランジスタＭＰ４と、一側がＰＭＯＳトランジスタＭＰ４の他側に接続され、レベルシフタ２１１の出力をゲート入力とし、他側が接地電圧ＶＳＳ供給端に接続されたＮＭＯＳトランジスタＭＮ５とを備える。
信号入力部２２０は、シールドラインＳｂを介して伝達される信号を用いて出力ノードＮ２をプルアップするプルアップ用ＭＯＳトランジスタＭＰ５を備える。高電圧ＶＰＰは、接地電圧ＶＳＳレベルよりもＭＯＳトランジスタＭＰ５の閾値電圧以上のレベルだけ高いことを特徴とする。
シールドラインＳｂは、半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化のないラインを主に使用する。半導体メモリ装置の場合、アクティブ動作及びプリチャージ動作、ライト／リ―ド動作及びリフレッシュ動作が行われるとき、その位相が変化せずに一定のレベルを保持する信号が通過するラインをシールドラインに適用することができる。例えば、半導体メモリ装置の場合には、シールドラインＳｂを介して伝達される信号は、半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動入力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号などが挙げられる。
ここで、ハイレベルシフト２１１の位置は、ドライバ２１２の前に位置することもできるが、他の場所に位置することもできる。例えば、複数の信号をデコードしてシールドラインに印加される信号が生成される場合、デコード前の信号をレベルシフトするために、レベルシフタをデコーダ（図示せず）の前に配置させることもできる。この場合には、デコーダがレベルシフタの出力信号をデコードし、デコーデドして出力される信号がシールドラインに伝達される。
また、ここでの高電圧ＶＰＰは、半導体メモリ装置の場合、電源電圧よりも高いレベルを保持するワードライン活性化電圧をそのまま使用することもできる。この場合、別途に高電圧ＶＰＰを生成する生成部を備える必要はなくなる。
図７は、図６のハイレベルシフタを示す回路図である。
同図を参照すると、ハイレベルシフタ２１１は、一側が接地電圧ＶＳＳ供給端に接続され、入力信号Ｎ１（ＩＮ）をゲート入力とするＮＭＯＳトランジスタＭ７と、入力端を介して入力信号を受信するインバータＩ４と、一側が接地電圧ＶＳＳ供給端に接続され、インバータＩ４の出力をゲート入力とするＮＭＯＳトランジスタＭ８と、一側がＮＭＯＳトランジスタＭ７の他側に接続され、ゲートがＮＭＯＳトランジスタＭ８の他側に接続され、他側が高電圧ＶＰＰの供給される高電圧ＶＰＰ供給端に接続されるＰＭＯＳトランジスタＭ５と、一側がＮＭＯＳトランジスタＭ８の他側に接続され、ゲートがＮＭＯＳトランジスタＭ７の他側に接続され、他側が前記高電圧ＶＰＰ供給端に接続されるＰＭＯＳトランジスタＭ６とを備える。
図８は、図６の半導体装置の動作を示す波形図である。図６ないし図８を参照して、本実施形態に係る半導体装置の動作を説明する。
まず、図８の左側に示す波形図を参照すると、シールドラインＳｂが電源電圧ＶＤＤに保持されていると、隣接するノーマルラインＡ１、Ａ２を通過する信号の変化に応じてノードＮ２が不要な方向に変化し、エラーを発生し得る。
しかし、図５の右側に示す波形図のように、本実施形態に係る半導体装置は、シールドラインにハイレベルの信号が保持される場合、電源電圧ＶＤＤレベルに保持するのではなく、高電圧ＶＰＰレベルに保持させる。ここで、高電圧ＶＰＰは、電源電圧ＶＤＤレベルよりも、信号入力部２２０を構成するＭＯＳトランジスタＭＰ５の閾値電圧以上のレベルだけ高いレベルを保持させればよい。
シールドラインＳｂに印加される電圧レベルが、隣接するノーマルラインＡ１、Ａ２を通過する信号の遷移によりΔＶｂだけ下降しても、高電圧ＶＰＰレベルよりΔＶｂだけ下降するため、信号入力部２２０のＭＯＳトランジスタＭＰ５は、不要な時間にはターンオンされない。したがって、カップリング効果により、シールドラインＳｂの電圧レベルが変動しても、結局、ノードＮ２を介して伝達される信号は、もとの状態を保持するようになる。すなわち、ノードＮ２は、接地電圧ＶＳＳレベルを保持するのである。
図９は、本発明の好ましい第３実施形態に係る半導体装置を示す回路図である。
同図を参照すると、本実施形態に係る半導体装置は、信号の伝達のために配置されたノーマルラインＡ１、Ａ２と、ノーマルラインＡ１、Ａ２に隣接して配置されたシールドラインＳｂと、電源電圧ＶＤＤレベルと接地電圧ＶＳＳレベルとの間をスイングする入力信号Ｎ１を受信し、電源電圧ＶＤＤレベルよりも所定レベル高い高電圧ＶＰＰレベルと、接地電圧ＶＳＳレベルよりも所定レベル低い低電圧ＶＢＢレベルとの間をスイングする出力信号にシフトし、シールドラインＳｂを介して出力するレベルシフト回路３１０と、シールドラインＳｂを介して伝達される信号を出力ノードＮ２に伝達する信号入力部３２０とを備える。
第３実施形態に係る半導体装置は、第１実施形態に係る半導体装置と第２実施形態に係る半導体装置とを一体化したものである。したがって、第３実施形態に係る半導体装置の動作は、第１実施形態及び第２実施形態に係る半導体装置の動作に類似しているため、説明の便宜上、詳細な説明は省略する。
第１実施形態及び第２実施形態と異なる点は、ハイレベルシフタ３１１の出力信号をローレベルシフタ３１２が受信するため、ローレベルシフタ３１２の駆動電圧は、高電圧ＶＰＰと低電圧ＶＢＢになるということである。ハイレベルシフタ３１１及びローレベルシフタ３１２は、それぞれ図７と図４に示された回路を用いて構成することができる。また、信号入力部３２０は、プルアップ用ＭＯＳトランジスタＭＰ７とプルダウン用ＭＯＳトランジスタＭＮ７とを共に備える。
本発明によると、シールドラインに隣接するラインで信号が伝達される過程において、信号の遷移によってシールドラインが影響を受けても、シールドラインが接続された最終ノードは、所望の信号を保持することができる。したがって、本発明は、従来のように、初期セットなどのノーマル動作時に、一定の値を保持する信号を伝達するラインをシールドラインとして継続して使用することができるという効果がある。
また、本発明によると、シールドラインの信号を受信する回路の面では、入力端のＮＭＯＳトランジスタのゲートバイアスがソースバイアスよりも低く、且つ、入力端のＰＭＯＳトランジスタのゲートバイアスがソースバイアスよりも高い。したがって、入力端に接続されたＭＯＳトランジスタを介した漏れ電流を低減することができるという効果もある。
以上、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
ライン間のカップリングキャパシタを示す図である。 図１のカップリングキャパシタにより生じる問題を示す図である。 本発明の好ましい第１実施形態に係る半導体装置を示す回路図である。 図３のローレベルシフタを示す回路図である。 図３の半導体装置の動作を示す波形図である。 本発明の好ましい第２実施形態に係る半導体装置を示す回路図である。 図６のハイレベルシフタを示す回路図である。 図６の半導体装置の動作を示す波形図である。 本発明の好ましい第３実施形態に係る半導体装置を示す回路図である。
符号の説明
Ｓ、Ｓａ、Ｓｂ シールドライン
Ａ１、Ａ２ ノーマルライン
ＶＰＰ 高電圧
ＶＢＢ 低電圧
ＶＤＤ 電源電圧
ＶＳＳ 接地電圧
Ｍ１〜Ｍ８ ＭＯＳトランジスタ
ＭＰ１〜ＭＰ７ ＰＭＯＳトランジスタ
ＭＮ１〜ＭＮ７ ＮＭＯＳトランジスタ

Claims (48)

  1. 信号の伝達のために配置されたノーマルラインと、
    該ノーマルラインに隣接して配置されたシールドラインと、
    電源電圧レベルと接地電圧レベルとの間をスイングする入力信号を受信し、前記電源電圧レベルと前記接地電圧レベルよりも所定レベル低い低電圧レベルとの間をスイングする出力信号にシフトし、前記シールドラインを介して出力するレベルシフト回路と、
    前記シールドラインを介して伝達される信号を出力ノードに伝達する信号入力部と
    を備えることを特徴とする半導体装置。
  2. 前記レベルシフト回路が、
    前記入力信号のレベルを、前記電源電圧レベルと前記低電圧レベルとの間をスイングするようにレベルシフトするローレベルシフタと、
    該ローレベルシフタによりレベルシフトされた信号を用いて、前記シールドラインを介して駆動するドライバと
    を備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記ローレベルシフタが、
    一側が電源電圧供給端に接続され、前記入力信号をゲート入力とする第１ＰＭＯＳトランジスタと、
    前記入力信号を入力端を介して受信するインバータと、
    一側が前記電源電圧供給端に接続され、前記インバータの出力をゲート入力とする第２ＰＭＯＳトランジスタと、
    一側が前記第１ＰＭＯＳトランジスタの他側に接続され、ゲートが前記第２ＰＭＯＳトランジスタの他側に接続され、他側が前記低電圧の供給される低電圧供給端に接続される第１ＮＭＯＳトランジスタと、
    一側が前記第２ＰＭＯＳトランジスタの他側に接続され、ゲートが前記第１ＰＭＯＳトランジスタの他側に接続され、他側が前記低電圧供給端に接続される第１ＮＭＯＳトランジスタと
    を備えることを特徴とする請求項２に記載の半導体装置。
  4. 前記ドライバが、
    一側が前記電源電圧供給端に接続され、前記レベルシフタの出力をゲート入力とする第３ＰＭＯＳトランジスタと、
    一側が前記第３ＰＭＯＳトランジスタの他側に接続され、前記レベルシフタの出力をゲート入力とし、他側が前記低電圧供給端に接続された第３ＮＭＯＳトランジスタと
    を備えることを特徴とする請求項３に記載の半導体装置。
  5. 前記信号入力部が、
    前記シールドラインを介して伝達される信号を用いて、前記出力ノードをプルダウンするプルダウン手段を備えることを特徴とする請求項１に記載の半導体装置。
  6. 前記プルダウン手段が、
    一側が前記出力ノードに接続され、ゲートが前記シールドラインに接続され、他側が前記接地電圧供給端に接続されるＭＯＳトランジスタを備えることを特徴とする請求項５に記載の半導体装置。
  7. 前記低電圧が、
    前記接地電圧よりも前記ＭＯＳトランジスタの閾値電圧以上のレベルだけ低いことを特徴とする請求項５に記載の半導体装置。
  8. 前記ノーマルラインが、
    前記シールドラインの一側の隣接領域及び他側の隣接領域にそれぞれ配置されることを特徴とする請求項１に記載の半導体装置。
  9. 前記シールドラインが、
    半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする請求項１に記載の半導体装置。
  10. 前記シールドラインを介して伝達される信号が、
    半導体メモリ装置のバースト長を制御する信号、ＣＡＳ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）レイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴ（Ｏｎ ｄｉｅ ｔｅｒｍｉｎａｌ）を制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする請求項１に記載の半導体装置。
  11. 信号の伝達のために配置されたノーマルラインと、
    該ノーマルラインに隣接して配置されたシールドラインと、
    電源電圧レベルと接地電圧レベルとの間をスイングする入力信号を受信し、前記電源電圧レベルよりも高いレベルの高電圧レベルと前記接地電圧レベルとの間をスイングする出力信号にシフトし、前記シールドラインを介して出力するレベルシフト回路と、
    前記シールドラインを介して伝達される信号を出力ノードに伝達する信号入力部と
    を備えることを特徴とする半導体装置。
  12. 前記レベルシフト回路が、
    前記入力信号のレベルを、前記高電圧と前記接地電圧レベルとの間をスイングするようにレベルシフトするハイレベルシフタと、
    該ハイレベルシフタによりレベルシフトされた信号を用いて、前記シールドラインを介して駆動するドライバと
    を備えることを特徴とする請求項１１に記載の半導体装置。
  13. 前記ハイレベルシフタが、
    一側が接地電圧供給端に接続され、前記入力信号をゲート入力とする第１ＮＭＯＳトランジスタと、
    前記入力信号を入力端を介して受信するインバータと、
    一側が前記接地電圧供給端に接続され、前記インバータの出力をゲート入力とする第２ＮＭＯＳトランジスタと、
    一側が前記第１ＮＭＯＳトランジスタの他側に接続され、ゲートが前記第２ＮＭＯＳトランジスタの他側に接続され、他側が前記高電圧の供給される高電圧供給端に接続される第１ＰＭＯＳトランジスタと、
    一側が前記第２ＮＭＯＳトランジスタの他側に接続され、ゲートが前記第１ＮＭＯＳトランジスタの他側に接続され、他側が前記高電圧供給端に接続される第２ＰＭＯＳトランジスタと
    を備えることを特徴とする請求項１２に記載の半導体装置。
  14. 前記ドライバが、
    一側が前記高電圧供給端に接続され、前記レベルシフタの出力をゲート入力とする第３ＰＭＯＳトランジスタと、
    一側が前記第３ＰＭＯＳトランジスタの他側に接続され、前記レベルシフタの出力をゲート入力とし、他側が前記接地電圧供給端に接続された第３ＮＭＯＳトランジスタと
    を備えることを特徴とする請求項１３に記載の半導体装置。
  15. 前記信号入力部が、
    前記シールドラインを介して伝達される信号を用いて、前記出力ノードをプルアップするプルアップ手段を備えることを特徴とする請求項１１に記載の半導体装置。
  16. 前記プルアップ手段が、
    一側が前記出力ノードに接続され、ゲートが前記シールドラインに接続され、他側が前記電源電圧供給端に接続されるＭＯＳトランジスタを備えることを特徴とする請求項１５に記載の半導体装置。
  17. 前記高電圧が、
    前記電源電圧よりも前記ＭＯＳトランジスタの閾値電圧以上のレベルだけ高いことを特徴とする請求項１６に記載の半導体装置。
  18. 前記ノーマルラインが、
    前記シールドラインの一側の隣接領域と他側の隣接領域とにそれぞれ配置されることを特徴とする請求項１１に記載の半導体装置。
  19. 前記シールドラインが、
    半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする請求項１１に記載の半導体装置。
  20. 前記シールドラインを介して伝達される信号が、
    半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする請求項１１に記載の半導体装置。
  21. 信号の伝達のために配置されたノーマルラインと、
    該ノーマルラインに隣接して配置されたシールドラインと、
    電源電圧レベルと接地電圧レベルとの間をスイングする入力信号を受信し、前記電源電圧レベルよりも所定レベル高い高電圧レベルと前記接地電圧レベルよりも所定レベル低い低電圧レベルとの間をスイングする出力信号にシフトし、前記シールドラインを介して出力するレベルシフト回路と、
    前記シールドラインを介して伝達される信号を出力ノードに伝達する信号入力部と
    を備えることを特徴とする半導体装置。
  22. 前記レベルシフト回路が、
    前記入力信号のレベルを、前記高電圧レベルと前記接地電圧レベルとの間をスイングするようにレベルシフトするハイレベルシフタと、
    該ハイレベルシフタから出力される出力信号のレベルを、前記高電圧レベルと前記低電圧レベルとの間をスイングするようにレベルシフトするローレベルシフタと、
    該ローレベルシフタから出力される出力信号を用いて、前記シールドラインを介して駆動するドライバと
    を備えることを特徴とする請求項２１に記載の半導体装置。
  23. 前記ハイレベルシフタが、
    一側が接地電圧供給端に接続され、前記入力信号をゲート入力とする第１ＮＭＯＳトランジスタと、
    前記入力信号を入力端を介して受信する第１インバータと、
    一側が前記接地電圧供給端に接続され、前記インバータの出力をゲート入力とする第２ＮＭＯＳトランジスタと、
    一側が前記第１ＮＭＯＳトランジスタの他側に接続され、ゲートが前記第２ＮＭＯＳトランジスタの他側に接続され、他側が前記高電圧の供給される高電圧供給端に接続される第１ＰＭＯＳトランジスタと、
    一側が前記第２ＮＭＯＳトランジスタの他側に接続され、ゲートが前記第１ＮＭＯＳトランジスタの他側に接続され、他側が前記高電圧供給端に接続される第２ＰＭＯＳトランジスタと
    を備えることを特徴とする請求項２２に記載の半導体装置。
  24. 前記ローレベルシフタが、
    一側が前記高電圧供給端に接続され、前記入力信号をゲート入力とする第３ＰＭＯＳトランジスタと、
    前記入力信号を入力端を介して受信する第２インバータと、
    一側が前記高電圧供給端に接続され、前記インバータの出力をゲート入力とする第４ＰＭＯＳトランジスタと、
    一側が前記第３ＰＭＯＳトランジスタの他側に接続され、ゲートが前記第４ＰＭＯＳトランジスタの他側に接続され、他側が前記低電圧の供給される低電圧供給端に接続される第３ＮＭＯＳトランジスタと、
    一側が前記第４ＰＭＯＳトランジスタの他側に接続され、ゲートが前記第３ＰＭＯＳトランジスタの他側に接続され、他側が前記低電圧供給端に接続される第４ＮＭＯＳトランジスタと
    を備えることを特徴とする請求項２３に記載の半導体装置。
  25. 前記ドライバが、
    一側が前記高電圧供給端に接続され、前記レベルシフタの出力をゲート入力とする第３ＰＭＯＳトランジスタと、
    一側が前記第３ＰＭＯＳトランジスタの他側に接続され、前記レベルシフタの出力をゲート入力とし、他側が前記低電圧供給端に接続された第３ＮＭＯＳトランジスタと
    を備えることを特徴とする請求項２３に記載の半導体装置。
  26. 前記信号入力部が、
    前記シールドラインを介して伝達される信号を用いて、前記出力ノードをプルダウンするプルダウン手段と、
    前記シールドラインを介して伝達される信号を用いて、前記出力ノードをプルアップするプルアップ手段と
    を備えることを特徴とする請求項２１に記載の半導体装置。
  27. 前記プルダウン手段が、
    一側が前記出力ノードに接続され、ゲートが前記シールドラインに接続され、他側が前記接地電圧供給端に接続されるＮＭＯＳトランジスタを備えることを特徴とする請求項２６に記載の半導体装置。
  28. 前記プルアップ手段が、
    一側が前記出力ノードに接続され、ゲートが前記シールドラインに接続され、他側が前記電源電圧供給端に接続されるＰＭＯＳトランジスタを備えることを特徴とする請求項２７に記載の半導体装置。
  29. 前記低電圧が、
    前記接地電圧よりも前記ＮＭＯＳトランジスタの閾値電圧以上のレベルだけ低いことを特徴とする請求項２８に記載の半導体装置。
  30. 前記高電圧が、
    前記電源電圧よりも前記ＰＭＯＳトランジスタの閾値電圧以上のレベルだけ高いことを特徴とする請求項２９に記載の半導体装置。
  31. 前記ノーマルラインが、
    前記シールドラインの一側の隣接領域と他側の隣接領域とにそれぞれ配置されることを特徴とする請求項２１に記載の半導体装置。
  32. 前記シールドラインが、
    半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする請求項２１に記載の半導体装置。
  33. 前記シールドラインを介して伝達される信号が、
    半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする請求項２１に記載の半導体装置。
  34. 接地電圧レベルを保持する制御信号を生成するステップと、
    該制御信号を用いて、シールドラインの電圧レベルを前記接地電圧よりも所定レベル低い低電圧レベルに駆動するステップと、
    前記シールドラインの駆動された状態を用いて信号を伝達するステップと
    を備えることを特徴とする半導体装置の駆動方法。
  35. 前記駆動するステップが、
    前記制御信号の信号レベルを前記低電圧レベルにシフトするステップと、
    前記シフト信号を用いて前記シールドラインを駆動するステップと
    を含むことを特徴とする請求項３４に記載の半導体装置の駆動方法。
  36. 前記低電圧が、
    前記接地電圧よりも前記シールドラインの信号を受信するＭＯＳトランジスタの閾値電圧以上のレベルだけ低いことを特徴とする請求項３５に記載の半導体装置の駆動方法。
  37. 前記シールドラインが、
    半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする請求項３４に記載の半導体装置の駆動方法。
  38. 前記シールドラインを介して伝達される信号が、
    半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする請求項３４に記載の半導体装置の駆動方法。
  39. 電源電圧レベルを保持する制御信号を生成するステップと、
    該制御信号を用いて、シールドラインの電圧レベルを前記電源電圧よりも所定レベル高い高電圧レベルに駆動するステップと、
    前記シールドラインの駆動された状態を用いて信号を伝達するステップと
    を備えることを特徴とする半導体装置の駆動方法。
  40. 前記駆動するステップが、
    前記制御信号の信号レベルを前記高電圧レベルにシフトするステップと、
    前記シフト信号を用いて前記シールドラインを駆動するステップと
    を含むことを特徴とする請求項３９に記載の半導体装置の駆動方法。
  41. 前記高電圧が、
    前記電源電圧よりも前記シールドラインの信号を受信するＭＯＳトランジスタの閾値電圧以上のレベルだけ高いことを特徴とする請求項４０に記載の半導体装置の駆動方法。
  42. 前記シールドラインが、
    半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする請求項３９に記載の半導体装置の駆動方法。
  43. 前記シールドラインを介して伝達される信号が、
    半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする請求項３９に記載の半導体装置の駆動方法。
  44. 電源電圧レベルと接地電圧レベルとの間をスイングする入力信号を生成するステップと、
    前記入力信号を用いて、前記電源電圧よりも所定レベル高い高電圧レベルと前記接地電圧レベルよりも所定レベル低い低電圧レベルとの間をスイングする駆動信号にレベルシフトするステップと、
    前記駆動信号を用いてシールドラインを駆動するステップと、
    該シールドラインの駆動された状態を用いて信号を伝達するステップと
    を備えることを特徴とする半導体装置の駆動方法。
  45. 前記高電圧が、
    前記電源電圧よりも前記シールドラインの信号を受信するＮＭＯＳトランジスタの閾値電圧以上のレベルだけ高いことを特徴とする請求項４４に記載の半導体装置の駆動方法。
  46. 前記低電圧が、
    前記接地電圧よりも前記シールドラインの信号を受信するＰＭＯＳトランジスタの閾値電圧以上のレベルだけ低いことを特徴とする請求項４４に記載の半導体装置の駆動方法。
  47. 前記シールドラインが、
    半導体装置の初期動作時にセットされ、ノーマル動作において、電圧レベルの変化がないラインであることを特徴とする請求項４４に記載の半導体装置の駆動方法。
  48. 前記シールドラインを介して伝達される信号が、
    半導体メモリ装置のバースト長を制御する信号、ＣＡＳレイテンシを制御する信号、遅延固定ループのオン／オフを制御する制御信号、ＯＤＴを制御する制御信号、出力ドライバの駆動能力を決定する制御信号、ライトリカバリ時間を制御する制御信号、及びテストモードを制御する制御信号の少なくとも１つであることを特徴とする請求項４４に記載の半導体装置の駆動方法。
JP2007020147A 2006-07-20 2007-01-30 半導体装置 Expired - Fee Related JP4914232B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060068123A KR100815177B1 (ko) 2006-07-20 2006-07-20 반도체 장치
KR10-2006-0068123 2006-07-20

Publications (2)

Publication Number Publication Date
JP2008028984A true JP2008028984A (ja) 2008-02-07
JP4914232B2 JP4914232B2 (ja) 2012-04-11

Family

ID=39042277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007020147A Expired - Fee Related JP4914232B2 (ja) 2006-07-20 2007-01-30 半導体装置

Country Status (5)

Country Link
US (2) US7764106B2 (ja)
JP (1) JP4914232B2 (ja)
KR (1) KR100815177B1 (ja)
CN (2) CN101110258B (ja)
TW (1) TWI332260B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815177B1 (ko) * 2006-07-20 2008-03-19 주식회사 하이닉스반도체 반도체 장치
CN102122949B (zh) * 2011-03-10 2016-07-13 上海华虹宏力半导体制造有限公司 一种闪存电路
KR101919146B1 (ko) * 2012-08-20 2018-11-15 에스케이하이닉스 주식회사 신호송신회로
KR102079630B1 (ko) 2013-03-13 2020-04-07 삼성전자주식회사 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법
KR20180112460A (ko) * 2017-04-04 2018-10-12 에스케이하이닉스 주식회사 반도체 장치
CN108667453B (zh) * 2018-04-09 2021-08-31 上海集成电路研发中心有限公司 一种压摆率可调的低功耗驱动器电路
US10581420B2 (en) * 2018-07-20 2020-03-03 Nanya Technology Corporation Semiconductor device
JP2020102286A (ja) * 2018-12-21 2020-07-02 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214899A (ja) * 1997-01-28 1998-08-11 Nec Ic Microcomput Syst Ltd 半導体集積回路の自動レイアウト方法
JP2002124855A (ja) * 2000-10-16 2002-04-26 Nec Microsystems Ltd 消費電力低減回路
JP2003092364A (ja) * 2001-05-21 2003-03-28 Mitsubishi Electric Corp 半導体記憶装置
JP2003308693A (ja) * 2002-04-11 2003-10-31 Mitsubishi Electric Corp 半導体記憶装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3283984B2 (ja) * 1993-12-28 2002-05-20 株式会社東芝 半導体集積回路装置
JP3307547B2 (ja) 1996-10-30 2002-07-24 富士通株式会社 レベルシフト回路及びこれを用いた電圧制御型発振回路
JP3693204B2 (ja) * 1996-12-06 2005-09-07 株式会社日立製作所 半導体集積回路装置
US6437824B1 (en) * 1997-02-07 2002-08-20 Canon Kabushiki Kaisha Image pickup apparatus and system
JPH1185345A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 入出力インターフェース回路及び半導体システム
JP4044713B2 (ja) 1999-04-28 2008-02-06 富士通株式会社 半導体記憶装置
TW462055B (en) 1999-04-28 2001-11-01 Fujitsu Ltd Semiconductor memory device
JP3579633B2 (ja) * 2000-05-19 2004-10-20 株式会社ルネサステクノロジ 半導体集積回路
CN1284243C (zh) 2002-02-14 2006-11-08 松下电器产业株式会社 半导体器件及其制造方法
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
JP3767520B2 (ja) * 2002-06-12 2006-04-19 日本電気株式会社 集積回路装置
US6828852B2 (en) * 2002-08-13 2004-12-07 Sun Microsystems, Inc. Active pulsed scheme for driving long interconnects
KR100498448B1 (ko) 2002-09-30 2005-07-01 삼성전자주식회사 데이터 버스 사이의 커플링을 최소화하는 동기식 반도체장치 및 방법
US6812746B2 (en) * 2002-11-12 2004-11-02 Micron Technology, Inc. Method and apparatus for amplifying a regulated differential signal to a higher voltage
JP2004186561A (ja) 2002-12-05 2004-07-02 Fujitsu Ltd 半導体集積回路の配線構造
TWI223921B (en) * 2003-07-23 2004-11-11 Realtek Semiconductor Corp Low-to-high level shift circuit
KR100476725B1 (ko) * 2003-08-01 2005-03-16 삼성전자주식회사 바닥 레벨의 저전압원 감지 기능을 가지는 레벨 쉬프터 및레벨 쉬프팅 방법
US6879191B2 (en) * 2003-08-26 2005-04-12 Intel Corporation Voltage mismatch tolerant input/output buffer
JP4748929B2 (ja) 2003-08-28 2011-08-17 パナソニック株式会社 保護回路および半導体装置
KR20050063203A (ko) * 2003-12-22 2005-06-28 주식회사 하이닉스반도체 반도체 메모리 장치
KR100551074B1 (ko) * 2003-12-30 2006-02-10 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로
JP2005347413A (ja) 2004-06-01 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置
DE102005038001A1 (de) * 2004-08-09 2006-07-13 Samsung Electronics Co., Ltd., Suwon Spannungspegelwandlerschaltkreis und Verfahren zur Pegelwandlung
KR100587689B1 (ko) * 2004-08-09 2006-06-08 삼성전자주식회사 반도체 장치에 적합한 레벨 시프트 회로
JP2006108406A (ja) 2004-10-06 2006-04-20 Matsushita Electric Ind Co Ltd 半導体記憶装置およびそのレイアウト方法
JP2006140928A (ja) * 2004-11-15 2006-06-01 Toshiba Corp 半導体装置
KR20060060596A (ko) * 2004-11-30 2006-06-05 마츠시타 덴끼 산교 가부시키가이샤 반도체 기억 장치
JP4327113B2 (ja) * 2005-02-25 2009-09-09 Ｏｋｉセミコンダクタ株式会社 異電源間インターフェースおよび半導体集積回路
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP5065606B2 (ja) * 2006-03-03 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置
KR100815177B1 (ko) * 2006-07-20 2008-03-19 주식회사 하이닉스반도체 반도체 장치
US20080116935A1 (en) * 2006-11-20 2008-05-22 Rajendran Nair Source-coupled differential low-swing driver circuits
TWI330922B (en) * 2006-12-06 2010-09-21 Princeton Technology Corp Boost circuit and level shifter
US7564290B2 (en) * 2007-10-09 2009-07-21 International Business Machines Corporation Design structure for a high-speed level shifter
US7705631B2 (en) * 2008-01-28 2010-04-27 Elite Semiconductor Memory Technology, Inc. Level shifter circuit
US8026745B2 (en) * 2009-03-16 2011-09-27 Apple Inc. Input/output driver with controlled transistor voltages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214899A (ja) * 1997-01-28 1998-08-11 Nec Ic Microcomput Syst Ltd 半導体集積回路の自動レイアウト方法
JP2002124855A (ja) * 2000-10-16 2002-04-26 Nec Microsystems Ltd 消費電力低減回路
JP2003092364A (ja) * 2001-05-21 2003-03-28 Mitsubishi Electric Corp 半導体記憶装置
JP2003308693A (ja) * 2002-04-11 2003-10-31 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
CN101110258B (zh) 2012-02-15
TW200807691A (en) 2008-02-01
CN102543155A (zh) 2012-07-04
US20100244923A1 (en) 2010-09-30
JP4914232B2 (ja) 2012-04-11
KR20080008644A (ko) 2008-01-24
US7764106B2 (en) 2010-07-27
CN101110258A (zh) 2008-01-23
US20080042724A1 (en) 2008-02-21
KR100815177B1 (ko) 2008-03-19
US7940109B2 (en) 2011-05-10
TWI332260B (en) 2010-10-21

Similar Documents

Publication Publication Date Title
JP4914232B2 (ja) 半導体装置
US8164971B2 (en) Dual power rail word line driver and dual power rail word line driver array
US9330750B2 (en) Integrated circuit using method for setting level of reference voltage
KR100507379B1 (ko) 워드라인 구동 회로
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
US6985399B2 (en) Main word line driver circuit receiving negative voltage in semiconductor memory device
JP2007134034A (ja) 半導体メモリのコラム選択信号制御装置及び方法
US20060176078A1 (en) Voltage level shifting circuit and method
US7782684B2 (en) Semiconductor memory device operating in a test mode and method for driving the same
US7423911B2 (en) Bit line control circuit for semiconductor memory device
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
US20120155207A1 (en) Semiconductor device generating internal voltage
US20090231318A1 (en) Column select signal adjusting circuit capable of reducing interference between bit lines and data lines and semiconductor memory device having the same
US20070247959A1 (en) Semiconductor memory device
US9349425B2 (en) Semiconductor device for driving word line
JP4964907B2 (ja) 記憶体制御器及び復号器
KR100991384B1 (ko) 반도체 메모리 소자와 그의 동작 방법
JP2000030455A (ja) 半導体記憶装置
KR100910866B1 (ko) 반도체 메모리 소자
KR100945932B1 (ko) 비트라인 프리차지 전압 생성회로
KR100687877B1 (ko) 액티브 코아전압 드라이버 제어회로
KR100780635B1 (ko) 반도체 메모리 소자 및 그의 코어전압 발생방법
JP3129534B2 (ja) 半導体記憶装置
CN115482844A (zh) 过程跟踪脉冲产生器
KR20140002897A (ko) 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees