CN101110258B - 半导体器件以及用于驱动半导体器件的方法 - Google Patents

半导体器件以及用于驱动半导体器件的方法 Download PDF

Info

Publication number
CN101110258B
CN101110258B CN2007101008335A CN200710100833A CN101110258B CN 101110258 B CN101110258 B CN 101110258B CN 2007101008335 A CN2007101008335 A CN 2007101008335A CN 200710100833 A CN200710100833 A CN 200710100833A CN 101110258 B CN101110258 B CN 101110258B
Authority
CN
China
Prior art keywords
signal
shielding line
level
semiconductor devices
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101008335A
Other languages
English (en)
Other versions
CN101110258A (zh
Inventor
都昌镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101110258A publication Critical patent/CN101110258A/zh
Application granted granted Critical
Publication of CN101110258B publication Critical patent/CN101110258B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0284—Arrangements to ensure DC-balance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明提供一种半导体器件，其能够稳定地维持一屏蔽线之一电压电平，即使当变化一邻近线之一电压电平时亦如此。该半导体器件包括：常规线，其经配置用于传输信号；一屏蔽线，其经配置邻近于该常规线；一电平移位电路，其用于接收一在一电源电压电平与一接地电压电平之间摆动的输入信号，且将该输入信号移位为一在该电源电压电平与一低于该接地电压电平一预定电平的低电压电平之间摆动的输出信号以经由该屏蔽线输出一经移位的信号；以及一信号输入单元，其用于将经由该屏蔽线提供的信号传输至一输出节点。

Description

半导体器件以及用于驱动半导体器件的方法
技术领域
本发明涉及一种半导体器件；且更明确地说，涉及一种具有屏蔽线的半导体器件。 
背景技术
如本领域所熟知的，半导体器件为用于储存大量数据的半导体器件。此半导体器件可主要划分为储存数据的数据储存区及用于有效存取储存于该数据储存区中的数据的周边区。数据储存区具有多个用于储存对应数目的数据比特的单位单元。周边区具有：数据输出电路，其用于接收储存于该数据储存区中的数据及向外部输出该数据；数据输入电路，其用于将在外部接收的数据传送至该数据储存区；以及地址输入电路，其用于接收用于指定待存取的数据的位置的地址。此外，周边区进一步具有模式寄存器，其储存使以上电路能够常规地操作的信息。举例而言，该模式寄存器储存诸如下列的信息：表示在单一数据存取期间输出的数据比特的数目的脉冲长度、表示自输入地址至输出对应的数据的时间的列地址选通(CAS)等待时间(latency)等等。 
在一般的半导体器件中，数据输出电路、数据输入电路及地址输入电路为在数据存取操作期间连续操作的电路。另一方面，诸如模式寄存器的电路并非对于每一数据存取皆操作，而仅当半导体器件在初始操作期间设定相关信息时进行操作。因此，一旦与该模式寄存器相关联的线或导线中的每一个被指定在一个电平，则在执行数据存取操作时，无需变化该电平。 
半导体器件将该线用作其它线的屏蔽线，以便有效地配置内部电路及线。然而，一个缺点在于，由于处于屏蔽线的保护下的每一条线的电压电平的变化，可能存在误差。即，该屏蔽线受到处于屏蔽线的保护下的线的电平转变的影响，因此使得有可能转变至相反电平而不维持原始所需的电平。 
图1为表示线之间的耦合电容器的示意图。 
参看图1，其中提供了屏蔽线S、处于屏蔽线的保护下的线A1及A2、以及安置于其间的耦合电容器Cc1及Cc2。此外，在屏蔽线S与基板之间存在寄生电容器Csb。当线A1及A2的电压电平从接地电压电平升高至电源电压电平时，配置于其间的屏蔽线S的电压将升高ΔVc。此时，升高的电平影响耦接到屏蔽线的电路的操作，且因此，可经由屏蔽线S输出不同于预定电平的信号的电平。在无电荷额外地流至线A1及A2内的假设下，可得出图1中所示的方程式。事实上，由于半导体器件具有用于驱动线A1及A2的驱动器，所以根据驱动线A1及A2的驱动器的驱动能力及其电阻，线A1及A2的变化宽度可彼此不同。 
图2为更明确地描述由图1中所示的耦合电容器引起的问题的图。 
参看图2，屏蔽线S用于将信号输出单元10输出的信号传输至信号输入单元20。经由屏蔽线S传输的信号(诸如当记忆体装置初始设定时所需的信号)一旦设定，则不意欲其变化。因此，在允许记忆体装置执行数据存取操作的常规模式中，施加至屏蔽线S的信号的电平一旦设定则不变化。 
首先假设，屏蔽线S维持在逻辑低电平下且信号连续传递至邻近于屏蔽线S的线A1及A2中的每一个。当至线A1及A2中的每一个的信号从接地电压电平升高至电源电压时，屏蔽线S的电压电平因耦合效应而升高ΔVb。此时，若电压电平由于升高的电压ΔVb而高于配置于信号输入单元20中的MOS晶体管的阈值电压，则MOS晶体管MN2接通。当MOS晶体管MN2接通时，节点N2处的电压电平自逻辑高电平转变为逻辑低电平。这意味着常规设定的信号改变为可引起半导体器件的操作误差的不适当电平。 
当屏蔽线S的电压电平维持在逻辑高电平时，亦可引起以上问题。在此情况下，当线A1及A2的电压电平自逻辑高电平降至逻辑低电平时，屏蔽线S的电压电平可自该逻辑高电平降落ΔVb。由于ΔVb的降落的电压，所以当MOS晶体管MP2接通时，节点N2处的电平可自逻辑低电平转变为逻辑高电平。这也意味常规设定的信号改变为不适当电平，此使半导体器件发生故障且引起其中的任何误差。为了解决以上问题，屏蔽线可包括无信号经由其传输的虚设线(dummy line)，但在此情况下，增加了电路尺寸。 
发明内容
因此，本发明的目标为提供一种半导体器件，其即使在邻近的线的电压电平变化时也能够稳定地维持屏蔽线的电压电平。 
根据本发明的方面，提供一种半导体器件，其包括：常规线，其配置用于传输信号；屏蔽线，其配置邻近于该常规线；电平移位电路，其用于接收 在电源电压电平与接地电压电平之间摆动的输入信号，且将该输入信号移位为在该电源电压电平与比该接地电压电平低预定电平的低电压电平之间摆动的输出信号，以经由该屏蔽线输出经移位的信号；以及信号输入单元，其用于将经由该屏蔽线所提供的信号传输至输出节点。 
根据本发明的另一方面，提供一种半导体器件，其包括：常规线，其配置用于传输信号；屏蔽线，其配置邻近于所述常规线；电平移位电路，其用于接收在电源电压电平与接地电压电平之间摆动的输入信号，且将该输入信号移位为在高于所述电源电压电平的高电压电平与所述接地电压电平之间摆动的输出信号以经由所述屏蔽线输出经移位的信号；以及信号输入单元，其用于将该经由该屏蔽线提供的信号传输至输出节点。 
根据本发明的又一方面，提供一种半导体器件，其包括：常规线，其配置用于传输信号；屏蔽线，其配置邻近于该常规线；电平移位电路，其用于接收在电源电压电平与接地电压电平之间摆动的输入信号，且将该输入信号移位为在比所述电源电压电平高预定电平的高电压电平与比所述接地电压电平低预定电平的低电压电平之间摆动的输出信号，以经由所述屏蔽线输出经移位的信号；以及信号输入单元，其用于将经由所述屏蔽线提供的信号传输至输出节点。 
根据本发明的又一方面，提供一种驱动一半导体器件的方法，其包括下列步骤：产生控制信号以维持接地电压电平；使用所述控制信号将屏蔽线上的电压电平驱动至比所述接地电压低预定电平的低电压；以及在所述屏蔽线正被驱动的状态下传输所述信号。 
根据本发明的又一方面，提供一种驱动半导体器件的方法，其包括下列步骤：产生控制信号以维持电源电压电平；使用所述控制信号将屏蔽线上的电压电平驱动至比所述电源电压高预定电平的高电压；以及在所述屏蔽线正被驱动的状态下传输所述信号。 
根据本发明的附加方面，提供一种驱动半导体器件的方法，其包括下列步骤：产生在电源电压电平与接地电压电平之间摆动的输入信号；将所述输入信号电平移位为在比所述电源电压高预定电平的高电压电平与比所述接地电压电平低预定电平的低电压电平之间摆动的驱动信号；使用所述驱动信号来驱动屏蔽线；以及在所述屏蔽线正被驱动的状态下传输该信号。 
通过下列描述，应理解本发明的其它目标及优势，且通过本发明的实施 例，也应较清晰地了解本发明的其它目标及优势。 
附图说明
图1为表示线之间的耦合电容器的图。 
图2为描述由图1中所示的耦合电容器引起的问题的图。 
图3为根据本发明的第一实施例的半导体器件的电路图。 
图4为图3中所示的低电平移位器的详细电路图。 
图5为表示图3中所示的半导体器件的操作的波形图。 
图6为根据本发明的第二实施例的半导体器件的电路图。 
图7为图5中所示的高电平移位器的详细电路图。 
图8为表示图6中所示的半导体器件的操作的波形图。 
图9为根据本发明的第三实施例的半导体器件的电路图。 
具体实施方式
下文将参看附图以本领域技术人员可易于进行本发明的程度详细陈述本发明的较佳实施例。 
图3为根据本发明的第一实施例的半导体器件的电路图。 
参看图3，此实施例的半导体器件包括：常规线A1及A2，其经配置用于传输信号；屏蔽线Sb，其配置邻近于常规线A1及A2；电平移位电路110，其用于接收在电源电压VDD电平与接地电压VSS电平之间摆动的输入信号N1、将该输入信号移位为在该电源电压VDD电平与比该接地电压VSS电平低预定电平的低电压电平VBB之间摆动的输出信号，且经由该屏蔽线Sb输出该输出信号；以及信号输入单元120，其用于将经由该屏蔽线Sb提供的信号传输至输出节点。常规线A1及A2分别配置于邻近于屏蔽线Sb的一侧及另一侧的区域中。 
电平移位电路110具备：低电平移位器111，其用于将输入信号的电平电平移位为在电源电压VDD与低电压电平VBB之间摆动；以及驱动器112，其用于使用由该低电平移位器111电平移位的信号来驱动屏蔽线Sb。 
驱动器112具备：PMOS晶体管MP3，其一侧连接至电源电压供应端VDD且其栅极接收电平移位器111的输出；以及NMOS晶体管MN3，其一侧连接至该PMOS晶体管MP3的另一侧，其栅极接收电平移位器111的输出，且其另一侧连接至低电压供应端VBB。
信号输入单元120具备下拉MOS晶体管MN4，下拉MOS晶体管MN4用于使用经由屏蔽线Sb传输的信号来下拉输出节点N2。低电压VBB比接地电压VSS低该MOS晶体管MN4的阈值电压电平。 
将其中在半导体器件的初始操作期间设定某一电压电平且该设定的电压电平在常规操作期间不变化的线主要用作屏蔽线Sb。在半导体器件的情况下，当进行主动操作及预充电操作、写入/读取操作及刷新操作时，可将信号通过其中而维持在恒定电平且信号的相位无任何变化的线应用为屏蔽线。举例而言，在半导体器件的情况下，经由屏蔽线Sb传递的信号可为下列信号中的至少之一：用于控制半导体器件的脉冲长度的信号、用于CAS等待时间的信号、用于控制延迟锁定回路的接通/切断操作的控制信号、用于控制晶粒上端(ODT)的控制信号、用于决定输出驱动器的驱动能力的控制信号、用于控制写入恢复的时序的控制信号、及用于控制测试模式的控制信号等。 
电平移位器111可位于驱动器112的前端或任何其它地点处。举例而言，若藉由解码不同(diverse)信号来产生要用于屏蔽线的信号，则可将电平移位器配置于解码器(未图示)的前端处，用于在将信号解码前对其进行电平移位。在该情况下，该解码器解码该电平移位器的输出信号且接着将经解码的信号传送至该屏蔽线。 
另外，在半导体器件中，实际上，可将维持在低于接地电压的电平且用作主体电压的电压用作低电压VBB。在此情况下，无需具有用于产生低电压VBB的单独的产生器。 
图4为图3中所示的低电平移位器的详细电路图。 
参看图4，低电平移位器111具备：PMOS晶体管M1，其一侧连接至电源电压供应端VDD且其栅极接收输入信号IN；反相器I3，其经由输入端接收该输入信号IN；PMOS晶体管M2，其一侧连接至电源电压供应端VDD且其栅极接收反相器I3的输出；NMOS晶体管M3，其一侧连接至该PMOS晶体管M1的另一侧，其栅极连接至该PMOS晶体管M2的另一侧，且其另一侧连接至低电压供应端VBB(经由其供应低电压)；以及NMOS晶体管M4，其一侧连接至该PMOS晶体管M2的另一侧，其栅极连接至该PMOS晶体管M1的另一侧，且其另一侧连接至低电压供应端VBB。 
图5为表示图3中所示的半导体器件的操作的波形图。将参看图3至图5详细描述此实施例的半导体器件的操作。
参看图5中所示的波形的左侧，若屏蔽线上的电压电平维持在接地电压电平，则节点N2处的电压由于传过其邻近线A1及A2的信号的变化而在不需要的方向中变化，此可引起错误。 
如图5中的波形的右侧中所示，若屏蔽线维持在逻辑低电平，则此实施例的半导体器件维持低电压电平VBB，而非维持接地电压电平VSS。此处，该低电压系维持在比接地电压电平VSS低构成信号输入单元120的MOS晶体管MN4的阈值电压的电平。 
虽然由于传过邻近线A1及A2的信号的转变，施加至屏蔽线Sb的电压电平已升高ΔVb，但由于其已从低电压VBB电平升高ΔVb，所以信号输入单元120的MOS晶体管MN4并未在不当的时间接通。因此，虽然屏蔽线Sb上的电压电平因耦合效应而变化，但经由节点N2传输的信号维持在原始状态。即，允许节点N2维持在电源电压电平。 
图6为根据本发明的第二实施例的半导体器件的电路图。 
参看图6，此实施例的半导体器件包括：常规线A1及A2，其经配置用于传输信号；屏蔽线Sb，其经配置邻近于常规线A1及A2；电平移位电路210，其用于接收在电源电压VDD电平与接地电压VSS电平之间摆动的输入信号N1，其将该输入信号移位为在高于该电源电压VDD电平的高电压VPP与该接地电压VSS电平之间摆动的输出信号以经由该屏蔽线Sb输出经移位的信号；以及信号输入单元220，其用于将经由该屏蔽线Sb提供的信号传输至输出节点N2。 
电平移位电路210具备：高电平移位器211，其用于将输入信号IN的电平电平移位为在该高电压VPP与该接地电压VSS电平之间摆动；以及驱动器212，其用于藉由使用由该高电平移位器211电平移位的信号Sa来驱动屏蔽线Sb。 
驱动器212具备：PMOS晶体管MP4，其一侧连接至电源电压供应端VDD且其栅极接收电平移位器211的输出；以及NMOS晶体管MN5，其一侧连接至该PMOS晶体管MP4的另一侧，其栅极接收电平移位器211的输出，且其另一侧连接至接地电压供应端VSS。 
信号输入单元220具备上拉MOS晶体管MP5，上拉MOS晶体管MP5用于藉由使用经由屏蔽线Sb传输的信号上拉输出节点N2。高电压VPP特征在于比接地电压VSS高该MOS晶体管MP5的阈值电压电平。 
将其中在半导体器件的初始操作期间设定某一电压电平且该设定的电压电平在常规操作期间不变化的线主要用作屏蔽线Sb。在半导体器件的情况下， 当进行主动操作及预充电操作、写入/读取操作及刷新操作时，可将线(经由其一信号维持在一恒定电平，而其相位无任何变化)应用为屏蔽线。举例而言，在半导体器件的情况下，经由屏蔽线Sb传递的信号可为下列信号中的至少之一：用于控制半导体器件的脉冲长度的信号、用于CAS等待时间的信号、用于控制延迟锁定回路的接通/切断操作的控制信号、用于控制ODT的控制信号、用于决定输出驱动器的驱动能力的控制信号、用于控制写入恢复的时序的控制信号、及用于控制测试模式的控制信号等。 
电平移位器211可位于驱动器212的前端或任何其它地点处。举例而言，若通过解码不同信号来产生要应用于屏蔽线的信号，则可将电平移位器配置于解码器(未图示)的前端处，用于在将信号解码前对其进行电平移位。在该情况下，该解码器解码该电平移位器的输出信号且接着将经解码的信号传送至该屏蔽线。 
另外，在半导体器件中，实际上，可将维持在高于电源电压的电平的字线激活电压用作高电压VPP。在此情况下，无需具有用于产生高电压VPP的单独的产生器。 
图7为图5中所示的高电平移位器的详细电路图。 
参看图7，高电平移位器211包括：NMOS晶体管M7，其一侧连接至接地电压供应端VSS且栅极接收输入信号IN；反相器I4，其经由一输入端接收该输入信号IN；NMOS晶体管M8，其一侧连接至接地电压供应端VSS且栅极接收反相器I4的输出；PMOS晶体管M5，其一侧连接至该NMOS晶体管M7的另一侧，栅极连接至该NMOS晶体管M8的另一侧，且另一侧连接至高电压供应端VPP(经由其供应高电压VPP)；以及PMOS晶体管M6，其一侧连接至该NMOS晶体管M8的另一侧，栅极连接至该NMOS晶体管M8的另一侧，且另一侧连接至高电压供应端VPP。 
图8为表示图6中所示的半导体器件的操作的波形图。下文将参看图6至图8详细描述此实施例的半导体器件的操作。 
参看图8中所示的波形的左侧，若屏蔽线维持在电源电压VDD，则节点N2处的电压由于传过其邻近线A1及A2的信号的变化而在不需要的方向中变化，此可引起任何误差。 
但在如图8中所示的波形的右侧中，若屏蔽线上的电压电平维持在高电平，则此实施例的半导体器件维持高电压VPP电平，而非维持电源电压VDD电平。此处，该高电压VPP系维持在比电源电压VDD电平高构成信号输入单元220 的MOS晶体管MP5的阈值电压的电平。 
虽然由于传过邻近线A1及A2的信号的转变，施加至屏蔽线Sb的电压电平已降落ΔVb，但由于其已从高电压VPP电平降落ΔVb，所以信号输入单元220的MOS晶体管MP5并未在一不当的时间接通。因此，虽然屏蔽线Sb上的电压电平因耦合效应而变化，但结果经由节点N2传输的信号维持在原始状态。即，允许节点N2维持在接地电压VSS电平。 
图9为根据本发明的第三实施例的半导体器件的电路图。 
参看图9，此实施例的半导体器件包括：常规线A1及A2，其经配置用于传输信号；屏蔽线Sb，其经配置邻近于常规线A1及A2；电平移位电路310，其用于接收在电源电压VDD电平与接地电压VSS电平之间摆动的输入信号N1，且将该输入信号移位为在比该电源电压VDD电平高预定电平的高电压VPP电平与比该接地电压VSS电平低预定电平的低电压VBB电平之间摆动的输出信号以经由该屏蔽线Sb输出经移位的信号；以及信号输入单元320，其用于将经由该屏蔽线Sb提供的信号传输至输出节点N2。 
可藉由组合第一及第二实施例的半导体器件来建构第三实施例的半导体器件。因此，由于第三实施例的半导体器件的操作类似于第一及第二实施例的半导体器件的操作，所以为了简单起见，此处将省略对其的详细描述。 
一个差异在于，由于低电平移位器312接收高电平移位器311的输出信号，所以其驱动电压为高电压VPP及低电压VBB。分别使用如图7及图4中所示的电路，可配置高电平移位器311及低电平移位器312。此外，信号输入单元320具备上拉MOS晶体管MP7及下拉MOS晶体管MN7。 
如上所述，本发明的优势在于：虽然在邻近于屏蔽线的线上的信号的传输的过程中，屏蔽线受到信号的转变的影响，但可允许连接至屏蔽线的最后节点维持在所需的信号。因此，根据本发明，可将先前技术中载运在诸如一初始设定操作的常规操作期间维持恒定值的信号的线连续用作屏蔽线。 
此外，在接收屏蔽线上的信号的电路中，在输入端处的NMOS晶体管的栅极偏压低于源极偏压，且在输入端处的PMOS晶体管的栅极偏压高于源极偏压。因此，可藉由与该输入端耦接的MOS晶体管减少漏电流。 
虽然已相对于特定实施例描述了本发明，但本领域技术人员将易了解，在不偏离如下列申请专利范围中所界定的本发明的精神及范畴的情况下，可进行各种改变及修改。

Claims (27)

1.一种半导体器件，其包含：
常规线，其配置用于传输信号；
屏蔽线，其配置邻近于该常规线；
电平移位电路，其用于接收在电源电压电平与接地电压电平之间摆动的输入信号，且将该输入信号移位为在该电源电压电平与比该接地电压电平低预定电平的低电压电平之间摆动的输出信号，以经由该屏蔽线输出经移位的信号；以及
信号输入单元，其用于将经由该屏蔽线所提供的经移位的信号传输至输出节点，
其中所述预定电平高于构成信号输入单元的、接收经由该屏蔽线所提供的经移位的信号的第四MOS晶体管的阈值电压，
其中通过降低常规线和屏蔽线之间的耦合效应，屏蔽线的电压电平被保持而与常规线的信号的变化无关。
2.如权利要求1所述的半导体器件，其中所述电平移位电路包括：
低电平移位器，其用于电平移位所述输入信号的电平以便在所述电源电压与所述低电压电平之间摆动；以及
驱动器，其用于使用由所述低电平移位器电平移位的信号来驱动所述屏蔽线。
3.如权利要求2所述的半导体器件，其中所述低电平移位器包括：
第一PMOS晶体管，其具有连接至电源电压供应端的一侧及耦接到所述输入信号的栅极；
反相器，其经由输入端接收所述输入信号；
第二PMOS晶体管，其具有连接至电源电压供应端的一侧及耦接到所述反相器的输出的栅极；
第一NMOS晶体管，其具有连接至第一PMOS晶体管的第二侧的一侧、连接至第二PMOS晶体管的第二侧的栅极、以及连接至经由其供应所述低电压的低电压供应端的第二侧；以及
第二NMOS晶体管，其具有连接至第二PMOS晶体管的第二侧的一侧、连接至第一PMOS晶体管的第二侧的栅极、以及连接至所述低电压供应端的第二侧。
4.如权利要求3所述的半导体器件，其中所述驱动器包括：
第三PMOS晶体管，其具有连接至所述电源电压供应端的一侧及耦接到所述低电平移位器的输出的栅极；以及
第三NMOS晶体管，其具有连接至第三PMOS晶体管的第二侧的一侧、耦接到该低电平移位器的输出的栅极、以及连接至所述低电压供应端的第二侧。
5.如权利要求1所述的半导体器件，其中所述信号输入单元包含下拉电路，该下拉电路用于使用该经由该屏蔽线传输的经移位的信号下拉所述输出节点。
6.如权利要求5所述的半导体器件，其中该下拉电路包含该第四MOS晶体管，该第四MOS晶体管具有连接至所述输出节点的一侧、连接至所述屏蔽线的栅极，以及连接至所述接地电压供应端的第二侧。
7.如权利要求1所述的半导体器件，其中所述常规线分别安置于邻近于所述屏蔽线的一侧的区域中以及邻近于所述屏蔽线的另一侧的区域中。
8.如权利要求1所述的半导体器件，其中在所述半导体器件的初始操作期间设定所述屏蔽线的预定电压电平且所述屏蔽线的预定电压电平在半导体器件的操作期间是不变化的。
9.如权利要求1所述的半导体器件，其中经由所述屏蔽线传输的所述经移位的信号为下列信号中的至少之一：用于控制半导体器件的脉冲长度的信号、用于控制列地址选通(CAS)等待时间的信号、用于控制延迟锁定回路的接通/切断操作的控制信号、用于控制晶粒上端(ODT)的控制信号、用于决定输出驱动器的驱动能力的控制信号、用于控制写入恢复的时序的控制信号、及用于控制测试模式的控制信号。
10.一种半导体器件，其包含：
常规线，其配置用于传输信号；
屏蔽线，其配置邻近于该常规线；
电平移位电路，其用于接收在电源电压电平与接地电压电平之间摆动的输入信号，且将该输入信号移位为在比所述电源电压电平高第一预定电平的高电压电平与比所述接地电压电平低第二预定电平的低电压电平之间摆动的输出信号，以经由所述屏蔽线输出经移位的信号；以及
信号输入单元，其用于将经由所述屏蔽线提供的经移位的信号传输至输出节点，
其中第一预定电平高于构成信号输入单元的、接收经由所述屏蔽线提供的经移位的信号的第六PMOS晶体管的阈值电压，并且第二预定电平高于构成信号输入单元的、接收经由所述屏蔽线提供的经移位的信号的第六NMOS晶体管的阈值电压，
其中通过降低常规线和屏蔽线之间的耦合效应，屏蔽线的电压电平被保持而与常规线的信号的变化无关。
11.如权利要求10所述的半导体器件，其中所述电平移位电路包括：
高电平移位器，其用于电平移位所述输入信号的电平以在所述高电压与所述接地电压电平间摆动；
低电平移位器，其用于电平移位来自所述高电平移位器的输出信号的电平以在所述高电压与所述低电压电平之间摆动；以及
驱动器，其用于使用自所述低电平移位器的输出信号来驱动所述屏蔽线。
12.如权利要求11所述的半导体器件，其中该高电平移位器包括：
第一NMOS晶体管，其具有连接至接地电压供应端的一侧及耦接到所述输入信号的栅极；
第一反相器，其经由输入端接收所述输入信号；
第二NMOS晶体管，其具有连接至接地电压供应端的一侧及耦接到所述反相器的输出的栅极；
第一PMOS晶体管，其具有连接至第一NMOS晶体管的第二侧的一侧、连接至第二NMOS晶体管的第二侧的栅极、以及连接至经由其供应所述高电压的高电压供应端的第二侧；以及
第二PMOS晶体管，其具有连接至第二NMOS晶体管的第二侧的一侧、连接至第一NMOS晶体管的第二侧的栅极、以及连接至所述高电压供应端的第二侧。
13.如权利要求12所述的半导体器件，其中所述低电平移位器包括：
第三PMOS晶体管，其具有连接至所述高电压供应端的一侧以及耦接到所述输入信号的栅极；
第二反相器，其经由输入端接收所述高电平移位器的所述输出信号；
第四PMOS晶体管，其具有连接至所述高电压供应端的一侧以及耦接到所述第二反相器的输出的栅极；
第三NMOS晶体管，其具有连接至第三PMOS晶体管的第二侧的一侧、连接至第四PMOS晶体管的第二侧的栅极、以及连接至经由其供应该低电压的低电压供应端的第二侧；以及
第四NMOS晶体管，其具有连接至第四PMOS晶体管的第二侧的一侧、连接至第三PMOS晶体管的第二侧的栅极、以及连接至所述低电压供应端的第二侧。
14.如权利要求12所述的半导体器件，其中所述驱动器包括：
第五PMOS晶体管，其具有连接至所述高电压供应端的一侧以及耦接到所述低电平移位器的输出的栅极；以及
第五NMOS晶体管，其具有连接至第五PMOS晶体管的第二侧的一侧、耦接到所述低电平移位器的输出的栅极、以及连接至所述低电压供应端的第二侧。
15.如权利要求10所述的半导体器件，其中所述信号输入单元包括：
下拉电路，其用于使用经由所述屏蔽线传输的经移位的信号下拉所述输出节点；以及
上拉电路，其用于使用经由所述屏蔽线传输的经移位的信号上拉所述输出节点。
16.如权利要求15所述的半导体器件，其中所述下拉电路包含该第六NMOS晶体管，该第六NMOS晶体管具有连接至所述输出节点的一侧、连接至所述屏蔽线的栅极、以及连接至所述接地电压供应端的第二侧。
17.如权利要求16所述的半导体器件，其中所述上拉电路包含该第六PMOS晶体管，该第六PMOS晶体管具有连接至所述输出节点的一侧、连接至所述屏蔽线的栅极、以及连接至所述电源电压供应端的第二侧。
18.如权利要求10所述的半导体器件，其中所述常规线分别安置于邻近于所述屏蔽线的一侧的区域中以及邻近于所述屏蔽线的另一侧的区域中。
19.如权利要求10所述的半导体器件，其中在所述半导体器件的初始操作期间设定所述屏蔽线的预定电压电平且所述屏蔽线的预定电压电平在半导体器件的操作期间是不变化的。
20.如权利要求10所述的半导体器件，其中经由所述屏蔽线传输的经移位的信号为下列信号中的至少之一：用于控制半导体器件的脉冲长度的信号、用于控制CAS等待时间的信号、用于控制延迟锁定回路的接通/切断操作的控制信号、用于控制ODT的控制信号、用于决定输出驱动器的驱动能力的控制信号、用于控制写入恢复的时序的控制信号、以及用于控制测试模式的控制信号。
21.一种驱动半导体器件的方法，包含：
配置屏蔽线与常规线相邻；
接收在电源电压电平与接地电压电平之间摆动的输入信号，并将该输入信号移位为在该电源电压电平与比该接地电压电平低预定电平的低电压电平之间摆动的输出信号，以经由该屏蔽线输出经移位的信号；
传输所述经由该屏蔽线提供的经移位的信号到输出节点，
其中所述预定电平高于接收屏蔽线上的经移位的信号的MOS晶体管的阈值电压，
其中通过降低常规线和屏蔽线之间的耦合效应，屏蔽线的电压电平被保持而与常规线的信号的变化无关。
22.如权利要求21的方法，其中接收输入信号包括：
将所述输入信号的电平电平移位到在所述电源电压和所述低电压电平之间摆动；以及
使用经电平移位的信号来驱动所述屏蔽线。
23.如权利要求21的方法，其中在所述半导体器件的初始操作期间设定所述屏蔽线的预定电压电平且所述屏蔽线的预定电压电平在半导体器件的操作期间是不变化的。
24.如权利要求21的方法，其中经由所述屏蔽线传输的经移位的信号为下列信号中的至少之一：用于控制半导体器件的脉冲长度的信号、用于控制CAS等待时间的信号、用于控制延迟锁定回路的接通/切断操作的控制信号、用于控制ODT的控制信号、用于决定输出驱动器的驱动能力的控制信号、用于控制写入恢复的时序的控制信号、以及用于控制测试模式的控制信号。
25.一种驱动半导体器件的方法，其包含：
配置屏蔽线与常规线相邻；
产生在电源电压电平与接地电压电平之间摆动的输入信号；
将所述输入信号电平移位为在比所述电源电压高第一预定电平的高电压电平与比所述接地电压电平低第二预定电平的低电压电平之间摆动的驱动信号；
使用所述驱动信号来驱动屏蔽线；以及
在所述屏蔽线正被驱动的状态下经由屏蔽线传输驱动信号，
其中第一预定电平高于接收经由屏蔽线传输的驱动信号的PMOS晶体管的阈值电压，并且第二预定电平高于接收经由屏蔽线传输的驱动信号的NMOS晶体管的阈值电压，
其中通过降低常规线和屏蔽线之间的耦合效应，屏蔽线的电压电平被保持而与常规线的信号的变化无关。
26.如权利要求25的方法，其中在所述半导体器件的初始操作期间设定该屏蔽线的预定电压电平且所述屏蔽线的预定电压电平在半导体器件的操作期间是不变化的。
27.如权利要求25的方法，其中经由所述屏蔽线传输的驱动信号为下列信号中的至少之一：用于控制半导体器件的脉冲长度的信号、用于控制CAS等待时间的信号、用于控制延迟锁定回路的接通/切断操作的控制信号、用于控制ODT的控制信号、用于决定输出驱动器的驱动能力的控制信号、用于控制写入恢复的时序的控制信号、以及用于控制测试模式的控制信号。
CN2007101008335A 2006-07-20 2007-04-20 半导体器件以及用于驱动半导体器件的方法 Expired - Fee Related CN101110258B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060068123A KR100815177B1 (ko) 2006-07-20 2006-07-20 반도체 장치
KR68123/06 2006-07-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2012100119401A Division CN102543155A (zh) 2006-07-20 2007-04-20 半导体器件

Publications (2)

Publication Number Publication Date
CN101110258A CN101110258A (zh) 2008-01-23
CN101110258B true CN101110258B (zh) 2012-02-15

Family

ID=39042277

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012100119401A Pending CN102543155A (zh) 2006-07-20 2007-04-20 半导体器件
CN2007101008335A Expired - Fee Related CN101110258B (zh) 2006-07-20 2007-04-20 半导体器件以及用于驱动半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2012100119401A Pending CN102543155A (zh) 2006-07-20 2007-04-20 半导体器件

Country Status (5)

Country Link
US (2) US7764106B2 (zh)
JP (1) JP4914232B2 (zh)
KR (1) KR100815177B1 (zh)
CN (2) CN102543155A (zh)
TW (1) TWI332260B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815177B1 (ko) * 2006-07-20 2008-03-19 주식회사 하이닉스반도체 반도체 장치
CN102122949B (zh) * 2011-03-10 2016-07-13 上海华虹宏力半导体制造有限公司 一种闪存电路
KR101919146B1 (ko) * 2012-08-20 2018-11-15 에스케이하이닉스 주식회사 신호송신회로
KR102079630B1 (ko) 2013-03-13 2020-04-07 삼성전자주식회사 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법
KR20180112460A (ko) * 2017-04-04 2018-10-12 에스케이하이닉스 주식회사 반도체 장치
CN108667453B (zh) * 2018-04-09 2021-08-31 上海集成电路研发中心有限公司 一种压摆率可调的低功耗驱动器电路
US10581420B2 (en) * 2018-07-20 2020-03-03 Nanya Technology Corporation Semiconductor device
JP2020102286A (ja) * 2018-12-21 2020-07-02 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828852B2 (en) * 2002-08-13 2004-12-07 Sun Microsystems, Inc. Active pulsed scheme for driving long interconnects
CN1637945A (zh) * 2003-12-30 2005-07-13 海力士半导体有限公司 半导体存储装置中的加电电路
US20060114048A1 (en) * 2004-11-15 2006-06-01 Shinichiro Shiratake Semiconductor device having plurality of circuits belonging to different voltage domains

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3283984B2 (ja) * 1993-12-28 2002-05-20 株式会社東芝 半導体集積回路装置
JP3307547B2 (ja) 1996-10-30 2002-07-24 富士通株式会社 レベルシフト回路及びこれを用いた電圧制御型発振回路
JP3693204B2 (ja) * 1996-12-06 2005-09-07 株式会社日立製作所 半導体集積回路装置
JP3184108B2 (ja) * 1997-01-28 2001-07-09 日本電気アイシーマイコンシステム株式会社 半導体集積回路の自動レイアウト方法
US6437824B1 (en) * 1997-02-07 2002-08-20 Canon Kabushiki Kaisha Image pickup apparatus and system
JPH1185345A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 入出力インターフェース回路及び半導体システム
TW462055B (en) * 1999-04-28 2001-11-01 Fujitsu Ltd Semiconductor memory device
JP4044713B2 (ja) 1999-04-28 2008-02-06 富士通株式会社 半導体記憶装置
JP3579633B2 (ja) * 2000-05-19 2004-10-20 株式会社ルネサステクノロジ 半導体集積回路
JP4558172B2 (ja) * 2000-10-16 2010-10-06 ルネサスエレクトロニクス株式会社 消費電力低減回路
JP2003092364A (ja) * 2001-05-21 2003-03-28 Mitsubishi Electric Corp 半導体記憶装置
CN1284243C (zh) 2002-02-14 2006-11-08 松下电器产业株式会社 半导体器件及其制造方法
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
JP2003308693A (ja) * 2002-04-11 2003-10-31 Mitsubishi Electric Corp 半導体記憶装置
JP3767520B2 (ja) * 2002-06-12 2006-04-19 日本電気株式会社 集積回路装置
KR100498448B1 (ko) * 2002-09-30 2005-07-01 삼성전자주식회사 데이터 버스 사이의 커플링을 최소화하는 동기식 반도체장치 및 방법
US6812746B2 (en) * 2002-11-12 2004-11-02 Micron Technology, Inc. Method and apparatus for amplifying a regulated differential signal to a higher voltage
JP2004186561A (ja) 2002-12-05 2004-07-02 Fujitsu Ltd 半導体集積回路の配線構造
TWI223921B (en) * 2003-07-23 2004-11-11 Realtek Semiconductor Corp Low-to-high level shift circuit
KR100476725B1 (ko) * 2003-08-01 2005-03-16 삼성전자주식회사 바닥 레벨의 저전압원 감지 기능을 가지는 레벨 쉬프터 및레벨 쉬프팅 방법
US6879191B2 (en) * 2003-08-26 2005-04-12 Intel Corporation Voltage mismatch tolerant input/output buffer
JP4748929B2 (ja) 2003-08-28 2011-08-17 パナソニック株式会社 保護回路および半導体装置
KR20050063203A (ko) * 2003-12-22 2005-06-28 주식회사 하이닉스반도체 반도체 메모리 장치
JP2005347413A (ja) 2004-06-01 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置
KR100587689B1 (ko) * 2004-08-09 2006-06-08 삼성전자주식회사 반도체 장치에 적합한 레벨 시프트 회로
DE102005038001A1 (de) * 2004-08-09 2006-07-13 Samsung Electronics Co., Ltd., Suwon Spannungspegelwandlerschaltkreis und Verfahren zur Pegelwandlung
JP2006108406A (ja) 2004-10-06 2006-04-20 Matsushita Electric Ind Co Ltd 半導体記憶装置およびそのレイアウト方法
KR20060060596A (ko) * 2004-11-30 2006-06-05 마츠시타 덴끼 산교 가부시키가이샤 반도체 기억 장치
JP4327113B2 (ja) * 2005-02-25 2009-09-09 Ｏｋｉセミコンダクタ株式会社 異電源間インターフェースおよび半導体集積回路
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP5065606B2 (ja) * 2006-03-03 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置
KR100815177B1 (ko) * 2006-07-20 2008-03-19 주식회사 하이닉스반도체 반도체 장치
US20080116935A1 (en) * 2006-11-20 2008-05-22 Rajendran Nair Source-coupled differential low-swing driver circuits
TWI330922B (en) * 2006-12-06 2010-09-21 Princeton Technology Corp Boost circuit and level shifter
US7564290B2 (en) * 2007-10-09 2009-07-21 International Business Machines Corporation Design structure for a high-speed level shifter
US7705631B2 (en) * 2008-01-28 2010-04-27 Elite Semiconductor Memory Technology, Inc. Level shifter circuit
US8026745B2 (en) * 2009-03-16 2011-09-27 Apple Inc. Input/output driver with controlled transistor voltages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828852B2 (en) * 2002-08-13 2004-12-07 Sun Microsystems, Inc. Active pulsed scheme for driving long interconnects
CN1637945A (zh) * 2003-12-30 2005-07-13 海力士半导体有限公司 半导体存储装置中的加电电路
US20060114048A1 (en) * 2004-11-15 2006-06-01 Shinichiro Shiratake Semiconductor device having plurality of circuits belonging to different voltage domains

Also Published As

Publication number Publication date
CN102543155A (zh) 2012-07-04
JP2008028984A (ja) 2008-02-07
CN101110258A (zh) 2008-01-23
JP4914232B2 (ja) 2012-04-11
US7764106B2 (en) 2010-07-27
TWI332260B (en) 2010-10-21
KR20080008644A (ko) 2008-01-24
US20100244923A1 (en) 2010-09-30
KR100815177B1 (ko) 2008-03-19
US20080042724A1 (en) 2008-02-21
TW200807691A (en) 2008-02-01
US7940109B2 (en) 2011-05-10

Similar Documents

Publication Publication Date Title
CN101110258B (zh) 半导体器件以及用于驱动半导体器件的方法
KR100287190B1 (ko) 선택되는 메모리 모듈만을 데이터 라인에 연결하는 메모리 모듈 시스템 및 이를 이용한 데이터 입출력 방법
US10535396B2 (en) Memory device write circuitry
US6791897B2 (en) Word line driving circuit
US10097181B2 (en) Apparatus and method for standby current control of signal path
US20220011809A1 (en) Powering clock tree circuitry using internal voltages
US20200044645A1 (en) Output driver, and semiconductor memory device and memory system having the same
US6999367B2 (en) Semiconductor memory device
CN101529520B (zh) 多库存储器装置的存储器总线输出驱动器及用于其的方法
US7280410B2 (en) System and method for mode register control of data bus operating mode and impedance
US7800962B2 (en) Bit line control circuit for semiconductor memory device
US8184492B2 (en) Tri-state driver circuits having automatic high-impedance enabling
CN111312311B (zh) 用于减少写入上拉时间的设备和使用方法
US7130232B2 (en) Integrated circuit devices having multiple precharge circuits and methods of operating the same
CN110998732B (zh) 输入缓冲器电路
KR100687877B1 (ko) 액티브 코아전압 드라이버 제어회로
KR20100050915A (ko) 반도체 메모리 소자와 그의 동작 방법
JP2015141724A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120215

Termination date: 20130420