JP2008015507A - 表示基板及びそれを具備した表示装置 - Google Patents

Abstract

【課題】配線抵抗を減少させるための表示基板及びそれを具備した表示装置を提供する。
【解決手段】表示基板は、表示領域に形成された複数の画素部と、表示領域を取り囲む周辺領域に形成され、第１導電層で形成された第１配線と、第１配線上に重畳するように第２導電層で形成された第２配線とを含む信号配線部と、第１配線と一体に形成された第１パッドと第２配線と一体に形成された第２パッドとを含む信号パッド部とを含む。
【選択図】図３

Description

本発明は表示基板及びそれを具備した表示装置に係り、より詳細には配線抵抗を減少させるための表示基板及びそれを具備した表示装置に関する。

一般的に、液晶表示装置は液晶の光透過率によって画像を表示する表示パネル、表示パネルと電気的に接続されゲート信号とデータ信号をそれぞれ出力するゲート駆動回路及びソース駆動回路を含む。表示パネルは複数の画素部を含み、各画素部にはスイッチング素子とこのスイッチング素子に接続された液晶キャパシタが形成される。ゲート駆動回路はスイッチング素子をターンオンするためのゲート信号を出力し、ソース駆動回路は液晶キャパシタを駆動するためのデータ信号を出力する。

近年、液晶表示装置を軽量小型化するために、チップ形態のゲート駆動回路及びソース駆動回路を表示パネル上に直接実装する構造が開発されつつある。前述したように、チップを表示パネル上に直接実装する構造では、チップに駆動信号を伝達する信号配線を表示パネル上に直接形成する。このように、表示パネル上に信号配線を直接形成した場合、信号配線の配線抵抗による信号遅延が発生し、このような信号遅延によって表示品質が低下するおそれがある。

本発明の技術的課題は、このような従来の問題点を解決するためのもので、本発明の目的は配線抵抗を減少させるための表示基板を提供することにある。

本発明の他の目的は前記表示基板を具備した表示装置を提供することにある。

前述した本発明の目的を実現するための実施例による表示基板は、複数の画素部、信号配線部及び信号パッド部を含む。複数の画素部は表示領域に形成される。信号配線部は表示領域を取り囲む周辺領域に形成され、第１導電層で形成された第１配線と、第２導電層で形成され第１配線上に重畳するように形成された第２配線とを含む。信号パッド部は第１配線と一体に形成された第１パッドと第２配線と一体に形成された第２パッドとを含む。

前述した本発明の他の目的を実現するための実施例による表示装置は、複数の画素部、信号配線部及び信号パッド部を含む。複数の画素部は表示領域に形成される。信号配線部は表示領域を取り囲む周辺領域に形成され、第１導電層で形成された第１配線と、 第２導電層で形成され第１配線上に重畳するように形成された第２配線とを含む。信号パッド部は第１配線と一体に形成された第１パッドと第２配線と一体に形成された第２パッドとを含む。

このような表示基板及びそれを具備した表示装置によると、互いに電気的に絶縁状態で積層された第１配線及び第２配線を含む信号配線部を形成することで信号配線部の配線抵抗を減少させることができる。

以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。

図１は本発明の実施例による表示装置の断面図である。

図１に示すように、表示装置は印刷回路基板１００、表示パネル４００、ソース駆動部５１０及びゲート駆動部６１０を含む。

印刷回路基板１００にはメイン駆動回路１１０が実装され、ソース駆動部５１０によって表示パネル４００と電気的に接続される。ソース駆動部５１０は、第１、第２、第３、第４、第５、第６、第７、第８ソーステープキャリアパッケージ５１１、５１２、５１３、５１４、５１５、５１６、５１７、５１８を含み、ゲート駆動部６１０は第１、第２、及び第３ゲートテープキャリアパッケージ６１１、６１２、６１３を含む。テープキャリアパッケージは、駆動チップが搭載されたフレキシブル印刷回路基板であり、以下‘ＴＣＰ’と記載する。

印刷回路基板１００には、メイン駆動回路１１０からの出力信号を表示パネル４００に伝達する複数の配線部１２０、１３１、１３２、１４０が形成される。

具体的に、第１配線部１２０はソース駆動部５１０にソース駆動信号を伝達する。第２配線部１３１は、図１の中央より左側に位置して配置される第１、第２、第３及び第４ソースＴＣＰ５１１、５１２、５１３、５１４にデータ信号を伝達し、第３配線部１３２は、図１の中央より右側に位置して配置される第５、第６、第７及び第８ソースＴＣＰ５１５、５１６、５１７、５１８にデータ信号を伝達する。第４配線部１４０は、第１、第２及び第３ゲートＴＣＰ６１１、６１２、６１３にゲート駆動信号を伝達する。

表示パネル４００は、表示基板２００と、表示基板２００と結合して液晶層（図示せず）を収容する対向基板３００とを含む。表示パネル４００は画像を表示する表示領域ＤＡとこの表示領域ＤＡを取り囲む第１及び第２周辺領域ＰＡ１、ＰＡ２を含む。

表示領域ＤＡには互いに交差するソース配線ＤＬ及びゲート配線ＧＬが形成され、ソース配線ＤＬ及びゲート配線ＧＬによって複数の画素部Ｐが画定される。各画素部Ｐにはスイッチング素子、液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴが形成される。

第１周辺領域ＰＡ１にはソース駆動部５１０が実装される。具体的に、第１周辺領域ＰＡ１の図１の中央より左側に位置して第１、第２、第３、及び第４ソースＴＣＰ５１１、５１２、５１３、５１４が実装され、図１の中央より右側に位置して第５、第６、第７及び第８ソースＴＣＰ５１５、５１６、５１７、５１８が実装される。

第１周辺領域ＰＡ１には、ソース駆動部５１０にソース駆動信号を印加する第１信号配線部２１０が形成される。第１信号配線部２１０は互いに隣接したソースＴＣＰの間に形成され、カスケード方式で第１、第２、第３、第４、第５、第６、第７、第８ソースＴＣＰ５１１、５１２、５１３、５１４、５１５、５１６、５１７、５１８にソース駆動信号を伝達する。ソース駆動信号はソースＴＣＰに搭載されたソース駆動チップを駆動するための駆動電圧ＶＤＤ、ＶＳＳとすることができ、第１信号配線部２１０は電源配線及びアース配線を含むように構成できる。第１信号配線部２１０は互いに異なる金属層が電気的に絶縁状態で積層された構造で形成される。

第２周辺領域ＰＡ２にはゲート駆動部６１０が実装される。具体的に、第２周辺領域ＰＡ２には第１、第２、第３ゲートＴＣＰ６１１、６１２、６１３が実装される。第２周辺領域ＰＡ２には、第１、第２及び第３ゲートＴＣＰにゲート駆動信号を印加する第２信号配線部２２０が形成される。第２信号配線部２２０は、互いに隣接したゲートＴＣＰの間に形成され、カスケード方式で第１、第２及び第３ゲートＴＣＰ６１１、６１２、６１３にゲート駆動信号を伝達する。望ましくは、ゲート駆動信号はゲート電圧ＶＯＮ、ＶＯＦＦであり、第２信号配線部２２０は電源配線及びアース配線を含む。第２信号配線部２２０は互いに異なる金属層が電気的に絶縁状態で積層された構造で形成される。

図２は図１に示された第１周辺領域の部分拡大図であり、図３は図１に示された第２周辺領域の部分拡大図である。

図１及び図２に示すように、第１周辺領域ＰＡ１はソースＴＣＰが実装される第１実装領域ＣＡ１、及び互いに隣接した第１実装領域ＣＡ１の間に画定された第１離間領域ＩＡ１で区分される。第１実装領域ＣＡ１には、ソースＴＣＰの入出力端子と電気的に接触する第１入出力パッド部ＩＯＰ１が形成され、第１離間領域ＩＡ１にはソース駆動信号をカスケード方式で伝達するための第１信号配線部２１０が直接形成される。

第１入出力パッド部ＩＰＯ１は、第１ファンアウト部Ｆ０１と電気的に接続されソース配線ＤＬにデータ信号を印加するソースパッド部ＤＰと、第１信号配線部２１０と電気的に接続された第１信号パッド部ＳＰ１を含む。

第１信号配線部２１０は、電源電圧ＶＤＤを伝達する電源配線２１１及びアース電圧ＶＳＳを伝達するアース配線２１３を含み、第１信号配線部２１０は互いに絶縁された第１配線と第２配線とが積層された垂直多重構造で形成される。第１信号パッド部ＳＰ１は第１配線と一体に形成された第１パッドと前記第２配線と一体に形成された第２パッドを含む水平多重構造である。

図１及び図３に示すように、第２周辺領域ＰＡ２はゲートＴＣＰが実装される第２実装領域ＣＡ２と、第２離間領域ＩＡ２とで区分される。第２実装領域ＣＡ２にはゲートＴＣＰの入出力端子と電気的に接触する第２入出力パッド部ＩＯＰ２が形成され、第２離間領域ＩＡ２にはゲート駆動信号をカスケード方式で伝達するための第２信号配線部２２０が形成される。

第２入出力パッド部ＩＯＰ２は第２ファンアウト部ＦＯ２と電気的に接続されてゲート配線ＧＬにゲート信号を印加するゲートパッド部ＧＰと、第２信号配線部２２０と電気的に接続された第２信号パッド部ＳＰ２を含む。

第２信号配線部２２０は、ゲートオン電圧ＶＯＮを伝達する電源配線２２１及びゲートオフ電圧ＶＯＦＦを伝達するアース配線２２３を含み、第２信号配線部２２０は互いに電気的に絶縁された第１配線と第２配線とが積層された垂直多重構造に形成される。第２信号パッド部ＳＰ２は第１配線と一体に形成された第１パッドと第２配線と一体に形成された第２パッドを含む水平多重構造である。

図２及び図３に示すように、第１及び第２信号配線部２１０、２２０は互いに絶縁された第１配線と第２配線が積層された構造にそれぞれ形成され、第１及び第２信号配線部２１０、２２０に接続された第１及び第２信号パッド部ＳＰ１、ＳＰ２は、第１配線に接続された第１パッドと第２配線に接続された第２パッドとをそれぞれ含む。

以下で、第２信号配線部２２０及び第２信号パッド部ＳＰ２を参照して本発明の実施例をより詳細に説明する。

図４は図３に示された第２信号配線部及び第２信号パッド部の拡大図であり、図５は図４に示されたI-I’線及びII-II’線に沿って切断した断面図である。

図４及び図５に示すように、第２信号配線部は電源配線２２１とアース配線２２３を含む。第２信号パッド部は電源配線２２１の端部に形成された電源パッド部２２２とアース配線２２３の端部に形成されたアースパッド部２２４とを含む。

具体的に、ベース基板２０１上には第１導電層で電源配線２２１の第１配線２２１ａと、第１配線２２１ａの端部に形成された電源パッド部２２２の第１パッド２２２ａが形成される。望ましくは、第１導電層はゲート配線ＧＬ及びゲート配線ＧＬと接続されたスイッチング素子ＴＦＴのゲート電極を形成するゲート金属層である。

第１配線２２１ａ及び第１パッド２２２ａ上にはゲート絶縁層２０２が形成される。ゲート絶縁層２０２上には、第２導電層で形成され第１配線２２１ａと重畳するように電源配線２２１の第２配線２２１ｂが形成される。第２配線２２１ｂの端部には電源パッド部２２２の第２パッド２２２ｂが形成される。望ましくは、第２導電層はソース配線ＤＬ及びスイッチング素子ＴＦＴのソース及びドレイン電極を形成するソース金属層である。

第２配線２２１ｂ及び第２パッド２２２ｂ上には、パッシベーション層２０３が形成される。パッシベーション層２０３には、第１及び第２パッド２２２ａ、２２２ｂを露出させるコンタクトホールが形成され、コンタクトホールを通じて第１及び第２パッド２２２ａ、２２２ｂと電気的に接触する導電パターン２２２ｃが第２導電層に形成される。望ましくは、第３導電層はスイッチング素子ＴＦＴと電気的に接続された液晶キャパシタＣＬＣの画素電極を形成する透明導電層であることが好ましい。

第１配線２２１ａは第１パッド２２２ａを通じてゲートオン電圧が印加され、第２配線２２１ｂは第２パッド２２２ｂを通じてゲートオン電圧ＶＯＮが印加される。電源配線２２１は第１配線２２１ａ及び第２配線２２１ｂによって並列接続された配線抵抗を有する。従って、電源配線２２１の配線抵抗を減少させることができる。

図６は本発明の他の実施例による表示装置の平面図である。

図６に示すように、表示装置は印刷回路基板１００、表示パネル４００及びフレキシブル印刷回路基板５３０を含む。

表示パネル４００は表示基板２００と、表示基板２００と結合して液晶層（図示せず）を収容する対向基板３００を含む。表示パネル４００は画像を表示する表示領域ＤＡと表示領域ＤＡを取り囲む第１、第２及び第３周辺領域ＰＡ１、ＰＡ２、ＰＡ３からなる。

第２周辺領域ＰＡ１にはソース配線ＤＬにデータ信号を出力するソース駆動部５２０が実装される。ソース駆動部５２０は第１、第２、第３、第４、第５、第６、第７及び第８ソース駆動チップＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４、ＲＤ１、ＲＤ２、ＲＤ３、ＲＤ４を含む。

具体的に、第１周辺領域ＰＡ１には、図６に示す中央から左側の位置に、第１、第２、第３及び第４ソース駆動チップＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４が実装され、図６の中央から右側に位置に、第５、第６、第７及び第８ソース駆動チップＲＤ１、ＲＤ２、ＲＤ３、ＲＤ４が実装される。

第１周辺領域ＰＡ１には、第１、第２、第３、第４、第５、第６、第７及び第８ソース駆動チップＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４、ＲＤ１、ＲＤ２、ＲＤ３、ＲＤ４とカスケード方式で接続され、ソース駆動信号を伝達する第１信号配線部２３０と、第１及び第２ゲート駆動部６２０、６３０とそれぞれ電気的に接続されゲート駆動信号を伝達する第２信号配線部２４０及び互いに隣接した第１及び第２ソース駆動チップＬＤ１、ＬＤ２を電気的に接続してデータ信号を伝達する連結配線部２５０が形成される。ソース駆動信号は、第１、第２、第３、第４、第５、第６、第７及び第８ソース駆動チップＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４、ＲＤ１、ＲＤ２、ＲＤ３、ＲＤ４を駆動する電源電圧ＶＤＤ及びアース電圧ＶＳＳを含み、ゲート駆動信号は第１及び第２ゲート駆動部６２０、６３０を駆動するゲートオン電圧及びゲートオフ電圧ＶＯＮ、ＶＯＦＦを含む。

第１信号配線部２３０は、互いに絶縁された第１配線と第２配線が積層された垂直多重構造に形成される。第１周辺領域ＰＡ１には、第１信号配線部２３０と第１ソース駆動チップＬＤ１を電気的に接続する第１信号パッド部（図示せず）が形成される。第１信号パッド部は第１信号配線部２３０の第１配線と一体に形成された第１パッドと第１信号配線部２３０の第２配線と一体に形成された第２パッドを含む水平多重構造で形成される。

第２信号配線部２４０は、第１信号配線部２３０と同様の垂直多重構造に形成することができる。また、第２信号配線部２４０とフレキシブル印刷回路基板５３０（または、第１及び第２ゲート駆動部）を電気的に接続する第２信号パッド部（図示せず）を水平多重構造に形成することができる。

第２及び第３周辺領域ＰＡ２、ＰＲ３には、ゲート配線ＧＬにゲート信号を出力する第１及び第２ゲート駆動部６２０、６３０が集積される。第１及び第２ゲート駆動部６２０、６３０は、ゲート配線ＧＬと電気的に接続されゲート配線ＧＬにゲート信号を出力する。ここでは、第１及び第２ゲート駆動部６２０、６３０を、第２及び第３周辺領域ＰＡ２、ＰＡ３、即ち、表示領域ＤＡ両側に形成した例を示しているが、第２周辺領域ＰＡ２のみに形成することもできる。

フレキシブル印刷回路基板５３０には、印刷回路基板１００と表示パネル４００とを電気的に接続する第１、第２、第３、第４及び第５配線部５３１、５３２、５３３、５３４、５３５が形成される。

具体的に、第１配線部５１１は信号配線部２３０にソース駆動信号を伝達する。ソース駆動信号は電源電圧及びアース電圧を含む。第２配線部５３２は、第１周辺領域ＰＡ１の図６の中央から左側に位置して実装された第１、第２、第３及び第４ソース駆動チップＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４に提供されるデータ信号を伝達し、第３配線部５３３は第１周辺領域ＰＡ１の図６の中央から右側に位置して実装された第５、第６、第７及び第８ソース駆動チップＲＤ１、ＲＤ２、ＲＤ３、ＲＤ４に提供されるデータ信号を伝達する。第４配線部５３４は第２周辺領域ＰＡ２に形成された第１ゲート駆動部６２０に提供されるゲート駆動信号を伝達し、第５配線部５３５は第３周辺領域ＰＡ３に形成された第２ゲート駆動部６３０に提供されるゲート駆動信号を伝達する。

図７は図６に示された第１周辺領域の部分拡大図である。

図６及び図７に示すように、第１周辺領域ＰＡ１はソース駆動チップが実装される実装領域ＣＡと互いに隣接した実装領域ＣＡの間に画定された離間領域ＩＡと、で区分される。

離間領域ＩＡには第１信号配線部２３０が形成され、実装領域ＣＡには第１信号配線部２３０とソース駆動チップとを電気的に接続する第１信号パッド部ＳＰ１が形成される。第１信号配線部２３０は実装領域ＣＡ及び離間領域ＩＡに共通に形成することができる。

信号配線部２３０は電源電圧ＶＤＤを伝達する電源配線２３１とアース電圧ＶＳＳを伝達するアース配線２３３とを含み、第１信号パッド部ＳＰ１は電源配線２３１と電気的に接続された電源パッド部２３２とアース配線２３３と電気的に接続されたアースパッド部２３４を含む。第１信号配線部２３０は互いに電気的に絶縁された第１配線と第２配線とが積層された垂直多重構造に形成される。第１信号パッド部ＳＰ１は第１配線と電気的に接続された第１パッドと第２配線と電気的に接続された第２パッドを含む水平多重構造に形成される。

具体的に、電源配線２３１は、第１導電層で形成された第１配線２３１ａと第１配線２３１ａ上に重畳して第２導電層で形成された第２配線２３１ｂとを含む。電源パッド部２３２の第１パッド２３２ａは、第１配線２３１ａと一体に形成され、電源パッド部２３２の第２パッド２３２ｂは、第２配線２３１ｂと一体に形成される。電源パッド部２３２の第１及び第２パッド２３２ａ、２３２ｂは第３導電層で形成された導電パターン２３２ｃと電気的に接触する。

電源配線２３１は第１配線２３１ａ及び第２配線２３１ｂによって並列に接続された配線抵抗が形成され、電源配線２３１の配線抵抗を減少させることができる。

アース配線２３３は第１導電層から形成された第１配線２３３ａと第１配線２３３ａ上に重畳するように第２導電層で形成された第２配線２３３ｂを含む。アースパッド部２３４の第１パッド２３４ａは第１配線２３３ａと一体に形成され、アースパッド部２３４の第２パッド２３４ｂは第２配線２３３ｂと一体に形成される。アースパッド部２３４の第１及び第２パッド２３４ａ、２３４ｂは第３導電層から形成された導電パターン２３４ｃと電気的に接触する。

アース配線２３３は第１配線２３３ａ及び第２配線２３３ｂによって並列に接続された配線抵抗が形成されアース配線２３３の配線抵抗を減少させることができる。

図８は本発明の他の実施例による第１周辺領域の部分拡大図である。

図８に示された第１周辺領域は保護パターン２３５が形成されたのを除いては図７に示されたのと実質的に同一であるので、同一の構成要素については同一の参照番号を使用し、反復する詳細な説明は省略する。

図７及び図８に示すように、第１周辺領域ＰＡ１には第１信号配線部２３０が形成される。第１信号配線部２３０は第１導電層により形成された第１配線２３１ａ、２３３ａと、第２導電層により形成された第２配線２３１ｂ、２３３ｂとを含み、第３導電層により形成された保護パターン２３５を含む。

保護パターン２３５は第２導電層により形成された第２配線２３１ｂ、２３３ｂをカバーするように形成され、電気的にフローティング状態に形成する。

第２配線２３１ｂ、２３３ｂ上にはほぼ２００Å程度の薄い厚さのパッシベーション層が形成される。薄く形成されたパッシベーション層には空気中でピンホールを発生する場合があり、このピンホールは第２配線２３１ｂ、２３３ｂを腐食するおそれがある。従って、第２配線２３１ｂ、２３３ｂ上に第２配線２３１ｂ、２３３ｂをカバーするように保護パターン２３５を形成することで、ピンホールの形成を抑制し、第１信号配線部２３０の信頼性を向上させることができる。

保護パターン２３５を、第１信号配線部２３０、即ち、電源配線２３１及びアース配線２３３上に一体に形成した場合を開示したが、電源配線２３１及びアース配線２３３をそれぞれカバーするように保護パターンを分離して形成することもできる。

図９は本発明の他の実施例による表示装置の部分拡大図である。

図６及び図９に示すように、表示パネル４００の第１周辺領域ＰＡ１はソース駆動チップが実装される実装領域ＣＡと、互いに隣接した実装領域ＣＡの間に定義された離間領域ＩＡとで区分される。

離間領域ＩＡにはデータ信号を伝達する連結配線部２５０が形成され、実装領域ＣＡ及び離間領域ＩＡには第１信号配線部２６０及び第２信号配線部２７０が共通に形成される。

第１信号配線部２６０は第１ソース駆動信号ＶＤＤ１、ＶＳＳ１を伝達する電源配線２６１及びアース配線２６２を含み、第２信号配線部２７０は第２ソース駆動信号ＶＤＤ２、ＶＳＳを伝達する電源配線２７１及びアース配線２７２を含む。

実装領域ＣＡには、ソース駆動チップの入力端子と接触する入力パッド部ＩＰと、ソース駆動チップの出力端子と接触する出力パッド部ＯＰとが形成され、第１及び第２信号配線部２６０、２７０とソース駆動チップとを電気的に接続する第１及び第２信号パッド部ＳＰ１、ＳＰ２が形成される。実装領域ＣＡ及び離間領域ＩＡには出力パッド部ＯＰとソース配線ＤＬとを電気的に接続するファンアウト部ＦＯが形成される。

第１信号配線部２６０は、ファンアウト部ＦＯと交差するように実装領域ＣＡの下部分で離間領域ＩＡ側に延長されて形成される。第１信号配線部２６０とファンアウト部ＦＯは電気的に絶縁された導電層から形成され、一部が重畳するように形成される。これによって、第１信号配線部２６０に伝達される駆動信号の電圧降下を防ぐことができ、第１信号配線部２６０上に他の層の配線を形成することにより第１信号配線部２６０の配線抵抗を減少させることができる。

第１信号配線部２６０は、第１導電層により形成された第１配線と、第１導電層と電気的に絶縁された第２導電層により形成された第２配線とが積層された垂直多重構造に形成される。ファンアウト部ＦＯは、第２導電層と電気的に絶縁された第３導電層で形成される。第１信号パッド部ＳＰ１は第１配線と電気的に接続された第１パッドと第２配線と電気的に接続された第２パッドとを含む水平多重構造に形成される。

第２信号配線部２７０は実装領域ＣＡの上部分で離間領域ＩＡ側に延長されて形成される。第２信号配線部２７０と連結配線部２５０は電気的に絶縁された導電層から形成され、一部が重畳するように形成される。これによって第２信号配線部２７０に伝達される駆動信号の電圧降下を防ぐことができ、第２信号配線部２７０上に他の層の配線を形成することにより、第２信号配線部２７０の配線抵抗を減少させることができる。

第２信号配線部２７０は、第１導電層により形成された第１配線と、第２導電層により形成された第２配線とが積層された垂直多重構造に形成され、連結配線部２５０は第３導電層により形成される。第２信号パッド部ＳＰ２は第１及び第２配線とそれぞれ接続された第１及び第２パッドを含む水平多重構造に形成される。

他の実施例として、第１信号配線部２６０をファンアウト部ＦＯと重畳する第１部分と重畳しない第２部分に分け、第１部分は単層構造に形成し第２部分は第１及び第２配線が積層された多層構造に形成される。

第２信号配線部２７０も、連結配線部２５０と重畳する第３部分と重畳しない第４部分とに分け、第３部分は単層構造に形成し第４部分は第１及び第２配線が積層された多層構造に形成される。

第１及び第３部分は第１導電層により形成され、第２及び第４部分は第１及び第２導電層により形成され、ファンアウト部ＦＯ及び連結配線部２５０は第２導電層により形成される。望ましくは、第１導電層はゲート金属層であり、第２導電層はソース金属層であり、第３導電層を画素電極層であることが好ましい。

図１０は図９に示された第１信号パッド部の拡大図であり、図１１は図１０に示されたIII-III’線に沿って切断して断面図である。

図９〜図１１に示すように、第１信号配線部２６０は電源配線２６１とアース配線２６２を含む。第１信号パッド部ＳＰ１は電源配線２６１と電気的に接続された電源パッド部（図示せず）と、アース配線２６２と電気的に接続されたアースパッド部２６３とを含む。アース配線２６２上にはファンアウト部ＦＯの出力配線ＯＬが交差して形成される。出力配線ＯＬはソース配線ＤＬと電気的に接続される。

具体的に、ベース基板２０１上には第１導電層でアース配線２６２の第１配線２６２ａと、第１配線２６２ａと一体に形成されたアースパッド部２６３の第１パッド２６３ａが形成される。望ましくは、第１導電層はゲート配線ＧＬ及びスイッチング素子ＴＦＴのゲート電極を形成するゲート金属層である。

第１配線２６２ａ及び第１パッド２６３ａ上にはゲート絶縁層２０２が形成される。ゲート絶縁層２０２上には、第２導電層により形成され第１配線２６２ａと重畳するようにアース配線２６２の第２配線２６２ｂが形成される。第２配線２６２ｂと一体にアースパッド部２６３の第２パッド２６３ｂが形成される。望ましくは、第２導電層はソース配線ＤＬ及びスイッチング素子ＴＦＴのソース及びドレイン電極を形成するソース金属層とすることができる。

第２配線２６２ｂ及び第２パッド２６３ｂ上には、パッシベーション層２０３が形成される。パッシベーション層２０３には、第１及び第２パッド２６３ａ、２６３ｂを露出させるコンタクトホールが形成され、コンタクトホールを通じて第１及び第２パッド２６３ａ、２６３ｂと電気的に接触する導電パターン２６３ｃが形成される。導電パターン２６３ｃは第３導電層により形成される。

一方、アース配線２６２上には第３導電層により出力配線ＯＬが形成され、この出力配線ＯＬの端部は、第２導電層により形成されたソース配線ＤＬとコンタクトホールを通じて電気的に接続される。望ましくは、第３導電層はスイッチング素子ＴＦＴと電気的に接続された液晶キャパシタＬＣＬＣの画素電極を形成する透明導電層であることが好ましい。

第１配線２６２ａは、第１パッド２６３ａを通じてアース電圧ＶＳＳ１が印加され、第２配線２６２ｂは第２パッド２６３ｂを通じてアース電圧ＶＳＳ１が印加される。結果的に、アース配線２６２は第１配線２６２ａ及び第２配線２６２ｂによって配線抵抗が並列に接続された構造であり、アース配線２６２の配線抵抗を減少させることができる。

また、アース配線２６２とファンアウト部ＦＯとが重畳するように形成することで表示パネル上の余裕空間をより効率的に活用することができる。

以上説明したように、本発明によると、表示パネル上に直接形成される信号配線部を電気的に絶縁された第１配線及び第２配線が積層された多層構造に形成して、配線抵抗を減少させることができる。信号配線部に駆動信号を印加する信号パッド部が電気的に接続され、信号パッド部は第１配線に駆動信号を印加する第１パッドと第２配線に駆動信号を印加する第２パッドとを含む。これによって信号配線部は第１配線による第１抵抗と第２配線による第２抵抗が並列に接続された配線抵抗を有することにより信号配線部の配線抵抗を減少させることができる。

本発明の他の実施例によると、信号配線部上に他の層の配線を重畳して形成することで、信号配線部の配線抵抗を最小化し表示パネルに配線が形成される空間をより効率的に活用することができる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。

本発明の第１実施例による表示装置の平面図である。 図１に示された第１周辺領域の部分拡大図である。 図１に示された第２周辺領域の部分拡大図である。 図３に示された第２信号配線部及び第２信号パッド部の拡大図である。 図４に示されたI-I’線及びII-II’線に沿って切断した断面図である。 本発明の他の実施例による表示装置の平面図である。 図６に示された第１周辺領域の部分拡大図である。 本発明の他の実施例による第１信号配線部の拡大図である。 本発明の他の実施例による表示装置の部分拡大図である。 図９に示された第１信号配線部及び第１信号パッド部の拡大図である。 図１０に示されたIII-III’線に沿って切断した断面図である。

符号の説明

１００ 印刷回路基板
１１０ メイン駆動回路
４００ 表示パネル
５１０ ソース駆動部
６１０ ゲート駆動部
２１０ 第１信号配線部
１４０ 第２信号配線部
ＳＰ１ 第１信号パッド部
ＳＰ２ 第２信号パッド部
５３０ フレキシブル印刷回路基板

Claims (17)

1. 表示領域に形成された複数の画素部と、
   前記表示領域を取り囲む周辺領域に形成され、第１導電層で形成された第１配線と、前記第１配線上に重畳するように第２導電層で形成された第２配線とを含む信号配線部と、
   前記第１配線と一体に形成された第１パッドと前記第２配線と一体に形成された第２パッドとを含む信号パッド部と、
   を含むことを特徴とする表示基板。
2. 第３導電層により前記第２配線をカバーするように形成された保護パターンをさらに含むことを特徴とする請求項１記載の表示基板。
3. 表示領域に形成された複数の画素部と、
   前記表示領域を取り囲む周辺領域に形成され、第１導電層で形成された第１配線と、前記第１配線上に重畳するように第２導電層で形成された第２配線とを含む信号配線部と、
   前記第１配線と一体に形成された第１パッドと前記第２配線と一体に形成された第２パッドを含む信号パッド部と、
   を含むことを特徴とする表示装置。
4. 前記信号パッド部は、第３導電層で形成され、前記第１パッド及び第２パッドと電気的に接続された導電パターンをさらに含むことを特徴とする請求項３記載の表示装置。
5. 前記第３導電層により前記第２配線をカバーするように形成された保護パターンをさらに含むことを特徴とする請求項４記載の表示装置。
6. 前記表示領域に前記第１導電層で形成され、前記画素部と電気的に接続されたゲート配線と、
   前記周辺領域に形成され前記ゲート配線にゲート信号を出力するゲート駆動部と、
   をさらに含むことを特徴とする請求項４記載の表示装置。
7. 前記信号配線部は、前記ゲート駆動部を駆動するためのゲート駆動信号を伝達することを特徴とする請求項６記載の表示装置。
8. 前記ゲート駆動部は、前記ゲート信号を生成するゲート駆動チップが搭載されたゲートテープキャリアパッケージであることを特徴とする請求項６記載の表示装置。
9. 前記表示領域に前記第２導電層から形成され、前記画素部と電気的に接続されたソース配線と、
   前記周辺領域に実装されて前記ソース配線にデータ信号を出力するソース駆動部と、
   をさらに含むことを特徴とする請求項４記載の表示装置。
10. 前記信号配線部は、前記ソース駆動部を駆動するためのソース駆動信号を伝達することを特徴とする請求項９記載の表示装置。
11. 前記ソース駆動部は、前記データ信号を生成するソース駆動チップが搭載されたソーステープキャリアパッケージであることを特徴とする請求項９記載の表示装置。
12. 前記ソース駆動部の出力端子と電気的に接触する出力パッド部と、
    前記出力パッド部と前記ソース配線とを電気的に接続するファンアウト部と、
    前記ソース駆動部の入力端子と電気的に接触する入力パッド部と、
    前記周辺領域に形成され前記入力パッド部と電気的に接続された連結配線部と、
    をさらに含むことを特徴とする請求項９記載の表示装置。
13. 前記信号配線部は、前記ファンアウト部と一部が重畳する第１信号配線部と、前記連結配線部と一部が重畳する第２信号配線部とを含むことを特徴とする請求項１２記載の表示装置。
14. 前記ファンアウト部及び前記連結配線部は、前記第３導電層により構成されることを特徴とする請求項１３記載の表示装置。
15. 前記第１信号配線部は、前記ファンアウト部と重畳する第１部分、及び前記ファンアウト部と重畳しない第２部分に区分され、
    前記第１部分は前記第１配線で形成され、前記第２部分は前記第１及び第２配線が積層されたことを特徴とする請求項１３記載の表示装置。
16. 前記第２信号配線部は前記連結配線部と重畳する第３部分、及び前記連結配線部と重畳しない第４部分に区分され、
    前記第３部分は前記第１配線で形成され、前記第４部分は前記第１及び第２配線が積層されて形成されることを特徴とする請求項１５記載の表示装置。
17. 前記ファンアウト部及び前記連結配線部は、前記第２導電層で形成されたことを特徴とする請求項１６記載の表示装置。