JP2007536105A - マイクロエレクトロメカニカルシステム(mems)と受動素子が集積化されたモジュール - Google Patents

マイクロエレクトロメカニカルシステム(mems)と受動素子が集積化されたモジュール Download PDF

Info

Publication number
JP2007536105A
JP2007536105A JP2007513494A JP2007513494A JP2007536105A JP 2007536105 A JP2007536105 A JP 2007536105A JP 2007513494 A JP2007513494 A JP 2007513494A JP 2007513494 A JP2007513494 A JP 2007513494A JP 2007536105 A JP2007536105 A JP 2007536105A
Authority
JP
Japan
Prior art keywords
substrate
mems
chamber
die
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007513494A
Other languages
English (en)
Other versions
JP4746611B2 (ja
Inventor
マ、チン
バー−サデウ、エーヤル
エック、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2007536105A publication Critical patent/JP2007536105A/ja
Application granted granted Critical
Publication of JP4746611B2 publication Critical patent/JP4746611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023Packaging together an electronic processing unit die and a micromechanical structure die
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/701Integrated with dissimilar structures on a common substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/724Devices having flexible or movable element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)

Abstract

【課題】 MEMSと受動素子が集積化されたモジュールを提供する。
【解決手段】 第1基板、第1基板に接合された1以上のMEMS、第1基板に接合された第2基板、第2基板に接合された1以上の受動素子を備える装置を提供するとしてもよい。1以上のMEMSが接合された第1基板と、1以上の受動素子が接合された第2基板を位置合わせすることと、位置合わせされた第1基板と第2基板を接合することとを含む方法を提供するとしてもよい。
【選択図】図1

Description

本発明の実施形態は、1以上のマイクロエレクトロメカニカルシステム(MEMS)および1以上の受動素子を備える装置に関する。
マイクロエレクトロメカニカルシステム(MEMS)は機械構造が概して壊れやすいので、破損を避け外部環境から保護するべく、通常はパッケージングが施されている。MEMSのパッケージングには、セラミックやガラスなどを初めとした専用パッケージを用いるとしてもよい。しかし、このようなパッケージングを行うことにより、コストが高くなるとともにサイズが大型化する傾向がある。
パッケージングされたMEMSとともに、コンデンサやインダクタなどの受動素子を利用することもある。このような受動素子は、例えば個別のコンデンサやインダクタなど、集積化されていない素子として利用されることが多い。このように独立した素子を、パッケージングされたMEMSとともに、ボード上にアセンブルしてもよい。しかし、個別の素子とパッケージングされたMEMSのボードへのアセンブリを別々に行うと、時間がかかる上にコストが上がり、アセンブリ後の完成品が大型化してしまう。
本発明の実施形態を、本明細書の以下の部分および該実施形態を図示した添付の図面により説明する。図面の説明は以下の通りである。
本発明の一実施形態に係るパッケージまたはモジュールを示す拡大断面図である。
図1のモジュールを示す上面平面図である。
本発明の別の実施形態に係るモジュールを示す拡大断面図である。
図3のモジュールを示す上面平面図である。
本発明の一実施形態に係る、モジュールまたは接合ウェハアセンブリの製造方法を示す。
本発明の一実施形態に係る、第1ダイと第2ダイを接合することによって行うモジュール形成を示す。
本発明の一実施形態に係る、第1ウェハと第2ウェハを接合することによって行う接合ウェハアセンブリ形成を示す。
本発明の一実施形態に係る、受動素子ウェハの上方にMEMSウェハを位置合わせすることを示す。
本発明の一実施形態に係る、図8に示した位置合わせ済みウェハを接合することを示す。
本発明の一実施形態に係る、図9に示したMEMSウェハの一部分を除去してインターコネクト構造を露出させることを示す。
本発明の一実施形態に係る、図10に示した接合ウェハアセンブリにシンギュレーションを行ってモジュールを形成することを示す。
本発明の一実施形態に係る、一部分が除去されたMEMSウェハを受動素子ウェハの上方に位置合わせすることを示す。
本発明の一実施形態に係る、図12に示した位置合わせ済みウェハを接合することを示す。
本発明の一実施形態に係る、インターコネクト構造へのアクセスを可能とするべく図13に示したウェハ接合の後に、MEMSウェハの別の部分を除去することを示す。
本発明の一実施形態に係る、図14に示した接合ウェハアセンブリにシンギュレーションを行ってモジュールを形成することを示す。
本発明の一実施形態に係る、インターコネクト構造へのアクセスを可能とするべく除去されるMEMSウェハ上の領域を示す断面図および上面平面図である。
本発明の一実施形態に係る、本明細書で開示するモジュール、GSMトランシーバおよびアンテナを備えるワイヤレスデバイスを示す。
以下において、本発明の実施形態を具体的且つ詳細に説明する。しかし、本発明の実施形態は開示した具体的且つ詳細な記載内容を用いなくても実施できると解釈されたい。また、公知の回路、構造および技術については、本発明に関する説明があいまいにならないよう、詳細な説明は省略している。
図1は、本発明の一実施形態に係る、パッケージまたはモジュール100を示す拡大断面図である。前記モジュールは、第1基板102、第2基板104、第1基板と第2基板の間に設けられたチェンバ106、第1基板と第2基板の間およびチェンバの外周に沿って設けられた封止部108、チェンバ内に設けられ第1基板に接合された1以上のマイクロエレクトロメカニカルシステム(MEMS)110、チェンバ内に設けられ第2基板に接合された1以上の受動素子112、チェンバ内に設けられ且つ第1基板と第2基板を接合するインターコネクト114、前記モジュールを外部の信号伝達媒体と接合するべく、インターコネクトに接合されたビア116を備える。
モジュール100は、第1基板102および第2基板104を備える。両基板は一般的に、一連の処理によって微小電子回路、微小電子構造などに変換された部分を有する被加工品を指す。一実施形態において、第1基板および第2基板はそれぞれ、ダイを有するとしてもよい。このダイは、例えば、ウェハをシンギュレーションしたものまたはほかの方法で分割したものであってよい。ダイは、チップ、モノリシックデバイス、半導体デバイス、集積回路、微小電子デバイスなどの名称で呼ぶ事もある。ダイまたはウェハは、半導体材料(例えばシリコン)、非半導体材料、もしくは半導体材料および非半導体材料の合成物のうちいずれかを含むとしてもよい。一実施形態において、シリコンダイまたはシリコンウェハを用いて両基板を形成するとしてもよい。こうすると、セラミックまたはガラス製の「ふたウェハ」よりも大幅に高い熱整合性を実現できる。
図示した実施形態によれば、第1基板の下面103が第2基板の上面105に面しており、且つ下面103が上面105の上方で位置合わせされていることが多い。ここで、例えば「上方の」「下方の」「上」「下」「右」「左」「垂直」といった用語は、図示したモジュールの構造を簡潔に説明するべく本明細書で用いるとする。このような装置の構造はさまざまに変更することができるのは明らかである。変形例を挙げると、これに限定されるものではないが、受動素子が上側にありMEMSが下側にある逆転させた構造がある。
第1基板および第2基板の間にはチェンバ106が設けられている。第1基板および第2基板の間およびチェンバの外周に沿って、封止部108が設けられている。図示した構造によると、封止部はチェンバの壁面を形成し、第1基板および第2基板がそれぞれチェンバの天井と床を形成するとしてもよいが、本発明の実施形態はこのような構造に限定されるものではない。
封止部108は、チェンバ106を密閉/格納する材料またはデバイスを含むとしてもよい。封止部は、チェンバとその周辺環境の間を物質が移動しないように、もしくは少なくともそのような物質の移動を低減するとしてもよい。封止部の機能の例を挙げると、周囲空気や水(例えば水蒸気)といった物質がチェンバに入ってくる量を低減すること、チェンバが空の場合の加圧を低減すること、加圧されたチェンバの圧力の損失を抑制すること、および/または、希ガスなどの不活性物質やチェンバ内にある物質が出て行く量を抑制することなどがある。
本発明の一実施形態によると、必要ではないが、チェンバ106は気密封止されたチェンバであってもよく、封止部は気密封止部であってもよい。気密封止されたチェンバは通常、気密性または水(例えば水蒸気)や空気などのチェンバやモジュールの周辺に存在する物質を通さない性質を有するとしてもよい。このような構成とすることによって、静止摩擦力や侵食(例えば酸化)などの空気や水蒸気によって生じる可能性がある問題から、チェンバ内に設けられた構造を保護するとしてもよい。
封止部108を形成するのに適した材料やデバイスには、さまざまなものがある。本発明の一実施形態によれば、チェンバの外周に沿って延伸する形状を持つ、封止材料からなる専用リングを含むとしてもよい。この封止材料には、金属(例えば、金、ハンダ、共晶金属または熱圧着金属)、フリットガラスまたは接着剤(例えば、エポキシ樹脂、ベンゾシクロブテンやそのほかの有機ポリマー物質)を用いるとしてもよい。特に明記していない限り、本明細書では「金属」という単語が、純金属(例えば、金、アルミニウム、銅など)または合金、混合材料や積層構造など複数の金属の組み合わせのいずれかを指すとする。金属およびフリットガラスを用いた場合、気密封止が実現される。金属は伝導性を有し、フリットガラスや接着剤は絶縁性を持つことが多い。
本明細書において、「リング」という単語は必ずしも円形状のものを指すわけではない。リングは、円、矩形、正方形、多角形などの閉じた平面形状を持つとしてもよい。一実施形態によれば、封止材料からなるリングは、基板上に、堆積、電気メッキ又は印刷などの方法を用いて形成されるとしてもよい。別の実施形態によれば、例えば、ハンダリングやプラスチックリングなどの封止材料から成るリング(例えば、エポキシ樹脂製リング、ベンゾシクロブテン製リング)が予め形成され、接合に先立って基板間に設けられ、第1基板の下面と第2基板の上面に接合されるとしてもよい。
上述した例以外に、第1基板と第2基板の間に面接合部を設けて封止部として用いるとしてもよい。このような封止部は例えば、陽極接合、溶融接合、または面活性化接合を含むとしてもよい。このような接合部を用いた場合も気密封止が実現する。このような接合方法を用いる一実施形態の場合、MEMSおよび受動素子は任意で、第1基板の下面および第2基板の上面において、例えばくぼみ部や凹部内を設けて、基板中に収納されるとしてもよい。
1以上のMEMS110は、第1基板に接合され、チェンバ内に設けられている。本明細書において「MEMS」という用語は、1つのマイクロエレクトロメカニカルシステムまたは複数のマイクロエレクトロメカニカルシステムのどちらを指すとしてもよい。図示するように、MEMSは物理的に第1基板の下面に取り付けられ、微小電子回路などの第1基板の構成要素に電気的に接続されている。そのような微小電子構成要素または微小電子回路には、MEMSと第2基板の電気接続/接合を実現する、信号伝達媒体もしくは信号伝達経路(例えば伝導性を有する微小電子経路)を含むとしてもよい。このような微小電子構成要素または微小電子回路は、金属や伝導性半導体材料などの導体材料から構成されるとしてもよい。
MEMSは一般的に、3次元構造を持ち、例えば電気駆動される可動部などの電気素子および機械素子を備える微細デバイスを意味する。MEMSはリリースされるとしてもよい。本発明の一実施形態によれば、各MEMSのサイズはミリメートル(mm、1メートルの1000分の1)未満であってもよい。(必ずしもそうとは限らないが)多くの場合は、約マイクロメートル(μm、1メートルの100万分の1)よりも大きい。
本発明の実施形態に係るMEMSデバイスは、スイッチ、調整可能スイッチ、カンチレバービームアレイ、共振器、圧電薄膜共振器(FBAR)、FBARフィルタ、バラクタ、RF MEMS、ヒンジ付ミラー、圧力センサ、調整可能コンデンサまたはこれらの組み合わせを含むとしてもよい。本明細書において「マイクロエレクトロメカニカルシステム」と「MEMS」という用語は、光学素子を備えるマイクロオプトエレクトロメカニカルシステム(MOEMS)をも含むとしてもよい。
MEMSは、マイクロマシン(例えば日本でこの名称が使用されている)やマイクロシステム技術デバイス(例えば欧州でこの名称が使用されている)としても知られている。本明細書において「マイクロエレクトロメカニカルシステム」と「MEMS」という用語は、マイクロマシンおよび/またはマイクロシステム技術デバイスといった用語が指し示すデバイスをも含むものとする。
1以上の受動素子112は、第2基板に接合され、チェンバ内に設けられている。図示するように、受動素子は物理的に第2基板の上面に取り付けられ、第2基板の微小電子回路または微小電子構成要素に電気的に接続されている。受動素子として適切なものの例を挙げると、これらに限定されないが、レジスタ、コンデンサ、インダクタおよびこれらの組み合わせがある。
MEMS110は、受動素子112とともに、単一のモジュール100に集積化されている。セラミック製の「ふたウェハ」は、使用されるとモジュールが大型化し高価になる傾向があるが、本発明の実施形態においてはMEMSのパッケージングには必要とされない。代わりに、受動素子を備える第2基板を用いてMEMSをパッケージングするとしてもよい。さらに、本発明の実施形態によると、別にパッケージングしたMEMSと独立した集積化されていない受動素子をボードにアセンブルする手順も必要ではない。このため、アセンブルに費やする時間とコストを削減することができると同時に、モジュールのサイズを小さくできるとしてもよい。このようにモジュールを小型化することは、例えば携帯電話、PDA(携帯情報端末)、PCMCIA(Personal Computer Memory Card International Association)カードなどの小型電子デバイスに該モジュールを配設する上で望ましいとしてもよい。
図示したモジュールはさらにインターコネクト114を備える。インターコネクトは、封止部の外周または周縁の内側に、第1基板と第2基板の間で、チェンバ内に位置するように配設される。
インターコネクトは、伝導路、リンクまたは信号伝達媒体を介して、第1基板と第2基板を電気的に接合すべく、導電性材料を含む構造を有するとしてもよい。公知のインターコネクト構造にはさまざまなものがある。適切なインターコネクトの例を挙げると、これらに限定されないが、バンプ、ハンダバンプ、ボンドパッド、回路、ワイヤおよびこれらの組み合わせがある。
インターコネクトの材料には、一般的に金属が用いられている。理由の一つとして上げられるのが、高い伝導性である。しかし、金属以外の導電性材料または導体も形成材料として適切である。例を挙げると、インターコネクトはドーピングポリシリコン、ドーピング単結晶シリコン、高融点金属シリサイドまたはこれらの組み合わせを含むとしてもよい。
図示するように、インターコネクトの上端または上側端部は、第1基板の微小電子構成要素または微小電子回路に物理的に取り付けられ電気的に接続されている。また、インターコネクトの下端または下側端部は、第2基板の微小電子構成要素または微小電子回路に、物理的に取り付けられ電気的に接続されている。図示した実施形態によると、インターコネクトはMEMSおよび受動素子の左右両側に設けられているが、これは必要な構成ではない。
図1に示したモジュールはさらにビア116を備える。このようなビアは、外部の信号伝達媒体に該モジュールを接続するために使用される伝導路の一例である。ここで、外部の信号伝達媒体は例えば、回路やプリント配線基板など電子デバイスの一部である。このようなビアは、金属などの導体材料で満たされた、または金属などの導体材料を含む、基板の厚みを完全に貫通するように設けられた垂直方向に延伸する穴もしくは開口部を含むとしてもよい。ビアを形成するのに適した金属の例を挙げると、これらに限定されないが、アルミニウム、銅、金およびハンダがある。このような金属で開口部を満たすには、電気メッキ、無電解メッキもしくは物理気相成長法(PVD)などの方法を用いるとしてもよい。
図示した実施形態に係るビアは第1基板の厚みを完全に貫通した開口部を含んでいるが、これは必要な構成ではない。本発明の別の実施形態によると、ビアは第2基板を貫通する構成としてもよいし、また第1基板を貫通するビアと第2基板を貫通するビアを両方を設けるとしてもよい。
ビアは通常インターコネクトの上方または下方に配設される。図示した実施形態においては、インターコネクトの上方にビアが設けられている。具体的に説明すると、各ビアは第1端または第1端部および第2端または第2端部を有する。図示した実施形態によると、各ビアの第1端または第1端部(例えば下端または下側端部)が、インターコネクトのうちの1つに物理的に取り付けられ電気的に接続されている。各ビアの第2端または第2端部(例えば上端または上側端部)は、チェンバの外部に設けられ、モジュールの外面を形成している。
図2は、図1のモジュール100を示した上面平面図である。図1に示した断面図は、図2中のライン1−1に沿って切断したものである。説明の便宜上、図2の上面図は図1の断面図よりもやや小さくしてある。また、上面図を見やすくするため網掛けを幾つか省略している。
上面図において、斜線部分は封止部108の位置を示す。実際には、第1基板102の下に設けられているので隠れている。封止部の外周の内側にビア116の上端が位置している。図示した実施形態によると、4本のビアの上端が示されており、片側に2本ずつ並べられ、網目状またはグリッド状に配列されている。しかしながら、ビアの数および配列はこの実施形態に限定されるものではない。
ビアの上端は露出しており、モジュールの外部からアクセスが可能である。ビアの上端を介して、例えばMEMSや受動素子といったモジュール内部の回路と、外部の信号伝達媒体を電気的に接続するとしてもよい。例えばハンダバンプや金属ワイヤなどの導体が、ビア上端と外部の信号伝達媒体の間に接続されるとしてもよい。一実施形態によれば、ビア上端と外部の信号伝達媒体を、表面実装技術(SMT)を用いて接続するとしてもよい。
本発明の別の実施形態によれば、モジュール内の回路と外部の信号伝達媒体を接続するために、ビア以外の伝導路を用いるとしてもよい。図3はモジュール300を示す拡大断面図である。本発明の一実施形態に係るモジュール300は、絶縁層330、モジュールの外部の絶縁層上に設けられた伝導パッド332、少なくとも部分的に絶縁層に埋め込まれ、モジュール内の導体(例えばインターコネクト)から伝導パッドまで延伸している伝導路334を備える。
絶縁層、伝導パッドおよび伝導路以外に該モジュールが備える構成要素を挙げると、第1基板302、第2基板304、チェンバ306、封止部308、MEMS310、受動素子312およびインターコネクト314がある。本実施形態については、MEMSおよび受動素子が2個以上図示されているが、本発明はこのような構成に限定されない。これらの構成要素は、図1および図2に示したモジュール100の対応する構成要素の特徴を、一部またはすべて有するとしてもよい。以下の部分では、記載を簡潔にすべく、モジュール300の構成要素および特徴のうちモジュール100とは異なるものおよび/または追加されたものに重点を置いて本実施形態を説明する。
図示した実施形態によると、絶縁層330は第2基板と受動素子の間に配設されているが、このような構成に限定されるものではない。本発明のほかの実施形態によれば、絶縁層は、第1基板とMEMSの間に配設するとしてもよいし、第2基板と受動素子の間ならびに第1基板とMEMSの間のどちらにも配設されるとしてもよい。
一実施形態によると、絶縁層は酸化シリコン(例えば二酸化シリコン:SiO)を含むとしてもよいが、この構成に限定されるわけではない。これ以外の絶縁材料または誘電体(例えばポリマーフォーム)や有機絶縁材料を使用するとしてもよい。短絡が生じないように十分基板が絶縁されていれば、このように別に専用の絶縁層を設ける必要はない。
伝導路334は絶縁層330内に設けられ、モジュール内部に設けられた導体(例えばインターコネクト314)から伝導パッド332まで延伸するとしてもよい。伝導路は、金属またはそれ以外の導体材料で満たされた、もしくはこのような導体材料を含む、絶縁層内に設けられた溝などの開口部を含むとしてもよい。絶縁層および伝導路は基板上に形成されるが、その形成は、例えば化学気相成長(CVD)法または物理気相成長(PVD)法(例えばスパッタリング)などの方法によって堆積を行い、例えばウェット化学エッチングまたはウェットプラズマエッチングなどのエッチングを用いてリソグラフィー技術によりパターニングを行うことによって実現するとしてもよい。導体材料として適切なものの例を挙げると、これらに限定されないが、アルミニウム、銅、金、ハンダ、その他の金属、または適切にドーピングされた半導体のような導体材料などがある。溝は例えばソーイングまたはエッチングによって形成され、その後で金属を堆積するとしてもよい。
本発明の一実施形態によると、伝導路の少なくとも一部分が絶縁層に埋め込まれている。図示した実施形態によると、封止部の下方または近傍に位置する、伝導路の中央部分が絶縁層に埋め込まれている。このような構成とすることによって、封止部が伝導性を有する場合、電気接続が生じないようにすることができるとしてもよい。封止部が例えばフリットガラスまたは絶縁有機材料などの絶縁材料を含むとしてもよい。この場合は、伝導路を埋め込まないとしてもよい。
各伝導路は第1端または第1端部および第2端または第2端部を有する。各第1端は絶縁層から露出した状態で、インターコネクト314のうちの1本に接合されるとしてもよい。各第2端は絶縁層から露出した状態で、モジュールの外側に位置する伝導パッド332のうちの1つに接合されるとしてもよい。
伝導パッド332は、絶縁層および伝導路の第2端の上に設けられている。伝導パッドは、例えばアルミニウム、銅、金、ハンダまたはこれ以外の金属である導体材料または金属シリサイドなどの金属以外の導体材料を含むとしてもよい。伝導パッドによって、例えばワイヤボンディングを介して、該モジュールと外部の信号伝達媒体を電気的に接続または接合するとしてもよい。伝導パッドに接続されるパッケージ用リード線として、例えば約30マイクロメートルの直径を持つ細い金ワイヤを使用するとしてもよい。図から分かるように、伝導パッドへのアクセスをより容易に行えるよう、第1基板の長さや幅などの寸法は第2基板の寸法より小さくしてもよい。
図4は、図3のモジュール300を示した上面平面図である。図3に示した断面図は、図4中のライン3−3に沿って切断した面である。説明の便宜上、図4の上面図は図3の断面図よりもやや小さくしている。また、上面図を見やすくするため網掛けを幾つか省略している。
上から見た場合、第1基板302の上面、絶縁層330の上面および伝導パッド332の上面が見える。上面図中の斜線部は、第1基板の下方に位置し隠れている、封止部308および伝導路334の位置を示す。封止部の外周または周縁より内側に各伝導路の第1端が位置している。各伝導路の第1端はインターコネクトと接合または接続されるとしてもよい。
本発明の一実施形態によると、図1および図2、ならびに図3および図4に示したモジュール100および300は、ビア116または伝導パッド332が外部の信号伝達媒体に接続されていない非接続状態で、提供されるとしてもよい。もしくは、本発明の別の実施形態によれば、モジュール100および300は、ビア116または伝導パッド332が外部の信号伝達媒体に接続された接続状態で、提供されるとしてもよい。
図5は、本発明の一実施形態に係る、例えば接合ウェハアセンブリなどの、モジュールまたは装置の製造方法500を示す。この方法は、ブロック510において、1以上のMEMSが接合された第1基板(例えばウェハまたはダイ)を準備することと、ブロック520において、1以上の受動素子が接合された第2基板(例えばウェハまたはダイ)を準備することとを含む。
両基板の準備は、両基板を製造すること、購入すること、またはその他の方法で準備することを含むとしてもよい。本発明の一実施形態によると、一連の処理によって第1ウェハとMEMSを製造し、別の異なる一連の処理によって第2ウェハと受動素子を製造するとしてもよい。一般的に、MEMS製造処理と受動素子製造処理は大きく異なるので、これら2つの製造処理をまとめると複雑で多くの場合高コストにもなるので、このような処理を避けるべく、MEMSと受動素子は別々に製造された異なるウェハ上に設けるのがよい。
続いて、ブロック530において、1以上のMEMSが接合された第1基板と1以上の受動素子が接合された第2基板を位置合わせするとしてもよい。一実施形態において、MEMSを備える第1基板の活性面と、受動素子を備える第2基板の活性面が向かい合うように位置合わせするとしてもよい。一実施形態によると、両基板は、例えばボンドアライナなどの位置合わせツールに挿入されるとしてもよい。ボンドアライナを初めとするツールは、第1基板と第2基板を精度よく位置合わせすることができる。一実施形態によると、ボンドアライナは、MEMSおよび受動素子を含めた両基板の活性面の写真を撮影し、この写真を用いて両基板の位置合わせを行うとしてもよい。
続いて、位置合わせされた両基板を接合するとしてもよい。ブロック540において、MEMSと受動素子を電気接続するとしてもよい。この接続は、第1基板の微小電子構造または微小電子回路から第2基板の微小電子構造または微小電子回路に至るインターコネクトまたはその他の伝導路を形成することを含むとしてもよい。インターコネクトなどの伝導路によって、MEMSと受動素子を有する回路が完成するとしてもよい。
ブロック550において、1以上のMEMSおよび1以上の受動素子を備えるまたは含むチェンバを封止するとしてもよい。封止部の形成は、例えば基板間を封止材料で接合することによって行ってもよいし、または基板間を面接合することによって行うとしてもよい。このような封止部を設けることによって、MEMSを保護するとともに、モジュールを物理的に一体化することができる。
図6は、本発明の一実施形態に係る、第1ダイ602と第2ダイ604を接合することによって行うモジュール形成を示す。第1ダイ602には、1以上のMEMS(M)610、封止材料から成るリング608A、およびインターコネクト部(例えば金属ボンドパッド)614Aが接続されている。第2ダイ604には、1以上の受動素子(P)612、封止材料から構成された一致または対応するリング608B、および一致または対応するインターコネクト部(例えば、一致する金属ボンドパッド)614Bが接続されている。
ここで、「一致する」または「対応する」という表現は一般的に、両基板の位置合わせを行うと、リング同士またはインターコネクト部同士の位置が概して一致または対応することを意味する。さらに、任意であるが、リング同士またはインターコネクト部同士がサイズや形状などほかの特徴に関しても一致または対応するとしてもよい。封止部およびインターコネクト部は、一致または対応しなければならないわけではない。本発明の別の実施形態によると、ダイ同士またはウェハ同士を接合するのに使用する封止リング、封止部および/またはインターコネクト部は1つだけであるとしてもよい。例えば、予め形成された、基板間の間隔に等しい長さを有するハンダリングやハンダバンプを1つ用いるとしてもよい。
本発明の一実施形態によると、対応する組み合わせであるリング608Aおよび608B、インターコネクト部614Aおよび614Bはそれぞれ、例えば基板に元々形成されていた金属層をパターニングすることによって形成された、パターニング金属層を含むとしてもよい。受動素子を製造するための厚みのある金属層を用いて、封止部および/またはインターコネクト部を形成するとしてもよい。絶縁層に埋め込まれた伝導路は、たいてい受動素子ウェハ製造プロセスで形成されるが、上述したように、モジュールを外部の信号伝達媒体に接続するために用いられるとしてもよい。一実施形態によると、パターニング金属層はそれぞれ、例えばリソグラフィーやマイクロマシニングによってパターニングされた、2層以上の隣接する金属層から成る積層構造を含むとしてもよい。具体例を1つ挙げると、このような積層構造には、基板側から順に外側に向けて、約5ミクロンのニッケル、約5ミクロンの金−スズ共晶ハンダ(例えば金80%、スズハンダ20%)などが含まれるとしてもよい。ニッケルは、基板間をさらにはっきり分離させる分離層として機能すると同時に、金−スズハンダ用の水和接着層として機能するとしてもよい。金−スズハンダは、他方の基板上に設けられた対応する構成要素に対する機械的および電気的な接続を強力なものとするべく用いられるとしてもよい。このような実施形態によると、同一もしくは類似の積層構造を用いて、封止材料から成るリングおよびインターコネクト部を構成するとしてもよい。本発明は、パターニング金属層および積層構造を用いた構造に限定されない。
図6に示すように、ダイ602と604を接合する場合は、まず両ダイを位置合わせして、互いに近接させるとしてもよい。2つのダイのうち一方のみを移動させるとしてもよいし、両ダイを移動させるとしてもよい。両ダイを互いに近接させていくと、ある時点において、封止材料から成るリング608Aと対応する封止材料から成るリング608Bが互いに接するとしてもよい。これとほぼ同時に、インターコネクト部614Aと対応するインターコネクト部614Bも互いに接するとしてもよい。
互いに接している封止部同士およびインターコネクト部同士を接合するとしてもよい。使用されている材料によって異なるが、さまざまな接合方法を用いることができる。インターコネクト部同士の接合に用いる方法の例を挙げると、これらに限定されないが、ハンダリフローや熱圧着接合などの金属接合方法がある。使用している材料によっては、これらの方法を封止部同士の接合にも用いてよいが、ほかに利用可能な方法の例を挙げると、フリットガラス接合、接着、陽極接合、融着および面活性化接合などがある。一実施形態によると、接合はフリップチップ型のツールを用いて行うとしてもよい。このような構成要素の接合によって、内部チェンバおよびチェンバ内のインターコネクトに沿って封止部が形成されるとしてもよい。
図7は、本発明の一実施形態に係る、シンギュレーションされていないモジュールを含む接合ウェハアセンブリの形成を示す。接合ウェハアセンブリの形成は、第1ウェハ702と第2ウェハ704を接合することを含む。第1ウェハ702は12個の未シンギュレーションダイを含むアレイ770を有し、第2ウェハ704は対応する12個の未シンギュレーションダイを含むアレイ772を有する。一般的には、各ウェハは2以上の未シンギュレーションダイを有するとしてもよい。このような複数のダイは、電気的に独立しているが分離されていない微小電子デバイスを複数含むとしてもよい。
第1ウェハと第2ウェハの位置合わせは、第1ウェハのダイと第2ウェハの対応するダイが位置合わせされ、且つリング同士およびインターコネクト部同士の位置が対応するように行うとしてもよい。位置合わせに続いて、上述したように、ウェハ同士が接するように移動させ接合するとしてもよい。一実施形態によると、ウェハボンダを用いて両ウェハを接合するとしてもよい。
両ウェハを接合すると、第1ウェハと第2ウェハの間に封止チェンバのアレイができるとしてもよい。各チェンバ内には、第1ウェハと接合された1以上のMEMSが存在するとしてもよい。各チェンバ内には、第2ウェハと接合された1以上の受動素子が存在するとしてもよい。さらに、各チェンバ内には、第1ウェハおよび第2ウェハに接合された、MEMSと受動素子を接合するためのインターコネクトが存在するとしてもよい。この後、接合された両ウェハは、シンギュレーションもしくはダイシングなどの方法によって個別のモジュールに分離されるとしてもよい。
ウェハ同士を接合することによって、複数のモジュールの製造を並行して行うことが可能となり、製造コストを下げることができるとしてもよい。また、シンギュレーションおよび洗浄に先立って各モジュールのチェンバ内にMEMSを封止することによって、壊れやすい構造であるMEMSが破損しないよう保護することができる。粒子汚染や静止摩擦を生じにくくするべく、MEMSのリリース後すぐに、両ウェハを接合するのが適切であるとしてもよい。
図3および図4に戻って、モジュール300は外部インターコネクト構造を備える。両図に示した実施例では、伝導パッド332がこれに当たる。外部インターコネクト構造は、モジュールと外部信号伝達媒体(例えばプリント配線基板)とを電気接続するために用いられるとしてもよい。図示しているように、伝導パッドへのアクセスを容易にするべく、断面図での寸法または幅は、第1基板302の方が第2基板304よりも小さいとしてもよい。伝導パッドなどの外部インターコネクト構造へのアクセスを実現するための方法は、さまざまなものが検討されている。
図8から図11はウェハおよびアセンブリの断面図である。具体的には、本発明の一実施形態に係る、シンギュレーションに先立つウェハ接合ステップにおいて外部インターコネクト構造を露出させる工程を含む、モジュール製造方法のさまざまな工程を示す。
図8は、受動素子ウェハ804の上方にMEMSウェハ802を位置合わせすることを示す。MEMSウェハは、第1未シンギュレーションダイ880(左側)および第2未シンギュレーションダイ882(右側)を備える。受動素子ウェハは、一致または対応する第1未シンギュレーションダイ884(左側)および一致または対応する第2未シンギュレーションダイ886(右側)を備える。外部伝導パッド832は、受動素子ウェハの表面上に設けられている。
図9は、図8に示す位置合わせを行った両ウェハを接合することを示す。この接合によって形成されたアセンブリでは、MEMSウェハ802が伝導パッド832を隠してしまうケースが多い。このため、外部信号伝達媒体との接続が複雑になったり不可能になったりすることがある。
図10は、伝導パッドへのアクセスを容易にするべく、シンギュレーションまたはダイシングに先立ち、図9に示したMEMSウェハ802のうち、伝導パッド832の上方に位置する部分を除去することを示す。本発明の一実施形態によると、MEMSウェハの厚みを完全に貫通するように、ダイ880および882の外周に沿って、除去されるとしてもよい。説明の便宜上図示しているダイは2つであるが、このような除去工程がダイアレイ全体について行われることは明らかである。
一実施形態によると、このような除去工程は、幅広のソーブレードを用いたソーイングによって行うとしてもよい。この幅広ブレードは、後に接合ウェハのシンギュレーションに用いられるソーブレードより大きい幅のものであるとしてもよい。またこの除去工程において、封止部を切断したり破損したりしてはいけない。このソーブレードの動作は、受動素子ウェハを切断する前に止められるとしてもよい。これ以外に基板の一部を除去する工程で使用される方法として、例えばエッチングやレーザアブレーションなどが挙げられる。
図11は、第1モジュール1100Aおよび第2モジュール1100Bを形成するために行われる、図10に示したアセンブリのシンギュレーションを示す。第1モジュール1100Aは互いに接合されたダイ880および884を含み、第2モジュール1100Bは互いに接合されたダイ882および886を含む。シンギュレーションにおいては、外部伝導パッドなどのインターコネクト構造の外周に沿って切断するとしてもよい。一実施形態によると、このようなシンギュレーションは従来と同じシンギュレーションソーを用いて行うとしてもよい。
本発明の別の実施形態によると、ウェハの切断プロセスまたは除去プロセスは少なくとも一部が、位置合わせおよび接合の前に行われるとしてもよい。図12から図15はウェハおよびアセンブリを示す断面図である。具体的には、シンギュレーションの前に行われるウェハ接合工程において外部インターコネクト構造を露出させることを含む、モジュール製造方法のさまざまな工程を示す。なお本発明のこの実施形態では、ウェハの少なくとも一部が、位置合わせ工程および接合工程に先立って除去される。
図12は、すでにその一部が除去されたMEMSウェハ1202を、受動素子ウェハ1204の上方に位置合わせすることを示す。この両ウェハの位置合わせを行う前に、MEMSウェハの一部が既に除去されている。除去された部分には、MEMSが取り付けられているMEMSウェハの活性面上にダイの外周に沿って設けられた、MEMSウェハの厚み方向には貫通していない溝が含まれる。本発明の一実施形態によると、この溝の深さは例えばMEMSウェハの厚みの約1/4から約3/4であってもよい。この除去工程は、後にダイのシンギュレーションに用いるソーブレードよりも大きい幅を持つソーブレードを用いたソーイングによって行われるとしてもよい。または、エッチングやレーザーアブレーションなどのマイクロマシニン技術を用いて行うとしてもよい。
図13は、図12に示す位置合わせされたウェハを接合することを示す。図に示すように、MEMSウェハ1202はまだ伝導パッド1232を少なくとも部分的に隠していることがあり、外部信号伝達媒体に対する接続が複雑になってしまうことがある。本発明の一実施形態によれば、伝導パッドへのアクセスをさらに容易なものとできるようにシンギュレーションに先立って除去工程を再度実施するとしてもよい。
図14は、伝導パッドへのアクセスを容易にするべく、図13に示したようにウェハを接合した後で、MEMSウェハの一部分を除去することを示す。この除去工程はシンギュレーションに先立って行われる。本発明の一実施形態によると、図14に示す除去工程より前にMEMSウェハの一部が厚み方向に貫通しないように除去されているが、この除去工程において少なくとも残りの厚みを除去するとしてもよい。該除去工程は、裏面研削(図示)によって行うとしてもよいし、例えば幅広のソーブレードを用いて逆方向からソーイングを行うことによって実施するとしてもよい。この除去工程にソーを用いる場合、事前に一部分を除去しておくことによって、垂直方向に沿って行われるソー制御の影響が少なくなると同時に、ソーイングによって受動素子基板が磨耗または損耗(例えば、粒子磨耗)する可能性が低くなることがある。ほかに利用可能な基板除去方法としては、例えばエッチングやレーザアブレーションなどがある。
図15は、第1モジュール1500Aと第2モジュール1500Bを形成するために行われる、図14に示したアセンブリのシンギュレーションを示す。このシンギュレーションは、従来のシンギュレーションソーを用いて行うとしてもよい。
図16は、本発明の一実施形態に係る、図8に示したMEMSウェハ802に含まれる除去領域を示す、対応する断面図(上)と上部平面図(下)である。上部平面図では、MEMSウェハを上から見下ろした様子を示し、伝導パッド832のようにMEMSウェハの下に設けられた構成要素を図示している。伝導パッド832は本当は見えないが、除去領域が分かりやすいように図示している。裏面研削を用いて除去を行う場合も、ウェハは厚み方向に除去されるとしてもよい。
本明細書で開示しているモジュールは、さまざまな種類の電子デバイスに備えられ利用されるとしてもよい。図17は、本発明の一実施形態に係るワイヤレスデバイス1770を示す。このワイヤレスデバイスには、例えば携帯電話、PDA(携帯情報端末)、コンピュータカード(例えばローカルエリアネットワーク(LAN)カード)またはノートブックパソコンなどが含まれるとしてもよい。
ワイヤレスデバイスはモジュール1700を備える。該モジュールは、本明細書で開示したモジュールと同じ特徴を有するとしてもよい。本発明の一実施形態によると、該モジュールは、例えば、携帯電話、ワイヤレスローカルエリアネットワーク(WLAN)または超広帯域(UWB)などの規格に準拠したワイヤレスデバイス用のフロントエンドモジュールまたはスマートアンテナとして利用されるとしてもよい。該モジュールはMEMSスイッチおよび1以上の受動素子を有するとしてもよい。MEMSスイッチは例えば、異なる周波数用のフィルタの選択または電源オン・オフを行うとしてもよい。微小電子スイッチに比べ、このようなMEMSスイッチは損失が少なくなることが多い(例えば、比較的「オン」および/または「オフ」がはっきりしている)。このような特徴は、例えば、電力損失低減に効果があり、電池の長寿命化につながることもある。別の実施形態に係るモジュールは、FBARフィルタおよび1以上の受動素子を有するとしてもよい。
該ワイヤレスデバイスはさらに、ダイポールアンテナ1772およびGSM(Global System for Mobile communications)トランシーバ1774を備える。該ダイポールアンテナを介して、ワイヤレスデバイスはデータの送受信を行うとしてもよい。本発明の別の実施形態に係るワイヤレスデバイスは、オムニ指向性アンテナを備えるとしてもよい。また、該GSMトランシーバを備えることによって、例えば符号分割多重アクセス(CDMA)方式通信、時分割多重アクセス(TDMA)方式通信および/またはW−CDMA(Wideband CDMA)通信が可能になるとしてもよい。ダイポールアンテナ、オムニ指向性アンテナおよびGSMトランシーバは、すべてではないが、一部のワイヤレスデバイスに用いられている。該ワイヤレスデバイスは、図示していないこれ以外の構成要素を任意で備えるとしてもよい。例えば、フラッシュメモリなども備えるとしてもよい。ノートブックパソコンを含むワイヤレスデバイスの場合、例えばDRAMメモリ、SRAMメモリ、グラフィクスコントローラまたは音声デバイスなどを任意で備えるとしてもよい。
本明細書の以上の部分においては、本発明の実施形態を十分に分かりやすく説明する目的で、具体的且つ詳細な内容を数多く記載した。しかし、開示した具体的且つ詳細な記載の一部のみを用いて上記以外の実施形態を実施するとしてもよい。また、公知の回路、構造、デバイスおよび技術については、本発明を理解する上でさまたげにならないよう、ブロック図または簡略図で示した。
開示した方法の多くについては、最も基本的な形態で説明しているが、動作を追加または削除するとしてもよい。開示した実施形態について、さらに変形例を実施するとしてもよい。具体的に挙げた実施形態は、本発明を限定するものではなく説明するためのものである。本発明の範囲は上述した具体例によって決まるのではなく、本願の請求項によって決まるものである。
請求項について、特定の機能を果たす「ための手段(means for)」または特定の機能を果たす「ための工程(step for)」という明確な記載がない構成要素は、米国特許法第112条第6パラグラフで規定されている「手段(means)」または「工程(step)」に関する条文に当てはまるものとは解釈されない。特に、本願請求項で「の工程(step of)」と記載している場合、米国特許法第112条第6パラグラフの規定の適用を受けるものではない。
また、本明細書中で「一実施形態」または「実施形態」と記載している場合、ある特定の特徴が本発明の実施に含まれ得ることを意味している。同様に、上記において本発明の実施形態の例を説明してきたが、開示内容を効率よくまとめ、発明性を理解しやすいように、特徴をグループ分けして1つの実施形態、図、説明にまとめている。しかし、このように本発明を開示したからといって、各請求項で請求している発明の実施に、その請求項で明記されているより多くの特徴が必要なわけではない。逆に、本願の請求項から分かるように、上述した各実施形態が有するすべての特徴に発明性があるわけではない。このためここにおいて、本願請求項はこの「発明を実施するための最良の形態」に組み込まれ、各独立クレームは本発明の一つの実施形態として扱われることを明確にしておきたい。
実施形態に基づき本発明を説明してきたが、本発明は説明した実施形態に限定されるものではなく、本願請求項の目的および範囲内であれば変形して実施してもよい。このため、上記明細書は本発明を限定するものではなく説明するものにすぎないと解釈されるべきである。

Claims (30)

  1. 装置であって、
    第1ダイ、第2ダイ、および該第1ダイと該第2ダイの間に密封されたチェンバと、
    前記第1ダイと前記第2ダイの間、および前記チェンバの外周に沿って設けられた封止部と、
    前記第1ダイに取り付けられ、前記チェンバ内に設けられた1以上のMEMSであって、前記第1ダイと電気接続されている1以上のMEMSと、
    前記第2ダイに取り付けられ、前記チェンバ内に設けられた1以上の受動素子であって、前記第2ダイと電気接続されている1以上の受動素子と、
    前記チェンバ内に設けられた、前記第1ダイと前記第2ダイを接続する1以上のインターコネクトと、
    第1端部および第2端部を有する1以上の伝導路であって、該第1端部は前記インターコネクトに接続され、該第2端部は、前記モジュールの外部にある信号伝達媒体と前記モジュールを接続するべく前記モジュールの外部からアクセスが可能である、1以上の伝導路と
    を備える装置。
  2. 前記MEMSはスイッチおよび/または圧電薄膜共振器(FBAR)を有する
    請求項1に記載の装置。
  3. 前記受動素子は、コンデンサおよび/またはインダクタを有する
    請求項2に記載の装置。
  4. 装置であって、
    第1基板、第2基板、および該第1基板と該第2基板の間にあるチェンバと、
    前記第1基板と前記第2基板の間、および前記チェンバの外周に沿って設けられた封止部と、
    前記第1基板に接合され、前記チェンバ内に設けられた1以上のMEMSと、
    前記第2基板に接合され、前記チェンバ内に設けられた1以上の受動素子と、
    前記チェンバ内に設けられた、前記第1基板と前記第2基板を接合する1以上のインターコネクトと、
    1以上の伝導路であって、一端が前記インターコネクトに接合され、他端が前記チェンバの外部に設けられ前記インターコネクトと信号伝達媒体を接合する、1以上の伝導路と
    を備える装置。
  5. 前記第1基板および前記第2基板はそれぞれ、シンギュレーションされたダイを有する
    請求項4に記載の装置。
  6. 前記MEMSはスイッチおよび/または圧電薄膜共振器(FBAR)を有し、前記受動素子はコンデンサおよび/またはインダクタを有する
    請求項4に記載の装置。
  7. 前記伝導路は、前記第1基板もしくは前記第2基板を貫通するビアを有する
    請求項4に記載の装置。
  8. 前記第1基板と前記MEMSの間、もしくは前記第2基板と前記受動素子の間に配設された絶縁層と、
    前記チェンバの外部であって前記絶縁層の上に前記伝導路用に設けられた1以上の伝導パッドと、
    前記伝導路用に設けられた1以上の金属線であって、少なくとも一部分が前記絶縁層に埋め込まれ、それぞれが前記インターコネクトのうちの1つに接続された第1端部および前記伝導パッドのうちの1つに接続された第2端部を有する、1以上の金属線と
    をさらに備える請求項4に記載の装置。
  9. 前記封止部は、前記第2基板用の、封止材料から成るリングに接合された、前記第1基板用の、封止材料から成るリングを有し、前記チェンバ内に設けられた前記インターコネクトはそれぞれ、前記第2基板用の導体材料と接合された前記第1基板用の導体材料を有する
    請求項4に記載の装置。
  10. 前記封止部は、金属、フリットガラス、接着剤、およびこれらの組み合わせのいずれかを含む
    請求項4に記載の装置。
  11. 装置であって、
    1以上のMEMSが接合された第1基板と、
    前記第1基板に接合された第2基板であって、1以上の受動素子が接合された第2基板と
    を備える装置。
  12. 前記第1基板および前記第2基板はそれぞれ、シンギュレーションされたダイを有する
    請求項11に記載の装置。
  13. 前記第1基板と前記第2基板の間に前記MEMSおよび前記受動素子に沿って設けられた、封止材料から成るリング
    をさらに備える請求項12に記載の装置。
  14. 前記MEMSはスイッチおよび/または圧電薄膜共振器(FBAR)を有し、前記受動素子はコンデンサおよび/またはインダクタを有する
    請求項13に記載の装置。
  15. ワイヤレスデバイスであって、GSM(Global System for Mobile communications)トランシーバおよび請求項11に記載の装置を備えるワイヤレスデバイス。
  16. 装置であって、
    内部にチェンバが設けられたパッケージと、
    前記チェンバ内に設けられ、前記パッケージに接合された1以上のMEMSと、
    前記チェンバ内に設けられ、前記パッケージに接合された1以上の受動素子と
    を備える装置。
  17. 前記MEMSおよび前記受動素子はそれぞれ、シンギュレーションされた別々のダイに取り付けられている
    請求項16に記載の装置。
  18. 前記シンギュレーションされたダイの間、および前記チェンバの外周に沿って設けられた封止部
    をさらに備える請求項17に記載の装置。
  19. 装置であって、
    オムニ指向性アンテナと、
    第1基板、第2基板、および該第1基板と該第2基板の間に設けられたチェンバと、
    前記第1基板と前記第2基板の間、および前記チェンバの外周に沿って設けられた封止部と、
    前記チェンバ内に設けられ、前記第1基板に接合された1以上のMEMSと、
    前記チェンバ内に設けられ、前記第2基板に接合された1以上の受動素子と、
    前記チェンバ内に設けられ、前記第1基板と前記第2基板を接合する1以上のインターコネクトと、
    1以上の伝導路であって、一端が前記インターコネクトに接合され、他端が、前記アンテナへの1以上の電気経路に接合された1以上の伝導路と
    を備える装置。
  20. 前記第1基板と前記第2基板はそれぞれ、シンギュレーションされたダイを有する
    請求項19に記載の装置。
  21. 前記MEMSはスイッチおよび/または圧電薄膜共振器(FBAR)を有し、前記受動素子はコンデンサおよび/またはインダクタを有する
    請求項19に記載の装置。
  22. 方法であって、
    1以上のMEMSが接合された第1基板と1以上の受動素子が接合された第2基板を位置合わせすることと、
    位置合わせされた前記第1基板と前記第2基板を接合することと
    を含む方法。
  23. 位置合わせされた前記第1基板と前記第2基板を接合することは、
    前記第1基板の回路から前記第2基板の回路まで伝導路を形成することによって、前記MEMSと前記受動素子を接合することと、
    前記第1基板と前記第2基板の間に封止部を形成することによって、前記MEMS、前記受動素子および前記伝導路を有するチェンバを封止することと
    を含む
    請求項22に記載の方法。
  24. 前記封止部を形成することは、前記第1基板用の、封止材料から成るリングと、前記第2基板用の、封止材料から成るリングを接合することを含む
    請求項23に記載の方法。
  25. 前記伝導路を形成することは、前記第1基板用の導体インターコネクト材料と前記第2基板用の導体インターコネクト材料を接合することを含む
    請求項24に記載の方法。
  26. 前記第1基板と前記第2基板を位置合わせすることは、複数のウェハを位置合わせすることを含み、位置合わせされた前記第1基板および前記第2基板を接合することは、位置合わせされた前記複数のウェハを接合することを含む
    請求項22に記載の方法。
  27. 接合された前記複数のウェハにシンギュレーションを行うこと
    をさらに含む請求項26に記載の方法。
  28. 接合された前記複数のウェハのシンギュレーションに先立って、一方のウェハ上に設けられた外部インターコネクト構造へのアクセスを確保すべく他方のウェハの一部を除去すること
    をさらに含む請求項27に記載の方法。
  29. 前記他方のウェハの一部を除去することは、ダイの周縁に沿って、シンギュレーションに用いられるソーブレードよりも幅が大きいソーブレードを用いてソーイングを行うことによって、前記他方のウェハを厚み方向に貫通するように除去することを含む
    請求項28に記載の方法。
  30. 前記他方のウェハの一部を除去することは、
    前記位置合わせに先立ち、ダイの周縁に沿って、シンギュレーションに用いられるソーブレードよりも幅が大きいソーブレードを用いてソーイングを行うことによって、前記他方のウェハを厚み方向に貫通しないように前記他方のウェハの活性面側から除去することと、
    前記第1基板と前記第2基板を接合した後で、厚み方向に貫通しないように除去された前記他方のウェハの残りの厚みを、ソーイングまたは裏面研削のいずれかによって、除去することと
    を含む
    請求項28に記載の方法。
JP2007513494A 2004-06-30 2005-06-23 マイクロエレクトロメカニカルシステム(mems)と受動素子が集積化されたモジュール Active JP4746611B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/882,635 2004-06-30
US10/882,635 US7183622B2 (en) 2004-06-30 2004-06-30 Module integrating MEMS and passive components
PCT/US2005/022359 WO2006012255A1 (en) 2004-06-30 2005-06-23 Module integrating mems and passive components

Publications (2)

Publication Number Publication Date
JP2007536105A true JP2007536105A (ja) 2007-12-13
JP4746611B2 JP4746611B2 (ja) 2011-08-10

Family

ID=34973022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007513494A Active JP4746611B2 (ja) 2004-06-30 2005-06-23 マイクロエレクトロメカニカルシステム(mems)と受動素子が集積化されたモジュール

Country Status (6)

Country Link
US (1) US7183622B2 (ja)
EP (1) EP1761456B1 (ja)
JP (1) JP4746611B2 (ja)
KR (1) KR100877113B1 (ja)
CN (1) CN1980854A (ja)
WO (1) WO2006012255A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007160492A (ja) * 2005-12-16 2007-06-28 Sony Corp 静電駆動素子とその製造方法、半導体装置、フィルタ、並びに通信装置
JP2008135594A (ja) * 2006-11-29 2008-06-12 Kyocera Corp 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP2009059941A (ja) * 2007-08-31 2009-03-19 Seiko Instruments Inc 気密パッケージ及び気密パッケージの製造方法
JP2010154509A (ja) * 2008-11-20 2010-07-08 Fujitsu Ltd 発振器および半導体装置
KR101012175B1 (ko) 2008-08-08 2011-02-07 중앙대학교 산학협력단 Rf-mems 패키징 기반의 슬롯 결합형 패치 안테나 및그의 제조방법
JP2011114054A (ja) * 2009-11-25 2011-06-09 Dainippon Printing Co Ltd センサーユニットおよびその製造方法
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
JP5769964B2 (ja) * 2008-07-11 2015-08-26 ローム株式会社 Memsデバイス
JP2018113678A (ja) * 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 基板間のキャビティ内に形成されてビアを含む電子デバイス
US11546998B2 (en) 2014-07-31 2023-01-03 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
US11581480B2 (en) 2016-02-18 2023-02-14 Fuji Electric Co., Ltd. Signal transmitting device

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006008940A1 (ja) * 2004-07-20 2006-01-26 Murata Manufacturing Co., Ltd. 圧電フィルタ
US7262498B2 (en) * 2004-10-19 2007-08-28 Hewlett-Packard Development Company, L.P. Assembly with a ring and bonding pads formed of a same material on a substrate
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US7274050B2 (en) * 2004-10-29 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Packaging and manufacturing of an integrated circuit
US7426780B2 (en) 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
KR100666693B1 (ko) * 2004-11-23 2007-01-11 삼성전자주식회사 모놀리식 듀플렉서
US7327044B2 (en) * 2005-01-21 2008-02-05 Fox Electronics Integrated circuit package encapsulating a hermetically sealed device
JP4518992B2 (ja) * 2005-03-31 2010-08-04 Okiセミコンダクタ株式会社 半導体チップパッケージ及びその製造方法
DE102005026243B4 (de) * 2005-06-07 2018-04-05 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
US7339446B2 (en) * 2005-06-16 2008-03-04 Intel Corporation Tunable resonator with MEMS element
US7608470B2 (en) * 2005-06-28 2009-10-27 Intel Corporation Interconnection device including one or more embedded vias and method of producing the same
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
US7358615B2 (en) * 2005-09-30 2008-04-15 Intel Corporation Microelectronic package having multiple conductive paths through an opening in a support substrate
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
US7688172B2 (en) * 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US8631560B2 (en) * 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US20070093229A1 (en) * 2005-10-20 2007-04-26 Takehiko Yamakawa Complex RF device and method for manufacturing the same
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7449765B2 (en) * 2006-02-27 2008-11-11 Texas Instruments Incorporated Semiconductor device and method of fabrication
US20070235501A1 (en) * 2006-03-29 2007-10-11 John Heck Self-packaging MEMS device
JP5011820B2 (ja) * 2006-05-24 2012-08-29 オムロン株式会社 積層デバイス、およびその製造方法
KR100772321B1 (ko) * 2006-06-14 2007-10-31 매그나칩 반도체 유한회사 Mems 소자의 패키지 및 그 제조방법
US7355264B2 (en) * 2006-09-13 2008-04-08 Sychip Inc. Integrated passive devices with high Q inductors
US20080128901A1 (en) * 2006-11-30 2008-06-05 Peter Zurcher Micro-electro-mechanical systems device and integrated circuit device integrated in a three-dimensional semiconductor structure
KR100833508B1 (ko) * 2006-12-07 2008-05-29 한국전자통신연구원 멤즈 패키지 및 그 방법
US8369796B2 (en) * 2006-12-22 2013-02-05 Intel Corporation Multi-band tunable frequency reconfigurable antennas using higher order resonances
US9018724B2 (en) * 2007-03-28 2015-04-28 Advancedmems Llp Method of producing optical MEMS
KR100818239B1 (ko) * 2007-04-09 2008-04-02 한국과학기술원 기계적인 스위치를 이용한 비휘발성 메모리 셀 및 그동작방법
DE102008025599B4 (de) * 2007-05-14 2013-02-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuste aktive Mikrostrukturen mit Direktkontaktierung zu einem Substrat
US7662669B2 (en) * 2007-07-24 2010-02-16 Northrop Grumman Space & Mission Systems Corp. Method of exposing circuit lateral interconnect contacts by wafer saw
TW200913175A (en) * 2007-09-05 2009-03-16 Long-Sun Huang Package structure for micro-sensor
US7920042B2 (en) * 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US8541851B2 (en) * 2007-09-19 2013-09-24 Toan K. Ly MEMS package
JP2009074979A (ja) * 2007-09-21 2009-04-09 Toshiba Corp 半導体装置
JP2009090429A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd マイクロマシンデバイスの加工方法
CN101150889B (zh) * 2007-10-31 2011-05-25 日月光半导体制造股份有限公司 微机电麦克风封装结构及其方法
CN101150888B (zh) * 2007-10-31 2011-03-30 日月光半导体制造股份有限公司 微机电麦克风封装结构及其封装方法
KR100916182B1 (ko) * 2007-11-28 2009-09-08 주식회사 엠에스솔루션 체적탄성파 공진기의 패키지 및 그 패키징 방법
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
US20090194829A1 (en) * 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
US7863699B2 (en) * 2008-05-21 2011-01-04 Triquint Semiconductor, Inc. Bonded wafer package module
US8294251B2 (en) * 2008-06-30 2012-10-23 Sandisk Technologies Inc. Stacked semiconductor package with localized cavities for wire bonding
US8470640B2 (en) * 2008-06-30 2013-06-25 Sandisk Technologies Inc. Method of fabricating stacked semiconductor package with localized cavities for wire bonding
JP2010052086A (ja) * 2008-08-28 2010-03-11 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8339802B2 (en) * 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US9054086B2 (en) * 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US8266793B2 (en) * 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US20100105168A1 (en) * 2008-10-29 2010-04-29 Freescale Semiconductor, Inc. Microelecronic assembly and method for forming the same
KR20110041179A (ko) * 2009-10-15 2011-04-21 한국전자통신연구원 패키지 구조
US8018027B2 (en) * 2009-10-30 2011-09-13 Murata Manufacturing Co., Ltd. Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor
US8193597B2 (en) * 2009-11-17 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic device with low acoustic loss packaging
US8513041B2 (en) * 2009-11-30 2013-08-20 Pixart Imaging Corporation MEMS integrated chip and method for making same
CN102079500B (zh) * 2009-12-01 2014-09-10 原相科技股份有限公司 微机电系统芯片及其制作方法
US8232615B2 (en) * 2010-02-23 2012-07-31 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Packaged device with acoustic transducer and amplifier
TWI614816B (zh) 2010-06-22 2018-02-11 美國亞德諾半導體公司 用以蝕刻及分割蓋晶圓之方法
US8232845B2 (en) * 2010-09-27 2012-07-31 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Packaged device with acoustic resonator and electronic circuitry and method of making the same
CN102111116A (zh) * 2010-11-24 2011-06-29 张�浩 整合的晶圆级别封装体
CN102180435B (zh) * 2011-03-15 2012-10-10 迈尔森电子(天津)有限公司 集成mems器件及其形成方法
US9069005B2 (en) * 2011-06-17 2015-06-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Capacitance detector for accelerometer and gyroscope and accelerometer and gyroscope with capacitance detector
US8742570B2 (en) * 2011-09-09 2014-06-03 Qualcomm Mems Technologies, Inc. Backplate interconnect with integrated passives
US8791557B2 (en) 2012-05-02 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectromechanical device with integrated package
US9123492B2 (en) 2012-12-19 2015-09-01 International Business Machines Corporation Three-dimensional inter-chip contact through vertical displacement MEMS
CN104051357B (zh) 2013-03-15 2017-04-12 财团法人工业技术研究院 环境敏感电子装置以及其封装方法
US9162874B2 (en) * 2014-01-22 2015-10-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method forming the same
US9108841B1 (en) * 2014-03-05 2015-08-18 Freescale Semiconductor, Inc. Microelectronic packages having stacked accelerometer and magnetometer die and methods for the production thereof
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
DE102014211197B4 (de) * 2014-06-12 2019-09-12 Robert Bosch Gmbh Mikromechanische Kombi-Sensoranordnung
JP6269846B2 (ja) * 2014-09-08 2018-01-31 株式会社村田製作所 複合部品およびフロントエンドモジュール
US9586812B2 (en) * 2015-04-09 2017-03-07 Nxp Usa, Inc. Device with vertically integrated sensors and method of fabrication
NL2016379B1 (en) 2015-11-06 2017-05-29 H2Fuel-Systems B V Method and Apparatus for Obtaining a Mixture for Producing H2, Corresponding Mixture, and Method and Apparatus for Producing H2.
US10190702B2 (en) * 2016-03-15 2019-01-29 Dunan Microstaq, Inc. MEMS based solenoid valve
KR20180003868A (ko) * 2016-07-01 2018-01-10 삼성전기주식회사 벌크 탄성파 필터
GB201616091D0 (en) * 2016-09-21 2016-11-02 Imp Innovations Ltd Implantable device
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
JP7030825B2 (ja) * 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10483248B2 (en) * 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
CN110731032B (zh) * 2017-05-02 2021-10-29 阿莫技术有限公司 天线模块
US10424523B2 (en) * 2017-09-07 2019-09-24 Texas Instruments Incorporated Hermetically sealed molecular spectroscopy cell with buried ground plane
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11456721B2 (en) * 2017-12-28 2022-09-27 Intel Corporation RF front end module including hybrid filter and active circuits in a single package
CN108400123B (zh) * 2018-03-07 2020-01-14 西安电子科技大学 晶圆级异质集成高频系统及其制作方法
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN111566876B (zh) * 2018-10-18 2021-07-30 阿莫技术有限公司 具有腔体结构的天线封装组件
WO2020171821A1 (en) * 2019-02-22 2020-08-27 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
WO2023213201A1 (en) * 2022-05-06 2023-11-09 Mediatek Inc. Antenna package

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1194506A (ja) * 1997-06-19 1999-04-09 St Microelectron Srl センサ
JP2001189467A (ja) * 1999-11-01 2001-07-10 Samsung Electronics Co Ltd 高真空パッケ−ジングマイクロジャイロスコ−プ及びその製造方法
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
JP2002076269A (ja) * 2000-04-28 2002-03-15 Stmicroelectronics Srl 半導体材料の第2の本体が重ねて置かれた半導体材料の第1の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法
WO2002058233A1 (en) * 2001-01-18 2002-07-25 Infineon Technologies Ag Filter devices and method for fabricating filter devices
WO2002073691A1 (en) * 2001-03-07 2002-09-19 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
JP2002270462A (ja) * 2000-11-18 2002-09-20 Renkai Kagi Yugenkoshi マイクロ機電技術を応用して製作された高周波通信用集積受動素子とその設計方法
US6566170B1 (en) * 1998-06-22 2003-05-20 Commissariat A L'energie Atomique Method for forming a device having a cavity with controlled atmosphere
JP2003234311A (ja) * 2002-02-01 2003-08-22 Hewlett Packard Co <Hp> 内部構造にアクセスするためにウェハ・スタックをダイシングする方法
US20040032012A1 (en) * 2002-08-14 2004-02-19 Wong Daniel M. Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
US20040118599A1 (en) * 2002-12-23 2004-06-24 Motorola, Inc. Selective underfill for flip chips and flip-chip assemblies

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613838B2 (ja) 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
US6025767A (en) 1996-08-05 2000-02-15 Mcnc Encapsulated micro-relay modules and methods of fabricating same
US5994816A (en) 1996-12-16 1999-11-30 Mcnc Thermal arched beam microelectromechanical devices and associated fabrication methods
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
US6232150B1 (en) 1998-12-03 2001-05-15 The Regents Of The University Of Michigan Process for making microstructures and microstructures made thereby
US6307169B1 (en) 2000-02-01 2001-10-23 Motorola Inc. Micro-electromechanical switch
US6445106B1 (en) 2000-02-18 2002-09-03 Intel Corporation Micro-electromechanical structure resonator, method of making, and method of using
US6392144B1 (en) 2000-03-01 2002-05-21 Sandia Corporation Micromechanical die attachment surcharge
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US6621137B1 (en) 2000-10-12 2003-09-16 Intel Corporation MEMS device integrated chip package, and method of making same
US6573822B2 (en) 2001-06-18 2003-06-03 Intel Corporation Tunable inductor using microelectromechanical switches
US6529093B2 (en) 2001-07-06 2003-03-04 Intel Corporation Microelectromechanical (MEMS) switch using stepped actuation electrodes
US6531668B1 (en) 2001-08-30 2003-03-11 Intel Corporation High-speed MEMS switch with high-resonance-frequency beam
US6808955B2 (en) * 2001-11-02 2004-10-26 Intel Corporation Method of fabricating an integrated circuit that seals a MEMS device within a cavity
FR2833106B1 (fr) 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6852926B2 (en) * 2002-03-26 2005-02-08 Intel Corporation Packaging microelectromechanical structures
US6673697B2 (en) 2002-04-03 2004-01-06 Intel Corporation Packaging microelectromechanical structures
JP2003329704A (ja) * 2002-05-14 2003-11-19 Mitsubishi Electric Corp 慣性力センサ、およびその製造方法
US6686820B1 (en) 2002-07-11 2004-02-03 Intel Corporation Microelectromechanical (MEMS) switching apparatus
AU2003285638A1 (en) * 2002-12-20 2004-07-14 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US20040140475A1 (en) 2003-01-21 2004-07-22 United Test & Assembly Center Limited 3D MEMS/MOEMS package

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1194506A (ja) * 1997-06-19 1999-04-09 St Microelectron Srl センサ
US6566170B1 (en) * 1998-06-22 2003-05-20 Commissariat A L'energie Atomique Method for forming a device having a cavity with controlled atmosphere
JP2001189467A (ja) * 1999-11-01 2001-07-10 Samsung Electronics Co Ltd 高真空パッケ−ジングマイクロジャイロスコ−プ及びその製造方法
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
JP2002076269A (ja) * 2000-04-28 2002-03-15 Stmicroelectronics Srl 半導体材料の第2の本体が重ねて置かれた半導体材料の第1の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法
JP2002270462A (ja) * 2000-11-18 2002-09-20 Renkai Kagi Yugenkoshi マイクロ機電技術を応用して製作された高周波通信用集積受動素子とその設計方法
WO2002058233A1 (en) * 2001-01-18 2002-07-25 Infineon Technologies Ag Filter devices and method for fabricating filter devices
WO2002073691A1 (en) * 2001-03-07 2002-09-19 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
JP2003234311A (ja) * 2002-02-01 2003-08-22 Hewlett Packard Co <Hp> 内部構造にアクセスするためにウェハ・スタックをダイシングする方法
US20040032012A1 (en) * 2002-08-14 2004-02-19 Wong Daniel M. Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
US20040118599A1 (en) * 2002-12-23 2004-06-24 Motorola, Inc. Selective underfill for flip chips and flip-chip assemblies

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007160492A (ja) * 2005-12-16 2007-06-28 Sony Corp 静電駆動素子とその製造方法、半導体装置、フィルタ、並びに通信装置
JP4655919B2 (ja) * 2005-12-16 2011-03-23 ソニー株式会社 静電駆動素子とその製造方法、半導体装置、フィルタ、並びに通信装置
JP2008135594A (ja) * 2006-11-29 2008-06-12 Kyocera Corp 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP2009059941A (ja) * 2007-08-31 2009-03-19 Seiko Instruments Inc 気密パッケージ及び気密パッケージの製造方法
JP5769964B2 (ja) * 2008-07-11 2015-08-26 ローム株式会社 Memsデバイス
KR101012175B1 (ko) 2008-08-08 2011-02-07 중앙대학교 산학협력단 Rf-mems 패키징 기반의 슬롯 결합형 패치 안테나 및그의 제조방법
JP2010154509A (ja) * 2008-11-20 2010-07-08 Fujitsu Ltd 発振器および半導体装置
JP2011114054A (ja) * 2009-11-25 2011-06-09 Dainippon Printing Co Ltd センサーユニットおよびその製造方法
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US11546998B2 (en) 2014-07-31 2023-01-03 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
US11581480B2 (en) 2016-02-18 2023-02-14 Fuji Electric Co., Ltd. Signal transmitting device
JP2018113678A (ja) * 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 基板間のキャビティ内に形成されてビアを含む電子デバイス

Also Published As

Publication number Publication date
EP1761456A1 (en) 2007-03-14
WO2006012255A1 (en) 2006-02-02
KR20070026872A (ko) 2007-03-08
KR100877113B1 (ko) 2009-01-07
US7183622B2 (en) 2007-02-27
JP4746611B2 (ja) 2011-08-10
US20060001123A1 (en) 2006-01-05
EP1761456B1 (en) 2017-06-14
CN1980854A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
JP4746611B2 (ja) マイクロエレクトロメカニカルシステム(mems)と受動素子が集積化されたモジュール
EP2121511B1 (en) Method of packaging an electronic or micromechanical component
TWI446509B (zh) 具有覆蓋通孔之金屬墊之微電子元件
US7786596B2 (en) Hermetic seal and reliable bonding structures for 3D applications
KR20150068495A (ko) 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
CN102111116A (zh) 整合的晶圆级别封装体
JP2008078475A (ja) 電子部品装置
US7358615B2 (en) Microelectronic package having multiple conductive paths through an opening in a support substrate
US11206008B2 (en) Hybrid filter architecture with integrated passives, acoustic wave resonators and hermetically sealed cavities between two resonator dies
JP2006202918A (ja) 機能素子パッケージ体及びその製造方法
TW201034538A (en) Computer modules with small thicknesses and associated methods of manufacturing
JP2008166837A (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
US7531897B2 (en) Process for sealing and connecting parts of electromechanical, fluid and optical microsystems and device obtained thereby
JP2008034515A (ja) 電子装置およびパッケージ
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2006521211A (ja) マイクロエレクトロメカニカルシステム(mems)デバイスならびにそれを生成するシステムおよび方法
JP2005262382A (ja) 電子装置およびその製造方法
JP4825111B2 (ja) 圧電薄膜デバイスの製造方法
JP2008135594A (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2008147368A (ja) 半導体装置
JP2006185968A (ja) 電子装置
CN116216629A (zh) 一种器件芯片中凹槽及间隙的加工方法
JP2007251391A (ja) 半導体装置及びその製造方法
JP2006295213A (ja) 電子部品封止用基板および多数個取り形態の電子部品封止用基板、並びに電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4746611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250