JP2001189467A - 高真空パッケ−ジングマイクロジャイロスコ−プ及びその製造方法 - Google Patents
高真空パッケ−ジングマイクロジャイロスコ−プ及びその製造方法Info
- Publication number
- JP2001189467A JP2001189467A JP2000335067A JP2000335067A JP2001189467A JP 2001189467 A JP2001189467 A JP 2001189467A JP 2000335067 A JP2000335067 A JP 2000335067A JP 2000335067 A JP2000335067 A JP 2000335067A JP 2001189467 A JP2001189467 A JP 2001189467A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polysilicon
- gyroscope
- micro
- vacuum packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
- G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P1/00—Details of instruments
- G01P1/02—Housings
- G01P1/023—Housings for acceleration measuring devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0242—Gyroscopes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0109—Bonding an individual cap on the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
- Gyroscopes (AREA)
Abstract
(57)【要約】
【課題】 物体の慣性角速度を検出するための高真空パ
ッケ−ジングマイクロジャイロスコ−プ及びその製造方
法を提供する。 【解決手段】 信号処理用応用注文形集積回路が形成さ
れた基板とマイクロジャイロスコ−プの懸垂構造物が形
成された基板とをフリップ型に接着し、信号処理用応用
注文形集積回路をマイクロジャイロスコ−プ懸垂構造物
の上層部に立体的に集積させ、各々の内部電極を二重の
絶縁膜内に形成されたポリシリコン配線を通じて外部へ
抽出することにより素子の最小面積化によるコスト低減
効果が非常に高く、マイクロジャイロスコ−プ懸垂構造
物と応用注文形集積回路との配線が短くなり、配線が長
くなることにより発生する雑音が根源的に除去できるた
め信号感知感度を極大化する。さらに、高真空で金属と
Siとの共融反応を用いて低温で密封することにより真空
度も非常に高まる。
ッケ−ジングマイクロジャイロスコ−プ及びその製造方
法を提供する。 【解決手段】 信号処理用応用注文形集積回路が形成さ
れた基板とマイクロジャイロスコ−プの懸垂構造物が形
成された基板とをフリップ型に接着し、信号処理用応用
注文形集積回路をマイクロジャイロスコ−プ懸垂構造物
の上層部に立体的に集積させ、各々の内部電極を二重の
絶縁膜内に形成されたポリシリコン配線を通じて外部へ
抽出することにより素子の最小面積化によるコスト低減
効果が非常に高く、マイクロジャイロスコ−プ懸垂構造
物と応用注文形集積回路との配線が短くなり、配線が長
くなることにより発生する雑音が根源的に除去できるた
め信号感知感度を極大化する。さらに、高真空で金属と
Siとの共融反応を用いて低温で密封することにより真空
度も非常に高まる。
Description
【０００１】
【発明の属する技術分野】本発明は物体の慣性角速度を
検出するためのマイクロジャイロスコ−プ及びその製造
方法に係り、詳しくはウェ−ハ単位で懸垂構造物(マイ
クロジャイロスコ−プ)を高真空に密封する同時に信号
処理回路を集積しながら素子そのままで外部回路にフリ
ップチップ状に付着が可能な高真空パッケ−ジマイクロ
ジャイロスコ−プ及びその製造方法に関する。
検出するためのマイクロジャイロスコ−プ及びその製造
方法に係り、詳しくはウェ−ハ単位で懸垂構造物(マイ
クロジャイロスコ−プ)を高真空に密封する同時に信号
処理回路を集積しながら素子そのままで外部回路にフリ
ップチップ状に付着が可能な高真空パッケ−ジマイクロ
ジャイロスコ−プ及びその製造方法に関する。
【０００２】
【従来の技術】図１は従来の陽極接合法を用いた集積型
マイクロ圧力センサの断面図である。示されたように、
従来の陽極接合法を用いた集積型マイクロ圧力センサは
陽極接合構造物形成用の第１ガラス板１と、シリコン基
板２と、圧力感知のための振動板の役割を果たす第１の
P+層３と、基準静電容量測定用電極の第２P+層４と、金
属で蒸着されて静電容量変化感知用として使用される第
１金属電極５と、金属で蒸着されて基準静電容量測定用
として使用される第２金属電極６と、各種信号処理のた
めの応用注文形集積回路(ASIC)領域７と、真空度向上の
ための気体吸着物質のゲッタ(GETTER)８と、外部配線用
の伝導性エポキシ樹脂(図示せず)、陽極接合真空パッケ
−ジ用の第２ガラス板１０とを備えている。ここで、第
１ガラス板１及び第２ガラス板１０はシリコン基板２に
形成されたマイクロ圧力センサ構造物の両面に配置され
てその間の空気を１０-6torr程度に抜き取ることにより
マイクロ圧力センサが高真空内で精密に動作できるよう
にする真空容器としての役割を果たす。圧力センサとし
ての機能する構造物は、シリコン基板２で形成された第
１のP+層３と第２ガラス板１０上に蒸着された第１金属
電極５との対で形成された可変静電容量変化感知用第１
キャパシタ構造物及びシリコン基板２で形成された第２
のP+層４と第２ガラス板１０上に蒸着された第２金属電
極６との対で形成された基準静電容量変化感知用第２キ
ャパシタ構造物である。第１キャパシタ構造物の第１の
P+層３は圧力により振動する振動板で振動に応じて第１
金属電極５との間隔が可変されるため静電容量が圧力に
より可変される。第２キャパシタ構造物の第２のP+層４
は常に固定されているので、第２金属電極６との間隔が
常に一定するため静電容量が相変わらず一定する。従っ
て、第２キャパシタ構造物の静電容量を基準静電容量と
して圧力により可変される第１キャパシタ構造物の可変
静電容量を比較することにより静電容量の変化量が測定
できる。この静電容量の変化を感知することにより微細
な圧力の変化が測定できることである。そしてゲッタ８
は第１ガラス板１と第２ガラス板１０との空間を高真空
状態に作るために付着された気体吸着物質である。
マイクロ圧力センサの断面図である。示されたように、
従来の陽極接合法を用いた集積型マイクロ圧力センサは
陽極接合構造物形成用の第１ガラス板１と、シリコン基
板２と、圧力感知のための振動板の役割を果たす第１の
P+層３と、基準静電容量測定用電極の第２P+層４と、金
属で蒸着されて静電容量変化感知用として使用される第
１金属電極５と、金属で蒸着されて基準静電容量測定用
として使用される第２金属電極６と、各種信号処理のた
めの応用注文形集積回路(ASIC)領域７と、真空度向上の
ための気体吸着物質のゲッタ(GETTER)８と、外部配線用
の伝導性エポキシ樹脂(図示せず)、陽極接合真空パッケ
−ジ用の第２ガラス板１０とを備えている。ここで、第
１ガラス板１及び第２ガラス板１０はシリコン基板２に
形成されたマイクロ圧力センサ構造物の両面に配置され
てその間の空気を１０-6torr程度に抜き取ることにより
マイクロ圧力センサが高真空内で精密に動作できるよう
にする真空容器としての役割を果たす。圧力センサとし
ての機能する構造物は、シリコン基板２で形成された第
１のP+層３と第２ガラス板１０上に蒸着された第１金属
電極５との対で形成された可変静電容量変化感知用第１
キャパシタ構造物及びシリコン基板２で形成された第２
のP+層４と第２ガラス板１０上に蒸着された第２金属電
極６との対で形成された基準静電容量変化感知用第２キ
ャパシタ構造物である。第１キャパシタ構造物の第１の
P+層３は圧力により振動する振動板で振動に応じて第１
金属電極５との間隔が可変されるため静電容量が圧力に
より可変される。第２キャパシタ構造物の第２のP+層４
は常に固定されているので、第２金属電極６との間隔が
常に一定するため静電容量が相変わらず一定する。従っ
て、第２キャパシタ構造物の静電容量を基準静電容量と
して圧力により可変される第１キャパシタ構造物の可変
静電容量を比較することにより静電容量の変化量が測定
できる。この静電容量の変化を感知することにより微細
な圧力の変化が測定できることである。そしてゲッタ８
は第１ガラス板１と第２ガラス板１０との空間を高真空
状態に作るために付着された気体吸着物質である。
【０００３】このように動作するマイクロ圧力センサは
高真空状態で精密な動作を保障されることができる。こ
れはマイクロジャイロスコ−プでも同様である。マイク
ロジャイロスコ−プはカムコ−ダやインタ−ネットTV用
３次元マウス、自動航法装置等に応用できるが、このた
めには信号処理を含んだ全システムのサイズが必ず縮ま
らなければならない。これはマイクロジャイロスコ−プ
だけではなく、殆ど全てのマイクロセンサの場合にも共
通の先決課題である。又、素子の作動において素子内の
懸垂構造物の振動を要求する各種静電容量型センサの場
合、素子の駆動電圧を減らして感度を高めるために素子
の周辺を真空でパッケ−ジングすることが必要不可欠で
ある。近来にこのような問題を解決するために多くの研
究が進行されているが、特に日本東北大のエサシ研究室
ではガラスとシリコンとを陽極接合する方法を用いて多
くの実験結果を報告したことがある。
高真空状態で精密な動作を保障されることができる。こ
れはマイクロジャイロスコ−プでも同様である。マイク
ロジャイロスコ−プはカムコ−ダやインタ−ネットTV用
３次元マウス、自動航法装置等に応用できるが、このた
めには信号処理を含んだ全システムのサイズが必ず縮ま
らなければならない。これはマイクロジャイロスコ−プ
だけではなく、殆ど全てのマイクロセンサの場合にも共
通の先決課題である。又、素子の作動において素子内の
懸垂構造物の振動を要求する各種静電容量型センサの場
合、素子の駆動電圧を減らして感度を高めるために素子
の周辺を真空でパッケ−ジングすることが必要不可欠で
ある。近来にこのような問題を解決するために多くの研
究が進行されているが、特に日本東北大のエサシ研究室
ではガラスとシリコンとを陽極接合する方法を用いて多
くの実験結果を報告したことがある。
【０００４】ところで陽極接合を用いる場合、ナトリウ
ムイオンによるIC回路の汚染が不可避であり、又接合時
加わる高電圧に対してICを保護するための電場遮蔽(shi
elding)方法が追加に要求されるので、実際ICとの集積
時に致命的な問題が惹起できる。このような問題点以外
にも接合過程で接合部から多くのO2気体が発生するた
め、真空度制御のためには特に追加的な改善努力が要求
される。
ムイオンによるIC回路の汚染が不可避であり、又接合時
加わる高電圧に対してICを保護するための電場遮蔽(shi
elding)方法が追加に要求されるので、実際ICとの集積
時に致命的な問題が惹起できる。このような問題点以外
にも接合過程で接合部から多くのO2気体が発生するた
め、真空度制御のためには特に追加的な改善努力が要求
される。
【０００５】
【発明が解決しようとする課題】本発明の目的は信号処
理用応用注文形集積回路が形成された基板とマイクロジ
ャイロスコ−プの懸垂構造物とが形成された基板をフリ
ップ型に接着し、信号処理用応用注文形集積回路がマイ
クロジャイロスコ−プの懸垂構造物と３次元的に集積さ
れることにより、素子の面積を最小化して回路間の配線
を短くし、高真空で金属とSiとの共融反応を用いて低温
で密封することにより真空度も又非常に高めたウェ−ハ
単位にパッケ−ジングされた高真空パッケ−ジングマイ
クロジャイロスコ−プ及びその製造方法を提供すること
にある。
理用応用注文形集積回路が形成された基板とマイクロジ
ャイロスコ−プの懸垂構造物とが形成された基板をフリ
ップ型に接着し、信号処理用応用注文形集積回路がマイ
クロジャイロスコ−プの懸垂構造物と３次元的に集積さ
れることにより、素子の面積を最小化して回路間の配線
を短くし、高真空で金属とSiとの共融反応を用いて低温
で密封することにより真空度も又非常に高めたウェ−ハ
単位にパッケ−ジングされた高真空パッケ−ジングマイ
クロジャイロスコ−プ及びその製造方法を提供すること
にある。
【０００６】
【課題を解決するための手段】前記のような目的を達成
するために本発明に係る高真空パッケ−ジングマイクロ
ジャイロスコ−プは、一側面上の中央部に凹部を備えて
形成されたマイクロジャイロスコ−プ懸垂構造物及び前
記マイクロジャイロスコ−プ懸垂構造物用内外側電極パ
ッドを有した第１基板と、一側面上に前記マイクロジャ
イロスコ−プ構造物の運動を感知するための信号処理用
回路、この信号処理用回路と前記マイクロジャイロスコ
−プ懸垂構造物との電極を外部へ抽出するための内部配
線と真空パッケ−ジングのための密封用の内外側金属/
半導体多重層を有した第２基板とを備え、前記懸垂構造
物が受容される前記凹部がキャビティになるように前記
懸垂構造物と前記信号処理用回路とが向かい合うように
前記第１基板と前記第２基板とが密封され接着し、前記
二枚の基板の電気的な接地が可能なように前記外側電極
パッドと前記外側金属/半導体多重層とを共融接合して
前記キャビティを密封し、前記内側電極パッドと前記内
側金属/半導体多重層とを共融接合して前記懸垂構造物
と前記信号処理用回路の電極とが前記内部配線を通じて
前記第２基板の上部へ抽出されてフリップチップボンデ
ィングが容易なように形成されたことを特徴とする。
するために本発明に係る高真空パッケ−ジングマイクロ
ジャイロスコ−プは、一側面上の中央部に凹部を備えて
形成されたマイクロジャイロスコ−プ懸垂構造物及び前
記マイクロジャイロスコ−プ懸垂構造物用内外側電極パ
ッドを有した第１基板と、一側面上に前記マイクロジャ
イロスコ−プ構造物の運動を感知するための信号処理用
回路、この信号処理用回路と前記マイクロジャイロスコ
−プ懸垂構造物との電極を外部へ抽出するための内部配
線と真空パッケ−ジングのための密封用の内外側金属/
半導体多重層を有した第２基板とを備え、前記懸垂構造
物が受容される前記凹部がキャビティになるように前記
懸垂構造物と前記信号処理用回路とが向かい合うように
前記第１基板と前記第２基板とが密封され接着し、前記
二枚の基板の電気的な接地が可能なように前記外側電極
パッドと前記外側金属/半導体多重層とを共融接合して
前記キャビティを密封し、前記内側電極パッドと前記内
側金属/半導体多重層とを共融接合して前記懸垂構造物
と前記信号処理用回路の電極とが前記内部配線を通じて
前記第２基板の上部へ抽出されてフリップチップボンデ
ィングが容易なように形成されたことを特徴とする。
【０００７】本発明において、前記第１基板と前記第２
基板とが各々シリコンで形成され、前記第１基板と第２
基板との上には各々シリコン酸化物又は窒化膜で形成さ
れたシリコン保護用第１絶縁膜がさらに備えられ、前記
懸垂構造物はポリシリコン或いは単結晶シリコンで形成
され、前記懸垂構造物用内外側電極パッドはポリシリコ
ン、ポリシリコン/Au、ポリシリコン/Alの中いずれか一
つで形成され、前記内部配線は貫通孔により形成された
第２基板の前記第１絶縁膜が形成されている側面及び上
部端部に形成され、その外側は第２絶縁膜が塗布されて
電気的に絶縁され、前記外側金属/半導体多重層は前記
第２絶縁膜の外側面に積層され、前記キャビティは１０
-6torrまでの真空度を有し、前記内外側金属/半導体多
重層はAu/Si或いはAl/Siの薄膜多重層構造で形成され、
３６３℃〜４００℃範囲の低温で前記内外側電極パッド
と共融接合時薄膜多重層が完全に合金反応を起こして接
合部に真空がないように真空密封を具現したことが望ま
しい。
基板とが各々シリコンで形成され、前記第１基板と第２
基板との上には各々シリコン酸化物又は窒化膜で形成さ
れたシリコン保護用第１絶縁膜がさらに備えられ、前記
懸垂構造物はポリシリコン或いは単結晶シリコンで形成
され、前記懸垂構造物用内外側電極パッドはポリシリコ
ン、ポリシリコン/Au、ポリシリコン/Alの中いずれか一
つで形成され、前記内部配線は貫通孔により形成された
第２基板の前記第１絶縁膜が形成されている側面及び上
部端部に形成され、その外側は第２絶縁膜が塗布されて
電気的に絶縁され、前記外側金属/半導体多重層は前記
第２絶縁膜の外側面に積層され、前記キャビティは１０
-6torrまでの真空度を有し、前記内外側金属/半導体多
重層はAu/Si或いはAl/Siの薄膜多重層構造で形成され、
３６３℃〜４００℃範囲の低温で前記内外側電極パッド
と共融接合時薄膜多重層が完全に合金反応を起こして接
合部に真空がないように真空密封を具現したことが望ま
しい。
【０００８】又、前記のような目的を達成するために本
発明に係る高真空パッケ−ジングマイクロジャイロスコ
−プの製造方法は、(イ)第１基板をエッチングしてマイ
クロジャイロスコ−プ懸垂構造物の形成空間を確保し、
前記第１基板保護用第１絶縁膜を形成する段階と、(ロ)
前記第１基板のエッチング面上にポリシリコン層を塗布
しパタ−ニングして内外側電極パッドを形成する段階
と、(ハ)前記内外側電極パッドを覆うように犠牲層を形
成しパタ−ニングしてアンカ形成用開口部を作り、この
開口された犠牲層上にポリシリコンを蒸着しパタ−ニン
グして懸垂構造物を形成する段階と、(ニ)前記犠牲層を
エッチングして除去することにより前記懸垂構造物が動
けるようにする段階と、(ホ)前記マイクロジャイロスコ
−プ懸垂構造物の運動状態を感知するための信号処理用
回路が形成された第２基板上に酸化物パタ−ンを形成す
る段階と、(ヘ)前記酸化物パタ−ンを用いて外部への配
線抽出のための貫通孔を形成した後前記酸化物パタ−ン
を除去して前記第２基板全表面に基板保護用の第１絶縁
膜を形成する段階と、(ト)前記第２基板の貫通孔斜面を
含む基板表面にポリシリコン層を塗布しパタ−ニングし
て内部配線を形成する段階と、(チ)前記第２基板の前記
内部配線を覆うように第２絶縁膜を塗布した後パタ−ニ
ングして配線が連結できる電極パッド形成用の開口部を
形成する段階と、(リ)前記第２絶縁膜上に前記内部配線
と連結される内側金属/半導体多重層及び真空パッケ−
ジングのための外側金属/半導体多重層を形成する段階
と、(ヌ)前記第１基板の内外側電極パッドと前記第２基
板の内外側金属/半導体多重層とを各々共融接合させて
前記懸垂構造物がキャビティで維持されるように前記第
１基板と第２基板とを密封する段階とを含むことを特徴
とする。
発明に係る高真空パッケ−ジングマイクロジャイロスコ
−プの製造方法は、(イ)第１基板をエッチングしてマイ
クロジャイロスコ−プ懸垂構造物の形成空間を確保し、
前記第１基板保護用第１絶縁膜を形成する段階と、(ロ)
前記第１基板のエッチング面上にポリシリコン層を塗布
しパタ−ニングして内外側電極パッドを形成する段階
と、(ハ)前記内外側電極パッドを覆うように犠牲層を形
成しパタ−ニングしてアンカ形成用開口部を作り、この
開口された犠牲層上にポリシリコンを蒸着しパタ−ニン
グして懸垂構造物を形成する段階と、(ニ)前記犠牲層を
エッチングして除去することにより前記懸垂構造物が動
けるようにする段階と、(ホ)前記マイクロジャイロスコ
−プ懸垂構造物の運動状態を感知するための信号処理用
回路が形成された第２基板上に酸化物パタ−ンを形成す
る段階と、(ヘ)前記酸化物パタ−ンを用いて外部への配
線抽出のための貫通孔を形成した後前記酸化物パタ−ン
を除去して前記第２基板全表面に基板保護用の第１絶縁
膜を形成する段階と、(ト)前記第２基板の貫通孔斜面を
含む基板表面にポリシリコン層を塗布しパタ−ニングし
て内部配線を形成する段階と、(チ)前記第２基板の前記
内部配線を覆うように第２絶縁膜を塗布した後パタ−ニ
ングして配線が連結できる電極パッド形成用の開口部を
形成する段階と、(リ)前記第２絶縁膜上に前記内部配線
と連結される内側金属/半導体多重層及び真空パッケ−
ジングのための外側金属/半導体多重層を形成する段階
と、(ヌ)前記第１基板の内外側電極パッドと前記第２基
板の内外側金属/半導体多重層とを各々共融接合させて
前記懸垂構造物がキャビティで維持されるように前記第
１基板と第２基板とを密封する段階とを含むことを特徴
とする。
【０００９】本発明において、前記(ロ)段階で前記内外
側電極パッドはポリシリコン、ポリシリコン/Au、ポリ
シリコン/Alの中いずれか一つで形成し、前記(ト)段階
で前記ポリシリコン塗布はLPCVD法より成り、前記(チ)
段階で前記第２絶縁膜塗布はPECVD法より成り、前記
(リ)段階で前記内外側金属/半導体多重層はAu/Si或いは
Al/Siの薄膜多重層構造で形成し、前記(ヌ)段階で前記
共融接合は３６３℃〜４００℃範囲の低温で成り、前記
キャビティは１０-6torrまでの真空度を有させることが
望ましい。
側電極パッドはポリシリコン、ポリシリコン/Au、ポリ
シリコン/Alの中いずれか一つで形成し、前記(ト)段階
で前記ポリシリコン塗布はLPCVD法より成り、前記(チ)
段階で前記第２絶縁膜塗布はPECVD法より成り、前記
(リ)段階で前記内外側金属/半導体多重層はAu/Si或いは
Al/Siの薄膜多重層構造で形成し、前記(ヌ)段階で前記
共融接合は３６３℃〜４００℃範囲の低温で成り、前記
キャビティは１０-6torrまでの真空度を有させることが
望ましい。
【００１０】
【発明の実施の形態】以下、図面を参照しながら本発明
に係る高真空パッケ−ジングマイクロジャイロスコ−プ
及びその製造方法を詳細に説明する。
に係る高真空パッケ−ジングマイクロジャイロスコ−プ
及びその製造方法を詳細に説明する。
【００１１】本発明に係る高真空パッケ−ジングマイク
ロジャイロスコ−プは、信号処理用応用注文形集積回路
が形成された基板とマイクロジャイロスコ−プ構造物
(懸垂構造物)が形成された基板とをフリップ型で接合
し、信号処理用応用注文形集積回路がマイクロジャイロ
スコ−プ構造物と３次元的に集積されることにより素子
の面積が最小化されて回路間の配線が短くなり雑音が大
きく減り、高真空で金属とシリコン(例えば、Au/Si、Al
/Si)との共融反応を用いて３６３℃〜４００℃程度の低
温で密封することにより真空度が大きく向上される。
又、ワイヤボンディング、ダイボンディング等の追加的
なパッケ−ジング工程が不要にするため製品製作コスト
が低減され、製品のサイズが数mm2程度の面積に極小化
できるので、マイクロシステムが適用される全ての応用
分野の軽薄短小化に広く寄与できる。これを詳細に説明
すれば次の通りである。
ロジャイロスコ−プは、信号処理用応用注文形集積回路
が形成された基板とマイクロジャイロスコ−プ構造物
(懸垂構造物)が形成された基板とをフリップ型で接合
し、信号処理用応用注文形集積回路がマイクロジャイロ
スコ−プ構造物と３次元的に集積されることにより素子
の面積が最小化されて回路間の配線が短くなり雑音が大
きく減り、高真空で金属とシリコン(例えば、Au/Si、Al
/Si)との共融反応を用いて３６３℃〜４００℃程度の低
温で密封することにより真空度が大きく向上される。
又、ワイヤボンディング、ダイボンディング等の追加的
なパッケ−ジング工程が不要にするため製品製作コスト
が低減され、製品のサイズが数mm2程度の面積に極小化
できるので、マイクロシステムが適用される全ての応用
分野の軽薄短小化に広く寄与できる。これを詳細に説明
すれば次の通りである。
【００１２】図２は本発明に係るマイクロジャイロスコ
−プの垂直断面図である。示されたように、本発明に係
る高真空パッケ−ジングマイクロジャイロスコ−プは、
マイクロジャイロスコ−プ懸垂構造物１３が形成された
第１基板１００とその上部に信号処理回路部(図示せず)
及び外部配線用ポリシリコン２２が形成されてキャビテ
ィ１５０の蓋(cap)の役割を果たす第２基板２００より
成る。第１基板１００と第２基板２００との外部配線が
可能なように第２基板２００の上部へ配線が抽出されて
おり、第２基板２００の下面には共融接合のための金属
及び金属/シリコン複合多重層２４,２５が形成されてい
る。
−プの垂直断面図である。示されたように、本発明に係
る高真空パッケ−ジングマイクロジャイロスコ−プは、
マイクロジャイロスコ−プ懸垂構造物１３が形成された
第１基板１００とその上部に信号処理回路部(図示せず)
及び外部配線用ポリシリコン２２が形成されてキャビテ
ィ１５０の蓋(cap)の役割を果たす第２基板２００より
成る。第１基板１００と第２基板２００との外部配線が
可能なように第２基板２００の上部へ配線が抽出されて
おり、第２基板２００の下面には共融接合のための金属
及び金属/シリコン複合多重層２４,２５が形成されてい
る。
【００１３】又、懸垂構造物１３(第２ポリシリコン)は
第１基板１００の中央部に凹部を形成してその内部に振
動可能なように形成されており、第２基板２００下側面
に金属/半導体(Si)多重層２５が形成されているため前
記キャビティ１５０が真空状態を維持するように第１基
板１００と第２基板２００との間を密封する。ここで、
部材番号１１は第１基板の絶縁膜であり、部材番号１２
は配線用電極パッド(第１ポリシリコン)であり、部材番
号２１は第２基板の第１絶縁膜であり、部材番号２３は
第２基板の第２絶縁膜である。
第１基板１００の中央部に凹部を形成してその内部に振
動可能なように形成されており、第２基板２００下側面
に金属/半導体(Si)多重層２５が形成されているため前
記キャビティ１５０が真空状態を維持するように第１基
板１００と第２基板２００との間を密封する。ここで、
部材番号１１は第１基板の絶縁膜であり、部材番号１２
は配線用電極パッド(第１ポリシリコン)であり、部材番
号２１は第２基板の第１絶縁膜であり、部材番号２３は
第２基板の第２絶縁膜である。
【００１４】又、第１基板１００及び第２基板２００は
各々バルクシリコンで形成し、二枚の基板上にはシリコ
ン酸化物又は窒化膜等にシリコン保護層１１,２１を形
成する。マイクロジャイロスコ−プ懸垂構造物１３は第
１基板１００上に表面微細加工技術を用いて形成し、キ
ャビティ１５０は１０-6torrまでの所望の真空度を有す
る。第１基板１００及び第２基板２００の間のキャビテ
ィ１５０を密封するための金属/Si多重層２４はAu/Si多
重層で形成する。
各々バルクシリコンで形成し、二枚の基板上にはシリコ
ン酸化物又は窒化膜等にシリコン保護層１１,２１を形
成する。マイクロジャイロスコ−プ懸垂構造物１３は第
１基板１００上に表面微細加工技術を用いて形成し、キ
ャビティ１５０は１０-6torrまでの所望の真空度を有す
る。第１基板１００及び第２基板２００の間のキャビテ
ィ１５０を密封するための金属/Si多重層２４はAu/Si多
重層で形成する。
【００１５】以上のような構造を有する高真空パッケ−
ジングマイクロジャイロスコ−プの製造方法は次の通り
である。
ジングマイクロジャイロスコ−プの製造方法は次の通り
である。
【００１６】先ず、図３A乃至図３Eを参照して第１基板
上に懸垂構造物を製作する構造を説明すれば次の通りで
ある。具体的に図３Aは懸垂構造物形成空間を確保する
ための第１基板エッチング後の絶縁膜が形成された垂直
断面図、図３Bは第１基板の絶縁膜上に第１ポリシリコ
ン膜を形成してポリシリコンをパタ−ニングした後の垂
直断面図、図３Cは犠牲層を蒸着してパタ−ニングした
後の垂直断面図、図３Dは犠牲層上に第２ポリシリコン
を蒸着しパターニングして懸垂構造物パタ−ンを形成し
た後の垂直断面図、図３Eは犠牲層をエッチングして懸
垂構造物を完成した後の垂直断面図である。
上に懸垂構造物を製作する構造を説明すれば次の通りで
ある。具体的に図３Aは懸垂構造物形成空間を確保する
ための第１基板エッチング後の絶縁膜が形成された垂直
断面図、図３Bは第１基板の絶縁膜上に第１ポリシリコ
ン膜を形成してポリシリコンをパタ−ニングした後の垂
直断面図、図３Cは犠牲層を蒸着してパタ−ニングした
後の垂直断面図、図３Dは犠牲層上に第２ポリシリコン
を蒸着しパターニングして懸垂構造物パタ−ンを形成し
た後の垂直断面図、図３Eは犠牲層をエッチングして懸
垂構造物を完成した後の垂直断面図である。
【００１７】先ず、図３Aに示されたように、第１基板
１００の一側面中央部をエッチングしてマイクロジャイ
ロスコ−プの懸垂構造物を形成する空間(凹部)１５０を
確保し、酸化膜や窒化膜等にシリコンで形成された第１
基板保護用の絶縁膜１１を形成する。
１００の一側面中央部をエッチングしてマイクロジャイ
ロスコ−プの懸垂構造物を形成する空間(凹部)１５０を
確保し、酸化膜や窒化膜等にシリコンで形成された第１
基板保護用の絶縁膜１１を形成する。
【００１８】次に、図３Bに示されたように、第１ポリ
シリコン層を塗布した後パタ−ニングして内外側電極パ
ッド１２を形成する。
シリコン層を塗布した後パタ−ニングして内外側電極パ
ッド１２を形成する。
【００１９】その後、このポリシリコン電極パッド１２
を覆うように、図３Cに示されたように、犠牲層(PSG)１
４を蒸着した後パタ−ニングして懸垂構造物を支持する
アンカが形成される部分１４を開口した後、図３Dに示
されたように、第２ポリシリコンを蒸着しパタ−ニング
して懸垂構造物１３を形成する。
を覆うように、図３Cに示されたように、犠牲層(PSG)１
４を蒸着した後パタ−ニングして懸垂構造物を支持する
アンカが形成される部分１４を開口した後、図３Dに示
されたように、第２ポリシリコンを蒸着しパタ−ニング
して懸垂構造物１３を形成する。
【００２０】次に、乾式及び湿式エッチング法で前記犠
牲層(PSG)１４をエッチングして除去することにより、
図３Eに示されたように懸垂構造物１３を完成する。
牲層(PSG)１４をエッチングして除去することにより、
図３Eに示されたように懸垂構造物１３を完成する。
【００２１】以下、図４A乃至図４Eを参照して信号処理
回路が実装された第２基板構造物の製作段階別工程を説
明する。具体的に図４Aは第２基板上に信号処理用応用
注文形集積回路ウェ−ハ製作後、基板の上下面に酸化物
パタ−ンが形成された後の垂直断面図、図４Bは第２基
板をエッチングした後シリコンエッチング時保護膜役割
を果たす第１絶縁層を上,下面に蒸着した後の垂直断面
図、図４Cは第２基板に金属パタ−ン又は配線用ポリシ
リコンを形成した後の断面図であり、図４Dは第２基板
の上下面に第１絶縁層及び配線用ポリシリコンを覆うよ
うに第２絶縁層を蒸着してパタ−ニングした後の垂直断
面図であり、図４Eは第２基板下部に金属/シリコン多重
層を蒸着してパタ−ニングした後の垂直断面図である。
回路が実装された第２基板構造物の製作段階別工程を説
明する。具体的に図４Aは第２基板上に信号処理用応用
注文形集積回路ウェ−ハ製作後、基板の上下面に酸化物
パタ−ンが形成された後の垂直断面図、図４Bは第２基
板をエッチングした後シリコンエッチング時保護膜役割
を果たす第１絶縁層を上,下面に蒸着した後の垂直断面
図、図４Cは第２基板に金属パタ−ン又は配線用ポリシ
リコンを形成した後の断面図であり、図４Dは第２基板
の上下面に第１絶縁層及び配線用ポリシリコンを覆うよ
うに第２絶縁層を蒸着してパタ−ニングした後の垂直断
面図であり、図４Eは第２基板下部に金属/シリコン多重
層を蒸着してパタ−ニングした後の垂直断面図である。
【００２２】その後、図４Aに示されたように、前記マ
イクロジャイロスコ−プ懸垂構造物１３の運動状態を感
知するための信号処理用回路(図示せず)が形成された第
２基板２００上に酸化物パタ−ン２０を形成する。
イクロジャイロスコ−プ懸垂構造物１３の運動状態を感
知するための信号処理用回路(図示せず)が形成された第
２基板２００上に酸化物パタ−ン２０を形成する。
【００２３】次に、酸化物パタ−ン２０を用いて第２基
板２００の両側に外部への配線抽出のための貫通孔を、
図４Bに示されたように、異方性エッチング法を用いて
形成した後貫通孔形成用の酸化物パタ−ン２０を除去
し、貫通孔が形成された第２基板２００の全表面に酸化
膜或いは窒化膜の第１絶縁膜２１を形成する。
板２００の両側に外部への配線抽出のための貫通孔を、
図４Bに示されたように、異方性エッチング法を用いて
形成した後貫通孔形成用の酸化物パタ−ン２０を除去
し、貫通孔が形成された第２基板２００の全表面に酸化
膜或いは窒化膜の第１絶縁膜２１を形成する。
【００２４】その後、図４Cに示されたように、第２基
板２００の絶縁膜２１上に第１次配線層であって、LPCV
D法等にポリシリコンを蒸着しパタ−ニングして配線用
ポリシリコン層２２を形成する。
板２００の絶縁膜２１上に第１次配線層であって、LPCV
D法等にポリシリコンを蒸着しパタ−ニングして配線用
ポリシリコン層２２を形成する。
【００２５】次に、図４Dに示されたように、配線用ポ
リシリコン層２２を覆うようにPECVD法でシリコン酸化
膜に第２絶縁膜２３を塗布した後パタ−ニングして配線
が連結できる電極パッド形成用の開口部２３と外部回路
との配線のための開口部２３”を形成する。
リシリコン層２２を覆うようにPECVD法でシリコン酸化
膜に第２絶縁膜２３を塗布した後パタ−ニングして配線
が連結できる電極パッド形成用の開口部２３と外部回路
との配線のための開口部２３”を形成する。
【００２６】その後、図４Eに示されたように、配線と
真空パッケ−ジングのための金属/半導体Si多重層２４,
２５とを形成する。ここで、外側金属/半導体(Si)多重
層２４はキャビティ１５０を密封するためのことであ
り、その内側金属/半導体(Si)多重層２５は第１基板の
電極パッド１２と融着されて第１基板の懸垂構造物１３
の電極と第２基板の応用注文形集積駆動回路(図示せず)
の配線とを外部へ抽出させるためのことである。
真空パッケ−ジングのための金属/半導体Si多重層２４,
２５とを形成する。ここで、外側金属/半導体(Si)多重
層２４はキャビティ１５０を密封するためのことであ
り、その内側金属/半導体(Si)多重層２５は第１基板の
電極パッド１２と融着されて第１基板の懸垂構造物１３
の電極と第２基板の応用注文形集積駆動回路(図示せず)
の配線とを外部へ抽出させるためのことである。
【００２７】次に、図５に示されたように、第１基板１
００の電極パッド１２と第２基板２００の金属/半導体
(Si)多重層２４,２５とは共融接合により低温で融着さ
れて懸垂構造物１３が真空状態を維持するように前記第
１基板１００と第２基板２００とを密封することにより
素子が完成される。
００の電極パッド１２と第２基板２００の金属/半導体
(Si)多重層２４,２５とは共融接合により低温で融着さ
れて懸垂構造物１３が真空状態を維持するように前記第
１基板１００と第２基板２００とを密封することにより
素子が完成される。
【００２８】このように製作される本発明に係るマイク
ロジャイロスコ−プは、実際に図６A及び図６Bに示され
たように、一枚のウェ−ハ上で多数個の素子がいっぺん
に製作される。図６Aは前記マイクロジャイロスコ−プ
が形成されたウェ−ハの抜粋平面を示し、図６Bは前記
マイクロジャイロスコ−プが形成されたウェ−ハの垂直
断面を示す。ここで、部材番号１８０はフリップチップ
ボンディング用ボ−ルであり、部材番号１９０はダイシ
ングラインである。
ロジャイロスコ−プは、実際に図６A及び図６Bに示され
たように、一枚のウェ−ハ上で多数個の素子がいっぺん
に製作される。図６Aは前記マイクロジャイロスコ−プ
が形成されたウェ−ハの抜粋平面を示し、図６Bは前記
マイクロジャイロスコ−プが形成されたウェ−ハの垂直
断面を示す。ここで、部材番号１８０はフリップチップ
ボンディング用ボ−ルであり、部材番号１９０はダイシ
ングラインである。
【００２９】このような構造のマイクロジャイロスコ−
プの真空パッケ−ジングの原理は次の通りである。
プの真空パッケ−ジングの原理は次の通りである。
【００３０】真空(真空チャンバ)の中での第１基板１０
０の電極パッド１２と第２基板２００の内外側金属(Au)
/Si多重層２４,２５との共融性質を用いて二枚の膜を完
全に溶融冷却し、キャビティ内部を密封することと同時
に、第１基板１００の懸垂構造物１３の電極と第２基板
２００の応用注文形集積駆動回路(図示せず)の配線とを
外部へ抽出させることがその基本原理であるが、ここで
共融接合であるというのは溶融点が高い相異なる物質を
接触させ、物質各々の溶融点より低い温度で溶融させて
接合させる方法である。例えば、Auの溶融点は１０６３
℃であり、シリコンは２４１℃であるが、この二つ物質
を接触すれば、最少３６３℃で溶融される。そうして第
１基板と第２基板とを真空中で接合する前、薄膜表面に
吸着された気体即ち、酸素、窒素、二酸化炭素等と各種
有機物が十分に脱着できる温度の３５０℃程度で維持さ
せ、これらを完全に脱ガスした(degassing)後、３６３
℃〜４００℃程度で二枚の基板を共融接合させれば、接
合時は勿論接合後の長時間に渡る不純物の脱ガスが排除
できるためキャビティの真空度は真空チャンバの真空度
に近接する。この際、第２基板のポリシリコン配線２２
を通じて懸垂構造物１３の電極や応用注文形集積回路の
電極も第２基板の上部へ抽出できる。
０の電極パッド１２と第２基板２００の内外側金属(Au)
/Si多重層２４,２５との共融性質を用いて二枚の膜を完
全に溶融冷却し、キャビティ内部を密封することと同時
に、第１基板１００の懸垂構造物１３の電極と第２基板
２００の応用注文形集積駆動回路(図示せず)の配線とを
外部へ抽出させることがその基本原理であるが、ここで
共融接合であるというのは溶融点が高い相異なる物質を
接触させ、物質各々の溶融点より低い温度で溶融させて
接合させる方法である。例えば、Auの溶融点は１０６３
℃であり、シリコンは２４１℃であるが、この二つ物質
を接触すれば、最少３６３℃で溶融される。そうして第
１基板と第２基板とを真空中で接合する前、薄膜表面に
吸着された気体即ち、酸素、窒素、二酸化炭素等と各種
有機物が十分に脱着できる温度の３５０℃程度で維持さ
せ、これらを完全に脱ガスした(degassing)後、３６３
℃〜４００℃程度で二枚の基板を共融接合させれば、接
合時は勿論接合後の長時間に渡る不純物の脱ガスが排除
できるためキャビティの真空度は真空チャンバの真空度
に近接する。この際、第２基板のポリシリコン配線２２
を通じて懸垂構造物１３の電極や応用注文形集積回路の
電極も第２基板の上部へ抽出できる。
【００３１】
【発明の効果】以上説明したように、本発明に係る高真
空パッケ−ジングマイクロジャイロスコ−プは信号処理
用応用注文形集積回路が形成された基板とマイクロジャ
イロスコ−プの懸垂構造物が形成された基板とをフリッ
プ型に接着し、信号処理用応用注文形集積回路をマイク
ロジャイロスコ−プ懸垂構造物の上層部に立体的に集積
させて各々の内部電極を二重の絶縁膜内に形成されたポ
リシリコン配線層を通じて外部へ抽出できる。マイクロ
ジャイロスコ−プ懸垂構造物と応用注文形集積回路との
配線が短くなり、素子の最小化が可能であり、配線が長
くなることにより発生する雑音を根本的に除去できるた
め信号感知感度を極大化する効果がある。
空パッケ−ジングマイクロジャイロスコ−プは信号処理
用応用注文形集積回路が形成された基板とマイクロジャ
イロスコ−プの懸垂構造物が形成された基板とをフリッ
プ型に接着し、信号処理用応用注文形集積回路をマイク
ロジャイロスコ−プ懸垂構造物の上層部に立体的に集積
させて各々の内部電極を二重の絶縁膜内に形成されたポ
リシリコン配線層を通じて外部へ抽出できる。マイクロ
ジャイロスコ−プ懸垂構造物と応用注文形集積回路との
配線が短くなり、素子の最小化が可能であり、配線が長
くなることにより発生する雑音を根本的に除去できるた
め信号感知感度を極大化する効果がある。
【００３２】高真空で金属とSi(例；Au/Si)の共融反応
を用いて低温(例；３６３℃〜４００℃)で密封すること
により真空度も非常に高まる。又ワイヤボンディング、
ダイボンディング等の追加的なパッケ−ジング工程が不
要なので、製品製作コストが非常に低減され、製品のサ
イズが数mm2程度の面積に極小化できるため、マイクロ
システムが適用される全ての応用分野の軽薄短小化に広
く寄与できる。又、第１基板と第２基板とを電気的に連
結して接地させる場合、外部から或いは外部への電場が
遮断でき、配線が長くなることにより発生する雑音を根
本的に除去できるため信号感知感度を極大化する効果が
ある。
を用いて低温(例；３６３℃〜４００℃)で密封すること
により真空度も非常に高まる。又ワイヤボンディング、
ダイボンディング等の追加的なパッケ−ジング工程が不
要なので、製品製作コストが非常に低減され、製品のサ
イズが数mm2程度の面積に極小化できるため、マイクロ
システムが適用される全ての応用分野の軽薄短小化に広
く寄与できる。又、第１基板と第２基板とを電気的に連
結して接地させる場合、外部から或いは外部への電場が
遮断でき、配線が長くなることにより発生する雑音を根
本的に除去できるため信号感知感度を極大化する効果が
ある。
【図１】 従来のマイクロジャイロスコ−プの垂直断面
図である。
図である。
【図２】 本発明に係るマイクロジャイロスコ−プの垂
直断面図である。
直断面図である。
【図３】 図２のマイクロジャイロスコ−プで第１基板
に懸垂構造物製造工程順序を示した図面であって、それ
ぞれ、（Ａ）第１の工程、（Ｂ）第２の工程、（Ｃ）第
３の工程、（Ｄ）第４の工程、（Ｅ）第５の工程、を示
したものである。
に懸垂構造物製造工程順序を示した図面であって、それ
ぞれ、（Ａ）第１の工程、（Ｂ）第２の工程、（Ｃ）第
３の工程、（Ｄ）第４の工程、（Ｅ）第５の工程、を示
したものである。
【図４】 図２のマイクロジャイロスコ−プで第２基板
の構造物製作段階別工程後の垂直断面図であって、それ
ぞれ、（Ａ）第１の工程、（Ｂ）第２の工程、（Ｃ）第
３の工程、（Ｄ）第４の工程、（Ｅ）第５の工程、を示
したものである。
の構造物製作段階別工程後の垂直断面図であって、それ
ぞれ、（Ａ）第１の工程、（Ｂ）第２の工程、（Ｃ）第
３の工程、（Ｄ）第４の工程、（Ｅ）第５の工程、を示
したものである。
【図５】 図３Eの懸垂構造物が形成された第１基板と
図４Eの配線及び密封用接合層が形成された第２基板を
陽極接合に密封してマイクロジャイロスコ−プを完成し
た後の垂直断面図である。
図４Eの配線及び密封用接合層が形成された第２基板を
陽極接合に密封してマイクロジャイロスコ−プを完成し
た後の垂直断面図である。
【図６】 本発明に係るマイクロジャイロスコ−プが形
成されたウェ−ハの抜粋図であって、それぞれ、（Ａ）
平面図、及び、（Ｂ）垂直断面図である。
成されたウェ−ハの抜粋図であって、それぞれ、（Ａ）
平面図、及び、（Ｂ）垂直断面図である。
１１,２１ ：シリコン保護層 １３ ：マイクロジャイロスコ−プ懸垂構造物 ２２ ：外部配線用ポリシリコン ２４,２５ ：金属及び金属/シリコンの複合多重層 １００ ：第１基板 １５０ ：キャビティ ２００ ：第２基板
Claims (16)
- 【請求項１】 一側面上の中央部に凹部を備えて形成さ
れたマイクロジャイロスコ−プ懸垂構造物及び前記マイ
クロジャイロスコ−プ懸垂構造物用内外側電極パッドを
有した第１基板と、 一側面上に前記マイクロジャイロスコ−プ構造物の運動
を感知するための信号処理用回路と、この信号処理用回
路と前記マイクロジャイロスコ−プ懸垂構造物との電極
を外部へ抽出するための内部配線と真空パッケ−ジング
のための密封用の内外側金属/半導体多重層とを有した
第２基板とを備え、 前記懸垂構造物の受容される前記凹部がキャビティにな
るように前記懸垂構造物と前記信号処理用回路とが向か
い合うように前記第１基板と前記第２基板とが密封され
るように接着し、前記二枚の基板の電気的な接地が可能
なように前記外側電極パッドと前記外側金属/半導体多
重層とを共融接合して前記キャビティを密封し、前記内
側電極パッドと前記内側金属/半導体多重層とを共融接
合して前記懸垂構造物と前記信号処理用回路の電極とが
前記内部配線を通じて前記第２基板の上部へ抽出されて
形成されたことを特徴とする高真空パッケ−ジング集積
型マイクロジャイロスコ−プ。 - 【請求項２】 前記懸垂構造物はポリシリコン或いは単
結晶シリコンで形成されたことを特徴とする請求項１に
記載の高真空パッケ−ジング集積型マイクロジャイロス
コ−プ。 - 【請求項３】 前記懸垂構造物用内外側電極パッドはポ
リシリコン、ポリシリコン/Au、ポリシリコン/Alの中い
ずれか一つで形成されたことを特徴とする請求項１に記
載の高真空パッケ−ジング集積型マイクロジャイロスコ
−プ。 - 【請求項４】 前記第１基板と前記第２基板とが各々シ
リコンで形成されたことを特徴とする請求項１に記載の
高真空パッケ−ジング集積型マイクロジャイロスコ−
プ。 - 【請求項５】 前記第１基板と第２基板との上には各々
シリコン酸化物又は窒化膜で形成されたシリコン保護用
第１絶縁膜がさらに備えたことを特徴とする請求項４に
記載の高真空パッケ−ジング集積型マイクロジャイロス
コ−プ。 - 【請求項６】 前記内部配線は貫通孔により形成された
第２基板の前記第１絶縁膜が形成されている側面及び上
部端部に形成され、その外側は第２絶縁膜が塗布されて
電気的に絶縁されることを特徴とする請求項５に記載の
高真空パッケ−ジング集積型マイクロジャイロスコ−
プ。 - 【請求項７】 前記外側金属/半導体多重層は前記第２
絶縁膜の外側面に積層されたことを特徴とする請求項４
に記載の高真空パッケ−ジング集積型マイクロジャイロ
スコ−プ。 - 【請求項８】 前記キャビティは１０-6torrまでの真空
度を有することを特徴とする請求項１に記載の高真空パ
ッケ−ジング集積型マイクロジャイロスコ−プ。 - 【請求項９】 前記内外側金属/半導体多重層はAu/Si或
いはAl/Siの薄膜多重層構造で形成され、３６３℃〜４
００℃範囲の低温で前記内外側電極パッドと共融接合時
薄膜多重層とが完全に合金反応を起こして接合部に真空
がないように真空密封を具現したことを特徴とする請求
項１に記載の高真空パッケ−ジング集積型マイクロジャ
イロスコ−プ。 - 【請求項１０】 (イ)第１基板をエッチングしてマイク
ロジャイロスコ−プ懸垂構造物の形成空間を確保し、前
記第１基板保護用第１絶縁膜を形成する段階と、 (ロ)前記第１基板のエッチング面上にポリシリコン層を
塗布してパタ−ニングして内外側電極パッドを形成する
段階と、 (ハ)前記内外側電極パッドを覆うように犠牲層を形成し
てパタ−ニングしてアンカ形成用開口部を作り、その開
口された犠牲層上にポリシリコンを蒸着しパタ−ニング
して懸垂構造物を形成する段階と、 (ニ)前記犠牲層をエッチングして除去することにより前
記懸垂構造物を動かせる段階と、 (ホ)前記マイクロジャイロスコ−プ懸垂構造物の運動状
態を感知するための信号処理用回路が形成された第２基
板上に酸化物パタ−ンを形成する段階と、 (ヘ)前記酸化物パタ−ンを用いて外部への配線抽出のた
めの貫通孔を形成した後、前記酸化物パタ−ンを除去し
て前記第２基板の全表面に基板保護用の第１絶縁膜を形
成する段階と、 (ト)前記第２基板の貫通孔斜面を含む基板表面にポリシ
リコン層を塗布しパタ−ニングして内部配線を形成する
段階と、 (チ)前記第２基板の前記内部配線を覆うように第２絶縁
膜を塗布した後、パタ−ニングして配線が連結できる電
極パッド形成用の開口部を形成する段階と、 (リ)前記第２絶縁膜上に前記内部配線と連結される内側
金属/半導体多重層及び真空パッケ−ジングのための外
側金属／半導体多重層を形成する段階と、 (ヌ)前記第１基板の内外側電極パッドと前記第２基板の
内外側金属/半導体多重層とを各々共融接合させて前記
懸垂構造物がキャビティで維持されるように前記第１基
板と第２基板とを密封する段階とを含むことを特徴とす
る高真空パッケ−ジング集積型マイクロジャイロスコ−
プの製造方法。 - 【請求項１１】 前記(ロ)段階で前記内外側電極パッド
はポリシリコン、ポリシリコン/Au、ポリシリコン/Alの
中いずれか一つで形成することを特徴とする請求項１０
に記載の高真空パッケ−ジング集積型マイクロジャイロ
スコ−プの製造方法。 - 【請求項１２】 前記(ト)段階で前記ポリシリコン塗布
はLPCVD法より成ることを特徴とする請求項１０に記載
の高真空パッケ−ジング集積型マイクロジャイロスコ−
プの製造方法。 - 【請求項１３】 前記(チ)段階で前記第２絶縁膜塗布は
PECVD法より成ることを特徴とする請求項１０に記載の
高真空パッケ−ジング集積型マイクロジャイロスコ−プ
の製造方法。 - 【請求項１４】 前記(リ)段階で前記内外側金属/半導
体多重層はAu/Si或いはAl/Siの薄膜多重層構造で形成す
ることを特徴とする請求項１０に記載の高真空パッケ−
ジング集積型マイクロジャイロスコ−プの製造方法。 - 【請求項１５】 前記(ヌ)段階で前記共融接合は３６３
℃〜４００℃範囲の低温で成ることを特徴とする請求項
１０に記載の高真空パッケ−ジング集積型マイクロジャ
イロスコ−プの製造方法。 - 【請求項１６】 前記(ヌ)段階で前記キャビティは１０
-6torrまでの真空度を有させることを特徴とする請求項
１０に記載の高真空パッケ−ジング集積型マイクロジャ
イロスコ−プの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199947965 | 1999-11-01 | ||
| KR10-1999-0047965A KR100413789B1 (ko) | 1999-11-01 | 1999-11-01 | 고진공 패키징 마이크로자이로스코프 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001189467A true JP2001189467A (ja) | 2001-07-10 |
Family
ID=19618019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000335067A Withdrawn JP2001189467A (ja) | 1999-11-01 | 2000-11-01 | 高真空パッケ−ジングマイクロジャイロスコ−プ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6559487B1 (ja) |
| EP (1) | EP1096259B1 (ja) |
| JP (1) | JP2001189467A (ja) |
| KR (1) | KR100413789B1 (ja) |
| DE (1) | DE60040959D1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006010411A (ja) * | 2004-06-23 | 2006-01-12 | Seiko Instruments Inc | 真空封止する慣性力センサ |
| JP2006231506A (ja) * | 2005-01-26 | 2006-09-07 | Matsushita Electric Works Ltd | 微小電気機械デバイス |
| JP2007147408A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Works Ltd | センサエレメント |
| JP2007313594A (ja) * | 2006-05-24 | 2007-12-06 | Omron Corp | 積層デバイス、およびその製造方法 |
| JP2007536105A (ja) * | 2004-06-30 | 2007-12-13 | インテル・コーポレーション | マイクロエレクトロメカニカルシステム（ｍｅｍｓ）と受動素子が集積化されたモジュール |
| US10384931B2 (en) | 2015-11-04 | 2019-08-20 | Seiko Epson Corporation | Electronic device having a bonding wire connected to a terminal at an alloyed portion |
| RU2784820C1 (ru) * | 2022-04-12 | 2022-11-29 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Способ изготовления микрогироскопа |
Families Citing this family (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| DE10153319B4 (de) | 2001-10-29 | 2011-02-17 | austriamicrosystems AG, Schloss Premstätten | Mikrosensor |
| FR2833106B1 (fr) * | 2001-12-03 | 2005-02-25 | St Microelectronics Sa | Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant |
| DE10216267B4 (de) | 2002-04-12 | 2005-04-14 | Infineon Technologies Ag | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur |
| FR2848339B1 (fr) * | 2002-12-05 | 2005-08-26 | St Microelectronics Sa | Procede d'adhesion de deux elements, en particulier d'un circuit integre, par exemple une encapsulation d'un resonateur, et circuit integre correspondant |
| FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| US7275292B2 (en) | 2003-03-07 | 2007-10-02 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Method for fabricating an acoustical resonator on a substrate |
| US6812558B2 (en) * | 2003-03-26 | 2004-11-02 | Northrop Grumman Corporation | Wafer scale package and method of assembly |
| JP4238724B2 (ja) | 2003-03-27 | 2009-03-18 | 株式会社デンソー | 半導体装置 |
| FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| US6774327B1 (en) * | 2003-09-24 | 2004-08-10 | Agilent Technologies, Inc. | Hermetic seals for electronic components |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7291513B2 (en) * | 2003-12-15 | 2007-11-06 | Dalsa Semiconductor Inc. | Hermetic wafer-level packaging for MEMS devices with low-temperature metallurgy |
| US7960209B2 (en) * | 2004-01-29 | 2011-06-14 | Diodes, Inc. | Semiconductor device assembly process |
| JP4343044B2 (ja) * | 2004-06-30 | 2009-10-14 | 新光電気工業株式会社 | インターポーザ及びその製造方法並びに半導体装置 |
| US7388454B2 (en) | 2004-10-01 | 2008-06-17 | Avago Technologies Wireless Ip Pte Ltd | Acoustic resonator performance enhancement using alternating frame structure |
| JP4808729B2 (ja) * | 2004-11-12 | 2011-11-02 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
| US8981876B2 (en) | 2004-11-15 | 2015-03-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Piezoelectric resonator structures and electrical filters having frame elements |
| DE102004058880B4 (de) * | 2004-12-06 | 2007-12-13 | Austriamicrosystems Ag | Integrierter Mikrosensor und Verfahren zur Herstellung |
| US7202560B2 (en) | 2004-12-15 | 2007-04-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Wafer bonding of micro-electro mechanical systems to active circuitry |
| US20060125084A1 (en) * | 2004-12-15 | 2006-06-15 | Fazzio Ronald S | Integration of micro-electro mechanical systems and active circuitry |
| US7791434B2 (en) | 2004-12-22 | 2010-09-07 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric |
| US7369013B2 (en) | 2005-04-06 | 2008-05-06 | Avago Technologies Wireless Ip Pte Ltd | Acoustic resonator performance enhancement using filled recessed region |
| US7436269B2 (en) * | 2005-04-18 | 2008-10-14 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustically coupled resonators and method of making the same |
| US7419853B2 (en) * | 2005-08-11 | 2008-09-02 | Hymite A/S | Method of fabrication for chip scale package for a micro component |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| US7868522B2 (en) | 2005-09-09 | 2011-01-11 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Adjusted frequency temperature coefficient resonator |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| US7737807B2 (en) | 2005-10-18 | 2010-06-15 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators |
| US7675390B2 (en) | 2005-10-18 | 2010-03-09 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating single decoupled stacked bulk acoustic resonator |
| US7463499B2 (en) | 2005-10-31 | 2008-12-09 | Avago Technologies General Ip (Singapore) Pte Ltd. | AC-DC power converter |
| US7491567B2 (en) | 2005-11-22 | 2009-02-17 | Honeywell International Inc. | MEMS device packaging methods |
| US8541776B2 (en) * | 2005-12-02 | 2013-09-24 | The Regents Of The University Of California | Nanostructure-based memory |
| US7746677B2 (en) | 2006-03-09 | 2010-06-29 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | AC-DC converter circuit and power supply |
| US20070210748A1 (en) * | 2006-03-09 | 2007-09-13 | Mark Unkrich | Power supply and electronic device having integrated power supply |
| US7479685B2 (en) | 2006-03-10 | 2009-01-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Electronic device on substrate with cavity and mitigated parasitic leakage path |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| CN101542706B (zh) * | 2007-04-27 | 2011-07-13 | 松下电器产业株式会社 | 电子部件安装体及带焊料凸台的电子部件的制造方法 |
| US20090079514A1 (en) * | 2007-09-24 | 2009-03-26 | Tiberiu Jamneala | Hybrid acoustic resonator-based filters |
| US7791435B2 (en) | 2007-09-28 | 2010-09-07 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Single stack coupled resonators having differential output |
| US7855618B2 (en) | 2008-04-30 | 2010-12-21 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator electrical impedance transformers |
| US7732977B2 (en) | 2008-04-30 | 2010-06-08 | Avago Technologies Wireless Ip (Singapore) | Transceiver circuit for film bulk acoustic resonator (FBAR) transducers |
| FR2938974B1 (fr) * | 2008-11-25 | 2011-01-21 | Tronic S Microsystems | Composant microelectromecanique et procede de fabrication |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| US8902023B2 (en) | 2009-06-24 | 2014-12-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator structure having an electrode with a cantilevered portion |
| US8248185B2 (en) | 2009-06-24 | 2012-08-21 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic resonator structure comprising a bridge |
| US8193877B2 (en) | 2009-11-30 | 2012-06-05 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Duplexer with negative phase shifting circuit |
| US9243316B2 (en) | 2010-01-22 | 2016-01-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method of fabricating piezoelectric material with selected c-axis orientation |
| US8796904B2 (en) | 2011-10-31 | 2014-08-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer |
| US8962443B2 (en) | 2011-01-31 | 2015-02-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor device having an airbridge and method of fabricating the same |
| US9425764B2 (en) | 2012-10-25 | 2016-08-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accoustic resonator having composite electrodes with integrated lateral features |
| US9203374B2 (en) | 2011-02-28 | 2015-12-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator comprising a bridge |
| US9148117B2 (en) | 2011-02-28 | 2015-09-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Coupled resonator filter comprising a bridge and frame elements |
| US9136818B2 (en) | 2011-02-28 | 2015-09-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Stacked acoustic resonator comprising a bridge |
| US9154112B2 (en) | 2011-02-28 | 2015-10-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Coupled resonator filter comprising a bridge |
| US9083302B2 (en) | 2011-02-28 | 2015-07-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator |
| US9048812B2 (en) | 2011-02-28 | 2015-06-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer |
| US8575820B2 (en) | 2011-03-29 | 2013-11-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Stacked bulk acoustic resonator |
| US9444426B2 (en) | 2012-10-25 | 2016-09-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accoustic resonator having integrated lateral feature and temperature compensation feature |
| US9401692B2 (en) | 2012-10-29 | 2016-07-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator having collar structure |
| US9490418B2 (en) | 2011-03-29 | 2016-11-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising collar and acoustic reflector with temperature compensating layer |
| US9490771B2 (en) | 2012-10-29 | 2016-11-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising collar and frame |
| US8350445B1 (en) | 2011-06-16 | 2013-01-08 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising non-piezoelectric layer and bridge |
| US8922302B2 (en) | 2011-08-24 | 2014-12-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator formed on a pedestal |
| US8824706B2 (en) | 2011-08-30 | 2014-09-02 | Qualcomm Mems Technologies, Inc. | Piezoelectric microphone fabricated on glass |
| US8724832B2 (en) | 2011-08-30 | 2014-05-13 | Qualcomm Mems Technologies, Inc. | Piezoelectric microphone fabricated on glass |
| US8811636B2 (en) | 2011-11-29 | 2014-08-19 | Qualcomm Mems Technologies, Inc. | Microspeaker with piezoelectric, metal and dielectric membrane |
| DE102012013096A1 (de) | 2012-06-30 | 2014-01-02 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von komplexen mikroelektromechanischen Systemen |
| US9385684B2 (en) | 2012-10-23 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator having guard ring |
| US9556017B2 (en) | 2013-06-25 | 2017-01-31 | Analog Devices, Inc. | Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry |
| US10081535B2 (en) | 2013-06-25 | 2018-09-25 | Analog Devices, Inc. | Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry |
| US9574959B2 (en) | 2014-09-02 | 2017-02-21 | Apple Inc. | Various stress free sensor packages using wafer level supporting die and air gap technique |
| US9604841B2 (en) | 2014-11-06 | 2017-03-28 | Analog Devices, Inc. | MEMS sensor cap with multiple isolated electrodes |
| CN106257254B (zh) | 2015-06-22 | 2020-03-20 | 意法半导体股份有限公司 | 生成具有降低的环境温度依赖性的换能信号的压力传感器及其制造方法 |
| CN112034204A (zh) * | 2020-08-01 | 2020-12-04 | 沈阳工业大学 | 一种联动接触电容式加速度敏感芯片及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216490A (en) * | 1988-01-13 | 1993-06-01 | Charles Stark Draper Laboratory, Inc. | Bridge electrodes for microelectromechanical devices |
| US5591000A (en) | 1995-01-05 | 1997-01-07 | Siemens Aktiengesellschaft | Compressor unit |
| JP3613838B2 (ja) * | 1995-05-18 | 2005-01-26 | 株式会社デンソー | 半導体装置の製造方法 |
| US5721162A (en) * | 1995-11-03 | 1998-02-24 | Delco Electronics Corporation | All-silicon monolithic motion sensor with integrated conditioning circuit |
| US5831162A (en) * | 1997-01-21 | 1998-11-03 | Delco Electronics Corporation | Silicon micromachined motion sensor and method of making |
| US6109113A (en) * | 1998-06-11 | 2000-08-29 | Delco Electronics Corp. | Silicon micromachined capacitive pressure sensor and method of manufacture |
| US6252229B1 (en) * | 1998-07-10 | 2001-06-26 | Boeing North American, Inc. | Sealed-cavity microstructure and microbolometer and associated fabrication methods |
| KR100343211B1 (ko) * | 1999-11-04 | 2002-07-10 | 윤종용 | 웨이퍼 레벨 진공 패키징이 가능한 ｍｅｍｓ의 구조물의제작방법 |
-
1999
- 1999-11-01 KR KR10-1999-0047965A patent/KR100413789B1/ko not_active IP Right Cessation
-
2000
- 2000-10-25 DE DE60040959T patent/DE60040959D1/de not_active Expired - Fee Related
- 2000-10-25 EP EP00122364A patent/EP1096259B1/en not_active Expired - Lifetime
- 2000-11-01 US US09/702,846 patent/US6559487B1/en not_active Expired - Lifetime
- 2000-11-01 JP JP2000335067A patent/JP2001189467A/ja not_active Withdrawn
-
2003
- 2003-03-14 US US10/387,541 patent/US6767757B2/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006010411A (ja) * | 2004-06-23 | 2006-01-12 | Seiko Instruments Inc | 真空封止する慣性力センサ |
| JP4570912B2 (ja) * | 2004-06-23 | 2010-10-27 | セイコーインスツル株式会社 | 真空封止された慣性力センサ |
| JP2007536105A (ja) * | 2004-06-30 | 2007-12-13 | インテル・コーポレーション | マイクロエレクトロメカニカルシステム（ｍｅｍｓ）と受動素子が集積化されたモジュール |
| JP4746611B2 (ja) * | 2004-06-30 | 2011-08-10 | インテル・コーポレーション | マイクロエレクトロメカニカルシステム（ｍｅｍｓ）と受動素子が集積化されたモジュール |
| JP2006231506A (ja) * | 2005-01-26 | 2006-09-07 | Matsushita Electric Works Ltd | 微小電気機械デバイス |
| JP2007147408A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Works Ltd | センサエレメント |
| JP2007313594A (ja) * | 2006-05-24 | 2007-12-06 | Omron Corp | 積層デバイス、およびその製造方法 |
| US10384931B2 (en) | 2015-11-04 | 2019-08-20 | Seiko Epson Corporation | Electronic device having a bonding wire connected to a terminal at an alloyed portion |
| RU2784820C1 (ru) * | 2022-04-12 | 2022-11-29 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Способ изготовления микрогироскопа |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030132493A1 (en) | 2003-07-17 |
| EP1096259B1 (en) | 2008-12-03 |
| EP1096259A1 (en) | 2001-05-02 |
| DE60040959D1 (de) | 2009-01-15 |
| KR100413789B1 (ko) | 2003-12-31 |
| KR20010044908A (ko) | 2001-06-05 |
| US6767757B2 (en) | 2004-07-27 |
| US6559487B1 (en) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001189467A (ja) | 高真空パッケ−ジングマイクロジャイロスコ−プ及びその製造方法 | |
| US7491567B2 (en) | MEMS device packaging methods | |
| JP2000186931A (ja) | 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法 | |
| US7674638B2 (en) | Sensor device and production method therefor | |
| US20070114643A1 (en) | Mems flip-chip packaging | |
| US8438718B2 (en) | Manufacturing method of combined sensor | |
| EP2573514B1 (en) | Composite sensor and method for manufacturing same | |
| JPH1194506A (ja) | センサ | |
| WO2013080238A1 (ja) | 複合センサおよびその製造方法 | |
| EP1725495A1 (en) | Flip chip bonded micro-electro-mechanical system (mems) device | |
| WO2007061047A1 (ja) | ウェハレベルパッケージ構造体およびその製造方法 | |
| WO2007061062A1 (ja) | ウェハレベルパッケージ構造体の製造方法 | |
| JP5040021B2 (ja) | 気密パッケージ及び気密パッケージの製造方法 | |
| WO2007061056A1 (ja) | センサ装置及びその製造方法 | |
| JP2007192587A (ja) | 力学量センサ用配線基板、力学量センサ用配線基板の製造方法および力学量センサ | |
| JP2020011375A (ja) | センサパッケージ、およびセンサパッケージの製造方法 | |
| JP5771921B2 (ja) | 封止型デバイス及びその製造方法 | |
| KR100506073B1 (ko) | 고진공패키징마이크로자이로스코프및그제조방법 | |
| JP2000261002A (ja) | 小型電子部品及びその製造方法 | |
| KR19980086900A (ko) | 고진공 패키징 2축 마이크로자이로스코프 및 그 제조방법 | |
| JP2002076368A (ja) | 電子部品の製造方法及び電子部品 | |
| JP2011204950A (ja) | 金属埋込ガラス基板及びその製造方法、及びｍｅｍｓデバイス | |
| JPWO2013080238A1 (ja) | 複合センサおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090525 |