JP2007519223A5

JP2007519223A5 -

Info

Publication number: JP2007519223A5
Application number: JP2006524911A
Authority: JP
Filing date: 2004-08-27
Publication date: 2012-11-29
Anticipated expiration: 2024-08-27

Description

図１におけるデバイス１０のチャネル領域２５の構成は以下の通りである。ｐ−型ドーパントを有する緩和ＳｉＧｅ層３０が、３０％から５０％の間のＧｅ含有量を有し且つ厚さが２０ｎｍから３０ｎｍの間の埋設誘電体層８の上に設けられる。ｐ−型ドーピングの濃度は、イオン注入又はその場ドーピングを用いて、１ｅ１４ｃｍ^−３から５ｅ１７ｃｍ^−３の間である。緩和ＳｉＧｅ層は、１ｅ１４ｃｍ^−３から５ｅ１７ｃｍ^−３までの濃度レベルまでプレドーピングしてもよい。緩和ＳｉＧｅ層、及びチャネル２５を含んだ他の層は、ＵＨＶＣＶＤ法によって成長させられることが好ましいが、しかし、ＭＢＥ、ＲＴＣＶＤ、ＬＰＣＶＤプロセスなど他の技術を採用してもよい。５パーセント（５％）のＳｉＧｅシード層３１（Ｓｉ_０．９５Ｇｅ_０．０５）が次いで緩和ＳｉＧｅ層３０上にエピタキシャルに成長させられ、組み込みＳｉ_１−ｘＧｅ_ｘ再成長バッファ層３２が、形成されたＳｉＧｅシード層３１上に形成される。エピタキシャルに成長したＳｉＧｅシード層の厚さは０ｎｍから５ｎｍまでの範囲にあり、組み込みＳｉＧｅ再成長バッファ層３２の厚さは２０ｎｍから３０ｎｍの範囲にあり、１０％から４０％の間のＧｅ含有量「ｘ」を持つ。次に、エピタキシャル引張ひずみＳｉ層３３が、ＳｉＧｅバッファ層３２の上に５ｎｍないし７ｎｍの厚さに成長させられる。次いで、エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層３４が、ひずみＳｉ層上に３ｎｍないし５ｎｍの厚さに形成され、３０％から４０％の間のＧｅ含有量「ｙ」を持つ。次に、エピタキシャルＳｉ_１−ｚＧｅ_ｚ供給層３５がスペーサ層上に２ｎｍないし８ｎｍの厚さに成長させられ、２ｅ１８ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持ち、３５％から５０％の間のＧｅ含有量「ｚ」を持つ。Ｓｉ_１−ｚＧｅ_ｚ供給層は、４２５℃から５５０℃の間の温度範囲において成長させられ、ドーパント前駆物質としてフォスフィンガスを、単独で、又は、Ｈ_２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｎ_２を含む（但し、これらに限定はされないが）元素を一つ又は複数含んだ混合物中で用いて、その場ドーピングすることができる。好ましくは、フォスフィンガス・ドーパント前駆物質の流速は、前述のその場ドーピングがエピタキシャル成長プロセスを妨害することなしに実行されるように、直線的スロープ又は段階的なプロフィルを持つ。ＡｓＨ_３又はＳｂＨ_３などの前駆物質が同様に使用できることが理解される。ここで述べられるように、製作プロセスの間のＰの拡散を防ぐために、ＳｉＧｅ供給層３４の、すなわち、約０．１から２％までの好ましくは約１から１．５％までのＣ含有量を持ったＳｉＧｅＣ層のエピタキシャル成長の間に、少量の炭素を組込むことができる。最後に、エピタキシャル引張ひずみＳｉキャップ層３６が供給層３５の上に０ｎｍないし３ｎｍの厚さに成長させられ、５ｅ１７ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持つ。

Claims

高電子移動度層包含半導体構造体であって、
３０から４０％の間のＧｅ含有量を持ち、厚さが２０ｎｍから３０ｎｍの間にあり、１ｅ１４ｃｍ^−３から５ｅ１７ｃｍ^−３の間のｐ型ドーピング濃度を持つＳｉＧｅ層を絶縁体上に有するＳＧＯＩ基板と、
前記ＳｉＧｅ層上に上限５ｎｍまでの厚さに成長させられたエピタキシャルＳｉ_０．９５Ｇｅ_０．０５シード層と、
前記シード層上に２０ｎｍないし３０ｎｍの厚さに成長させられ、１０％から４０％の間のＧｅ含有量ｘを持つ、再成長Ｓｉ_１−ｘＧｅ_ｘバッファ層と、
前記バッファ層上に５ｎｍないし７ｎｍの厚さに成長させられたエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に３ｎｍないし５ｎｍの厚さに成長させられ、３０から４０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層と、
前記スペーサ層上に２ｎｍないし８ｎｍの厚さに成長させられ、２ｅ１８ｃｍ^−３から２ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持ち、３５から５０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ_１−ｚＧｅ_ｚ供給層と、
前記供給層上に上限３ｎｍまでの厚さに成長させられ、５ｅ１７ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持つ、エピタキシャル引張ひずみＳｉキャップ層と、
を含み、前記エピタキシャル引張ひずみＳｉ層、前記エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層、前記Ｓｉ_１−ｚＧｅ_ｚ供給層、及び前記引張ひずみＳｉキャップ層が、量子井戸構造を形成し、該量子井戸の深さは、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されたものである、
半導体構造体。
高電子移動度電界効果トランジスタであって、
３０から４０％の間のＧｅ含有量を持ち、厚さが２０ｎｍから３０ｎｍの間であり、１ｅ１４ｃｍ^−３から５ｅ１７ｃｍ^−３の間のｐ型ドーピング濃度を持つＳｉＧｅ層を絶縁体上に含むＳＧＯＩ基板と、
前記ＳｉＧｅ層上に２０ｎｍないし３０ｎｍの厚さに成長させられ、３０から４０％のＧｅ含有量ｘを有する、再成長Ｓｉ_１−ｘＧｅ_ｘバッファ層と、
前記バッファ層上に５ｎｍないし７ｎｍの厚さに成長させられたエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に３ｎｍないし５ｎｍの厚さに成長させられ、３０から４０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層と、
前記スペーサ層上に２ｎｍないし８ｎｍの厚さに成長させられ、２ｅ１８ｃｍ^−３から２ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持ち、３５から５０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ_１−ｚＧｅ_ｚ供給層と、
前記供給層上に０ｎｍないし３ｎｍの厚さに成長させられ、５ｅ１７ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持つ、エピタキシャル引張ひずみＳｉキャップ層と、
前記ひずみＳｉキャップ層上に形成され、上限１ｎｍまでの等しい酸化物厚さを有するゲート誘電体層と、
前記ゲート誘電体層上に形成されたゲート導体と、
５ｅ１９ｃｍ^−３より大きなｎ型ドーピング濃度を持つドレーン領域と、
５ｅ１９ｃｍ^−３より大きなｎ型ドーピング濃度を持つソース領域と、
を含み、前記エピタキシャル引張ひずみＳｉ層、前記エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層、前記Ｓｉ_１−ｚＧｅ_ｚ供給層、及び前記引張ひずみＳｉキャップ層が、量子井戸構造を形成し、該量子井戸の深さは、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されたものである、
トランジスタ。
高電子移動度層包含半導体構造体であって、
１０ｎｍないし５０ｎｍの厚さをもち、３０から５０％の間のＧｅ含有量ｘを有するＳｉ_１−ｘＧｅ_ｘ層を絶縁体上に有するＳＧＯＩ基板と、
前記ＳｉＧｅ層上に上限５ｎｍまでの厚さに成長させられたエピタキシャルＳｉ_０．９５Ｇｅ_０．０５シード層と、
前記シード層上に２ｎｍないし８ｎｍの厚さに成長させられ、１ｅ１８ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持つ、エピタキシャルＳｉ_１−ｚＧｅ_ｚ供給層と、
前記供給層上に３ｎｍないし５ｎｍの厚さに成長させられたエピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層と、
前記スペーサ層上に３ｎｍないし１０ｎｍの厚さに成長させられたエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に１ｎｍないし２ｎｍの厚さに成長させられたエピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層と、
前記スペーサ層上に上限２ｎｍまでの厚さに成長させられたエピタキシャル引張ひずみＳｉキャップ層と、
を含み、前記引張ひずみＳｉ層の深さは、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ２ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されたものである、
半導体構造体。
高電子移動度電界効果トランジスタであって、
絶縁体上にあって３０から４０％の間のＧｅ含有量を持ち、厚さが２０ｎｍから３０ｎｍの間のＳｉＧｅ層、を有するＳＧＯＩ基板と、
前記ＳｉＧｅ層上に２．５ｎｍないし８ｎｍの厚さに成長させられ、２ｅ１８ｃｍ^−３から２ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持ち、３５から５０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ_１−ｚＧｅ_ｚ供給層と、
前記供給層上に３ｎｍないし５ｎｍの厚さに成長させられ、３０から４０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層と、
前記スペーサ層上に５ｎｍないし７ｎｍの厚さに成長させられ、１ｅ１６ｃｍ^−３より小さなドーピング濃度を持ち、量子井戸を形成する、エピタキシャル引張ひずみＳｉチャネル層と、
前記Ｓｉチャネル層上に１ｎｍないし２ｎｍの厚さに成長させられ、３０から４０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層と、
前記スペーサ層上に上限２ｎｍまでの厚さに成長させられたエピタキシャル引張ひずみＳｉキャップ層と、
前記ひずみＳｉキャップ層上に形成され、上限１ｎｍまでの等しい酸化物厚さを有するゲート誘電体層と、
前記ゲート誘電体層上に形成されるゲート導体と、
５ｅ１９ｃｍ^−３より大きなｎ型ドーピング濃度を持つドレーン領域と、
５ｅ１９ｃｍ^−３より大きなｎ型ドーピング濃度を持つソース領域と、
を含み、前記引張ひずみ量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ２ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されている、
トランジスタ。
高電子移動度層包含半導体構造体であって、
厚さが２ｎｍから８ｎｍの間であり、１ｅ１８ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持ったＳｉ_１−ｚＧｅ_ｚ供給層、を含むＳＧＯＩ基板と、
前記供給層上に３ｎｍないし５ｎｍの厚さに成長させられたエピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層と、
前記スペーサ層上に３ｎｍないし１０ｎｍの厚さに成長させられ、量子井戸を形成するエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に１ｎｍないし２ｎｍの厚さに成長させられたエピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層と、
前記スペーサ層上に上限２ｎｍまでの厚さに成長させられたエピタキシャル引張ひずみＳｉキャップ層と、
を含み、前記引張ひずみ量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ４ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されている、
半導体構造体。
高電子移動度層包含半導体構造体であって、
絶縁体上にあって厚さが１０ｎｍから５０ｎｍの間であり、１ｅ１７ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持つＳｉＧｅ層を含むＳＧＯＩ基板と、
前記ＳｉＧｅ層上に１０ｎｍないし５０ｎｍの厚さに成長させられ、底部スペーサ層として役立つ、Ｓｉ_１−ｘＧｅ_ｘ再成長バッファ層と、
前記再成長バッファ層上に３ｎｍないし１０ｎｍの厚さに成長させられ、量子井戸を形成するエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に３ｎｍないし５ｎｍの厚さに成長させられたエピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層と、
前記スペーサ層上に２ｎｍないし８ｎｍの厚さに成長させられ、１ｅ１８ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持つ、エピタキシャルＳｉ_１−ｚＧｅ_ｚ供給層と、
前記供給層上に上限３ｎｍまでの厚さに成長させられ、５ｅ１７ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持つ、エピタキシャル引張ひずみＳｉキャップ層と、
を含み、前記量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉチャネル層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されている、
半導体構造体。
高ホール移動度層包含半導体構造体であって、
厚さが５ｎｍから２５ｎｍの間であり、１ｅ１８ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｐ型ドーピング濃度を持つエピタキシャルＳｉ_１−ｊＧｅ_ｊ供給層、を含むＳＧＯＩ基板と、
前記供給層上に３ｎｍないし７ｎｍの厚さに成長させられたエピタキシャルＳｉ_１−ｋＧｅ_ｋスペーサ層と、
前記スペーサ層上に５ｎｍないし２０ｎｍの厚さに成長させられ、量子井戸を形成するエピタキシャル圧縮ひずみＳｉ_１−ｍＧｅ_ｍチャネル層と、
前記ひずみＳｉ_１−ｍＧｅ_ｍチャネル層上に２ｎｍないし１０ｎｍの厚さに成長させられたエピタキシャルひずみＳｉ_１−ｎＧｅ_ｎキャップ層と、
を含み、前記エピタキシャル圧縮ひずみＳｉ_１−ｍＧｅ_ｍ量子井戸の深さは、前記ひずみＳｉ_１−ｎＧｅ_ｎキャップ層の上面から前記圧縮ひずみＳｉ_１−ｍＧｅ_ｍチャネル層の上面にかけておよそ２ｎｍないし１０ｎｍの深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されている、
半導体構造体。
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上の緩和Ｓｉ_１−ｘＧｅ_ｘ層を持ったＳＧＯＩ基板を作成するステップと、
ｂ）前記Ｓｉ_１−ｘＧｅ_ｘ層上に、Ｓｉ_０．９５Ｇｅ_０．０５シード層を形成するステップと、
ｃ）前記Ｓｉ_０．９５Ｇｅ_０．０５シード層上に再成長Ｓｉ_１−ｘＧｅ_ｘバッファ層を形成するステップと、
ｄ）前記再成長Ｓｉ_１−ｘＧｅ_ｘ層上にひずみシリコンチャネル層を形成するステップと、
ｅ）前記ひずみシリコン層上にＳｉ_１−ｙＧｅ_ｙスペーサ層を形成するステップと、
ｆ）前記Ｓｉ_１−ｙＧｅ_ｙスペーサ層上にＳｉ_１−ｚＧｅ_ｚ供給層を形成し、前記Ｓｉ_１−ｚＧｅ_ｚ供給層を、１ｅ１８から５ｅ１９ａｔｏｍｓ／ｃｍ^３までの範囲の濃度レベルまで、ｎ型にドーピングするステップと、
ｇ）前記Ｓｉ_１−ｚＧｅ_ｚ供給層上にシリコンキャップ層を形成するステップと、
を含み、前記ひずみＳｉ層、前記Ｓｉ_１−ｙＧｅ_ｙスペーサ層、前記Ｓｉ_１−ｚＧｅ_ｚ供給層、及び前記Ｓｉキャップ層によって量子井戸構造を形成し、該量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上の緩和Ｓｉ_１−ｘＧｅ_ｘ層を持ったＳＧＯＩ基板を作成するステップと、
ｂ）前記緩和Ｓｉ_１−ｘＧｅ_ｘ層上に、再成長Ｓｉ_１−ｘＧｅ_ｘバッファ層を形成するステップと、
ｃ）前記再成長Ｓｉ_１−ｘＧｅ_ｘ層上にひずみシリコンチャネル層を形成するステップと、
ｄ）前記ひずみシリコン層上にＳｉ_１−ｙＧｅ_ｙスペーサ層を形成するステップと、
ｅ）前記Ｓｉ_１−ｙＧｅ_ｙスペーサ層上にＳｉ_１−ｚＧｅ_ｚ供給層を形成し、前記Ｓｉ_１−ｚＧｅ_ｚ供給層を、１ｅ１８から５ｅ１９ａｔｏｍｓ／ｃｍ^３までの範囲の濃度レベルまで、ｎ型にドーピングするステップと、
ｆ）前記Ｓｉ_１−ｚＧｅ_ｚ供給層上にシリコンキャップ層を形成するステップと、
を含み、前記エピタキシャル引張ひずみＳｉ層、前記エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層、前記Ｓｉ_１−ｚＧｅ_ｚ供給層、及び前記引張ひずみＳｉキャップ層によって量子井戸構造を形成し、該量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上の緩和Ｓｉ_１−ｘＧｅ_ｘ層を持つＳＧＯＩ基板を作成するステップと、
ｂ）前記ＳｉＧｅ層上にエピタキシャルＳｉ_０．９５Ｇｅ_０．０５シード層を形成するステップと、
ｃ）前記スペーサ層上にエピタキシャルＳｉ_１−ｚＧｅ_ｚ供給層を形成し、前記供給層を、１ｅ１８ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーパント濃度にドーピングするステップと、
ｄ）前記供給層上に、エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層を、３ｎｍないし５ｎｍの厚さに形成するステップと、
ｅ）前記スペーサ層上に、エピタキシャル引張ひずみＳｉ層を形成するステップと、
ｆ）前記ひずみＳｉ層上に、エピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層を、１ｎｍないし２ｎｍの厚さに形成するステップと、
ｇ）前記供給層上に、エピタキシャル引張ひずみＳｉキャップ層を、上限２ｎｍの厚さに形成するステップと、
を含み、前記引張ひずみＳｉ層の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ２ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上のＳｉ_１−ｘＧｅ_ｘ供給層を持ったＳＧＯＩ基板を作成し、そのＳｉ_１−ｘＧｅ_ｘ供給層を、１ｅ１８から５ｅ１９ａｔｏｍｓ／ｃｍ^３の間の濃度レベルまで、ｎ型にドーピングするステップと、
ｂ）上記ドープＳｉ_１−ｘＧｅ_ｘ層上にエピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層を形成するステップと、
ｃ）前記スペーサ層上に量子井戸を形成するエピタキシャル引張ひずみＳｉチャネル層を形成するステップと、
ｄ）前記ひずみＳｉチャネル層上にエピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層を形成するステップと、
ｅ）前記スペーサ層上にエピタキシャルひずみＳｉキャップ層を形成するステップと、
を含み、前記引張ひずみ量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ４ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上にあって厚さが１０ｎｍから５０ｎｍの間の緩和ＳｉＧｅ層、を含むＳＧＯＩ基板を作成し、前記緩和ＳｉＧｅ層を、１ｅ１４ｃｍ^−３から５ｅ１７ｃｍ^−３の間のｎ型ドーピング濃度にドーピングするステップと、
ｂ）前記ＳｉＧｅ層上に１０ｎｍないし５０ｎｍの厚さに成長させられるＳｉ_１−ｘＧｅ_ｘ再成長バッファ層を形成するステップと、
ｃ）前記再成長バッファ層上に、厚さが３ｎｍから１０ｎｍの間に及び、量子井戸を形成するエピタキシャル引張ひずみＳｉ層を形成するステップと、
ｄ）前記ひずみＳｉ層上に、厚さが３ｎｍから５ｎｍの間のエピタキシャルＳｉ_１−ｙＧｅ_ｙスペーサ層を形成するステップと、
ｅ）前記スペーサ層上に、厚さが２ｎｍから８ｎｍの間であり、１ｅ１８ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持つエピタキシャルＳｉ_１−ｚＧｅ_ｚ供給層を形成するステップと、
ｆ）前記供給層上に上限３ｎｍまでの厚さに成長させられ、５ｅ１７ｃｍ^−３から５ｅ１９ｃｍ^−３の間のｎ型ドーピング濃度を持つエピタキシャル引張ひずみＳｉキャップ層を形成するステップと、
を含み、前記量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉチャネル層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。
高ホール移動度層構造体を作成する方法であって、
ａ）絶縁体上の緩和Ｓｉ_１−ｊＧｅ_ｊ層を持つＳＧＯＩ基板を作成するステップと、
ｂ）前記ドープＳｉ_１−ｊＧｅ_ｊ層上にＳｉ_１−ｋＧｅ_ｋスペーサ層を形成するステップと、
ｃ）前記Ｓｉ_１−ｋＧｅ_ｋスペーサ層上に量子井戸を含む圧縮ひずみＳｉ_１−ｍＧｅ_ｍチャネル層を形成するステップと、
ｄ）前記圧縮ひずみＳｉ_１−ｍＧｅ_ｍチャネル層上にＳｉ_１−ｎＧｅ_ｎキャップ層を形成するステップと、
を含み、前記圧縮ひずみＳｉ_１−ｍＧｅ_ｍ量子井戸の深さが、前記ひずみＳｉ_１−ｎＧｅ_ｎキャップ層の上面から前記圧縮ひずみＳｉ_１−ｍＧｅ_ｍチャネル層の上面にかけておよそ２ｎｍないし１０ｎｍの深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。