CN101743621A - 具有不同掺杂的有应变的电流电极区域的晶体管 - Google Patents

具有不同掺杂的有应变的电流电极区域的晶体管 Download PDF

Info

Publication number
CN101743621A
CN101743621A CN200880024566A CN200880024566A CN101743621A CN 101743621 A CN101743621 A CN 101743621A CN 200880024566 A CN200880024566 A CN 200880024566A CN 200880024566 A CN200880024566 A CN 200880024566A CN 101743621 A CN101743621 A CN 101743621A
Authority
CN
China
Prior art keywords
galvanic electrode
stress
original position
stress riser
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880024566A
Other languages
English (en)
Other versions
CN101743621B (zh
Inventor
张达
马克·C.·福伊希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101743621A publication Critical patent/CN101743621A/zh
Application granted granted Critical
Publication of CN101743621B publication Critical patent/CN101743621B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

通过提供半导体层(103)并且在该半导体层上形成控制电极(105)来形成晶体管。去除控制电极侧面的半导体层的一部分以在控制电极的相对两侧上形成第一凹口(201)和第二凹口(203)。第一应力源(301)形成在第一凹口内并且具有第一掺杂分布。第二应力源(303)形成在第二凹口内并且具有第一掺杂分布。第三应力源(401)形成在第一应力源上。第三应力源具有第二掺杂分布，该第二掺杂分布具有比第一分布更高的电极电流掺杂浓度。第四应力源(403)在第二应力源上形成并且具有第二掺杂分布。晶体管的第一电流电极和第二电流电极分别至少包括第三应力源和第四应力源的一部分。

Description

具有不同掺杂的有应变的电流电极区域的晶体管
技术领域
本发明一般涉及半导体器件并且更具体地涉及电流电极区域的形成。
背景技术
可以通过在沟道区中产生应变来提高诸如场效应晶体管(FET)的晶体管的驱动电流。这种应变可以增大晶体管的载流子迁移率。对于某些N沟道晶体管，沟道方向上的拉伸应变可以在沟道中提供增大的电子迁移率。对于某些P沟道晶体管，沟道方向上的压缩应变可以提供增大的空穴迁移率。
所期望的是一种改进的用于形成具有应力源(stressor)材料的电流电极区域的技术，所述应力源材料在沟道区中产生应变。
附图说明
通过参考附图可以更好地理解本发明，并且使得本发明的许多目的、特征和优点对本领域技术人员显而易见。
图1-9示出了根据本发明一个实施例在制造半导体器件中的各个阶段的侧面剖视图。
图10-11示出了根据本发明另一实施例在制造半导体器件中的各个阶段的侧面剖视图。
图12示出了根据本发明另一实施例在制造半导体器件中的各个阶段的侧面剖视图。
除非另有说明，在不同的附图中使用相同的附图标记来表示相同的项目。该附图不一定按比例绘制。
具体实施方式
以下阐述了对本发明实施方式的详细描述。本描述意图说明本发明而不应该被认为是限制性的。
具有应力源结构的电流电极区域可以通过如下步骤来形成：外延生长不用电流电极掺杂剂掺杂(或者用相对很少的掺杂)的一层应力源材料，随后外延生长用电流电极掺杂剂原位掺杂的一层应力源材料。在一个实例中，这种层可以用于形成电流电极延伸区。
图1是晶片(wafer)101的侧面剖视图。晶片101包括半导体层103，其在实施例中被示出为块状半导体衬底层。在一个实施例中，层103由单晶硅制成，但是在其它实施例中可以由其它半导体材料(例如硅锗)制成(包括一层或多层不同的材料)。此外在其它实施例中，晶片101可以具有绝缘体上半导体(SOI)配置，其中层103位于绝缘体层(未示出)之上。此外，层103可以具有沟道阱掺杂(welldoping)(例如，硼、铟、磷、砷或者锑)。
在层103之上形成栅极电介质层107、栅电极105和栅极盖层(cap)111。栅极电介质层107可以通过层103的氧化来生长，或者可以是诸如金属氧化物层的淀积层(例如高K电介质层)。栅电极105可以由一层或多层栅极材料(例如，多晶硅、金属或其组合)制成。盖层111用来在随后的工艺期间保护栅电极105并且可以由任何合适的材料(例如氮化物)形成。在一个实施例中，栅电极105具有在500-1000埃的范围内的厚度，但是在其它实施例中可以具有其它厚度。在一个实施例中，电介质层107具有10-50埃的厚度，但是在其它实施例中可以具有其它厚度。
层107、栅电极105和盖层111由如下的多层材料形成，该多层材料位于整个层103之上并且随后被图形化以形成图1所示出的结构。
在图形化以形成栅电极105和盖层111之后，形成相对薄的隔离物109。在一个实施例中，隔离物109由淀积在晶片101之上并且随后被各向异性刻蚀的一层隔离物材料形成。在一个实施例中，淀积层具有在40-100埃的范围内的厚度，但是在其它实施例中可以具有其它厚度。在一个实施例中，隔离物109由硅氮化物形成，但是在其它实施例中，可以由其它电介质材料形成。
在所示出的实施例中，可以将低能量或浅注入的电流电极掺杂剂注入到层103中以在形成隔离物109之后形成区域108和110。在注入之后，可以对这些掺杂剂进行退火使得它们在栅电极105的边缘下方在层103中横向地移动。
图2示出了在凹口(recess)201和203在层103中在栅电极105侧面形成之后晶片101的剖面侧视图。在一个实施例中，通过例如各向异性地刻蚀层103持续预定的时间段来形成凹口201和203。在一个实施例中，用包括HBr和Cl2的干法刻蚀化学物质形成凹口201和203，但是在其它实施例中可以通过其它技术或者用其它刻蚀化学物质来刻蚀凹口201和203。在一个实施例中，凹口有1000埃深，但是在其它实施例中，其可以具有其它深度。
图3示出了分别在凹口201和203中在层103的露出部分上外延生长半导体应力源301和303之后的晶片101的剖面侧视图。“应力源”是在至少第一方向上具有不同于该材料的自然晶格常数的晶格常数的结构。
在一个实施例中，通过外延工艺(例如化学气相淀积)生长应力源301和303，其中在应力源301和303的平面方向(对图3而言为水平方向)上晶格的原子间距与层103的晶格的原子间距匹配。在一个实施例中，使应力源301和303生长到小于凹口201和203的深度的厚度(例如900埃)。
应力源301和303是如下的结构，该结构包括使应力源301和303的自然晶格常数(松弛状态(relaxed state)晶格常数)不同于层103的晶格常数的原子。当从层103外延生长应力源301和303时，这些应力源的原子间距与层103的间距对准从而在平面方向上在应力源301和303中产生应变。
在一个实施例中，应力源301和303由硅锗形成。在一个实施例中，锗的原子百分比在15-40％原子百分比的范围，但是在其它实施例中可以为其它百分比。在层103由硅形成的实施例中，应力源301和303中的锗使得那些应力源在平面方向上被压缩应变，因为它们的自然晶格常数在至少一个方向上大于那些应力源的实际原子间距。在应力源301和303中的该压缩应变用来在沟道区307中在空穴运动方向(例如电流方向305)上产生压缩应变。在沟道区307中的该压缩应变可以用来提高P沟道晶体管中的驱动电流。
在其它实施例中，在应力源301和303中可以包括其它类型的原子(例如，锡、铅)，以便为应力源提供比层103的晶格常数更大的自然晶格常数。在其它实施例中，应力源301和303可以由与层103相同的元素形成，其中元素的浓度大于或小于其在层103中的浓度。例如，如果层103由具有第一锗浓度的硅锗形成，则应力源301和303可以由具有更高锗浓度的硅锗形成，以便增大自然晶格常数从而超过层103的晶格常数。
在其它实施例中，沟道区307可以是N沟道晶体管的沟道区。在这样的实施例中，会期望在电流方向305中在沟道区307中产生拉伸应变。可以通过形成应力源301和303来产生这种拉伸应变，该应力源301和303被拉伸应变使得它们用来“拉开(pull apart)”沟道区307以在沟道区307中提供拉伸应变。
在一个实施例中，通过用自然晶格常数小于层103的晶格常数的材料形成应力源301和303，来将应力源301和303形成为具有拉伸应变。在层103由单晶硅形成的实施例中，应力源301和303可以由硅碳形成。在一个实施例中，在应力源301和303中的碳的原子百分比可以在0.5-2.5％范围内，但是在其它实施例中可以具有其它百分比。
在其它实施例中应力源301和303可以由其它材料形成。例如，在层103由硅锗形成的情况下，应力源301和303可以由硅形成。在这种情形下，硅的自然晶格常数将小于硅锗的自然晶格常数。
图4示出了在应力源301上形成应力源401且在应力源303上形成应力源403之后的晶片101的剖面侧视图。在一个实施例中，通过分别从应力源301和303外延生长应力源来形成应力源401和403，使得这些层具有与应力源301和303相同的原子间距。在一个实施例中，应力源401和403具有在50-200埃的范围内的厚度，但是在其它实施例中可以具有其它厚度。
应力源401和403具有其自然晶格常数不同于应力源301和303的晶格常数的材料。因此，根据应力源401和403对沟道区307产生的所期望的效果，应力源401和403处于压缩应变或者拉伸应变下。在层103由硅形成的实施例中，如果期望在沟道区307中有压缩应变，则应力源401和403可以包括硅锗。在其它实施例中，在层103由硅形成且期望在沟道区307中有拉伸应变的情况下应力源401和403可以包括硅碳。
在一个实施例中，应力源401和403具有与应力源301和303相同的材料，但是它们包括如下的掺杂分布，该掺杂分布具有用于期望类型晶体管(P沟道或者N沟道)的导电类型的原位电流电极掺杂剂的相对更高的浓度。在要形成P沟道晶体管的情况下，应力源401和403可以包括硼。在要形成N沟道晶体管的情况下，应力源401和403可以包括磷、砷和/或锑。
在一个实施例中，通过在执行外延生长工艺的淀积室中流入电流电极掺杂剂前体来形成应力源401和403。在一个实施例中，应力源301和303可以在形成应力源401和403的相同室中形成。在一个实施例中，在形成应力源301和303期间，通过将电流电极掺杂前体引入室中来形成应力源401和403。
硼掺杂剂前体的一个实例是B2H6。磷掺杂剂前体的一个实例是PH3。砷掺杂剂前体的一个实例是AsH3。
在一个实例中，通过化学气相淀积(CVD)工艺来形成硅锗和硼的原位掺杂应力源401和403，在该化学气相淀积工艺中在约40托范围内的压强下流入B2H6、SiH4和GeH4气体。在一个实例中，通过化学气相淀积(CVD)工艺来形成硅锗和磷的原位掺杂应力源401和403，在该化学气相淀积工艺中在约40托的压强下流入PH3、SiH4和GeH4气体。在其它实施例中可以通过其它技术并用其它材料来形成应力源401和403。
在掺杂剂是硼的一些实施例中，在应力源401和403中硼的原位掺杂浓度在1-5×1020(1-5e20)原子/cm3的范围之内。在掺杂剂是锑的一些实施例中，在应力源401和403中锑的原位掺杂浓度在5e19-2e20原子/cm3的范围之内。在掺杂剂是磷的一些实施例中，在应力源401和403中磷的掺杂浓度在1-5e20原子/cm3的范围之内。在掺杂剂是砷的一些实施例中，在应力源401和403中砷的掺杂浓度在1-5e20原子/cm3的范围之内。然而，其它实施例的应力源可以具有其它掺杂浓度水平。
在所示出的实施例中，应力源301和303的电流电极掺杂浓度在零到1×1016原子/cm3之间。然而在其它实施例中，应力源301和303可以具有更高浓度的电流电极掺杂剂，该浓度低于应力源401和403的电流电极掺杂浓度。在一些实施例中，应力源301和303可以用与应力源401和403的掺杂剂相反的导电类型的掺杂剂来进行掺杂。例如，如果应力源401和403用硼掺杂，则应力源301和303可以用磷、砷和/或锑掺杂。
图5示出了在侧壁隔离物501形成在层103以及应力源401和403的部分之上之后晶片101的剖面侧视图。在一个实施例中，通过在晶片101之上淀积一层隔离物材料(例如硅氮化物)并且随后各向异性刻蚀该层来形成隔离物501。在一个实施例中，该层隔离物材料具有在200-600埃的范围内的底部宽度，但是在其它实施例中可以具有其它尺寸。
图6示出了在晶片101中在栅电极105和隔离物501侧面形成凹口601和603之后晶片101的剖面侧视图。在所示出的实施例中，凹口601和603向下延伸以在应力源301和401以及应力源303和403的区域中分别去除了应力源301和401以及应力源303和403的一部分。然而，在其它实施例中，凹口的底部可以延伸得更深到达层103中或者它可能不延伸到与应力源301和303的底部一样深。在一个实施例中，通过用包括SF6的刻蚀化学物质各向同性干法刻蚀来形成凹口601和603。用各向同性的刻蚀，去除在隔离物501下面的应力源401、403、301和303的一些。在其它实施例中，可以通过其它类型刻蚀工艺来形成凹口601和603。
参考图7，电极结构701和703形成于凹口601和603中。在一个实施例中，通过在凹口中外延生长材料来形成结构701和703。在外延生长结构701和703的一些实施例中，这些结构可以表征为应力源，其中它们包括将具有与层103不同的自然晶格常数的材料。对于这种实施例，结构701和703帮助在沟道区307中提供应变。
在期望沟道区307中有压缩应变的实施例中，结构701和703可以是具有比层103更大的自然晶格常数的材料。这种实施例的一个实例是在其中层103由硅形成且结构701和703包括硅锗。
在期望沟道区307中有拉伸应变的实施例中，结构701和703可以是具有比层103更小的自然晶格常数的材料。这种实施例的一个实例是在其中层103由硅形成且结构701和703包括硅碳。另一实例是其中层103由硅锗形成且结构701和703包括硅。
在一个实例中，结构701和703具有与应力源401、403、301和303相同的锗或碳的原子百分比。然而在其它实施例中，结构701和703可以具有不同的原子百分比。
在一个实施例中，用电流电极掺杂剂(砷、磷或硼)对结构701和703进行原位掺杂。在掺杂剂是硼的实施例中，硼的掺杂分布在1-5e20原子/cm3范围之内。在掺杂剂是磷的实施例中，磷的掺杂分布在1-5e20原子/cm3范围之内。在掺杂剂是砷的实施例中，砷的掺杂分布在1-5e20原子/cm3范围之内。在其它实施例中结构701和703可以具有其它掺杂分布。
在其它实施例中，可以在没有原位电流电极掺杂剂的情况下形成结构701和703，并且随后例如通过离子注入来对结构701和703进行掺杂。
图8是在硅化物区801、803和805形成在晶片101上之后晶片101的侧视图。在一个实施例中，在形成硅化物区805之前，去除盖层111(例如用有选择性的干法刻蚀工艺)。该刻蚀还可以去除一些隔离物501。在一个实施例中，通过以下步骤来形成硅化物区801、803和805：在晶片101上淀积金属(例如镍)层，使该金属与露出的半导体材料反应，并且随后去除未反应的金属。
图9示出了在晶片101之上形成电介质层907之后晶片101的侧视图。层907可以包括多个材料叠层，例如SiN和SiO2。形成触点901、903和905(例如钨)以分别与硅化物区801、803和805电接触。在一个实施例中，触点901、903和905包括阻挡(barrier)层(未示出)。
在图9中的阶段之后可以对晶片101执行其它工艺。例如，可以在层907之上形成电互连和层间电介质。可以在互连层之上形成外部的电连接器(例如接合焊盘)和钝化层。可以将晶片101分割(singulate)(例如用晶片锯)为单独的集成电路(半导体管芯)。每个集成电路可以包括大量的晶体管，该晶体管与图9所示出的晶体管类似并且其中一些是N沟道晶体管而其它是P沟道晶体管。
在其它实施例中，可以对晶片101执行其它工艺。例如，可以执行退火工艺。
在所示出的实施例中，在图9中剩余的应力源401和403的部分用作图9的晶体管的电流电极延伸区。在所示出的实施例中，用应力源401和403形成电流电极延伸区可以使得应力源材料位于沟道区307附近，从而在沟道区307中施加应变以提高载流子迁移率。此外，用由电流电极掺杂剂原位掺杂的材料形成电流电极延伸区可以在沟道区307中提供增大的应变，这是因为电流电极延伸用应力源材料中的原位掺杂剂形成，而不是通过离子注入来形成。在一些实例中，将掺杂剂注入到应力源材料中并随后对那些掺杂剂进行后续退火可以减少应力源中的应变使得它在沟道区中施加更小的应变。
此外，在图1-9的实施例中，具有形成在原位掺杂应力源401和403下面的实质上无掺杂的应力源(例如301和303)(或具有较低掺杂浓度的应力源)可以有利地使得能够将应力源结构更接近沟道区地放置在栅电极105下面更深的区域处，而同时保持所期望导电类型的电流电极掺杂浓度更大的、相对较浅的电流电极延伸区(图9中的应力源401和403)。由于在电流电极延伸区(图9中的应力源401和403)之下使用无掺杂的(或低浓度掺杂)应力源301和303，可以为短沟道效应控制而保持浅的电流电极延伸分布而同时在沟道区307上施加应力。
图10和11示出了在根据另一实施例的其制造中的各个阶段期间晶片1101的局部剖面的侧视图。晶片1101与晶片101类似，其中盖层1111、栅电极1105、隔离物1109、电介质层1107、隔离物1501、区域1108和1110、应力源1301、1303、1401和1403以及层1103与晶片101的盖层111、栅电极105、隔离物109、区域108和110、电介质层107、隔离物501、应力源301、303、401和403以及层103类似。在一个实施例中，如上面通过图1-5的描述所阐述的，以与晶片101的对应结构类似的方式形成晶片1101的那些结构。
图10和11阐述了作为上面关于图6和7所述的实施例的可替代实施例，其中通过将电流电极掺杂剂离子1003离子注入到晶片1101的应力源1301、1303、1401和1403中来形成深的电流电极区域1121和1123(参见图11)。在图6和7的实施例中，通过刻蚀应力源301、303、401和403并且外延生长具有原位电流电极掺杂的结构701和703来形成深的电流电极区域。
在注入硼的一个实施例中，以约5KeV的能量和约5e15cm2的剂量来注入硼离子。在注入磷的一个实施例中，以约10KeV的能量和约6e15cm2的剂量来注入磷离子。在注入砷的一个实施例中，以约35KeV的能量和约4e15cm2的剂量来注入砷离子。
在所示出的实施例中，将离子1003注入到应力源1301和1303的底部水平位置(bottom level)之上的底部水平位置。然而，在其它实施例中可以将电流电极离子注入到其它水平位置。例如，可以在低于应力源1301和1303的最低水平位置的水平位置下注入离子。
在图11的阶段之后，可以对晶片1101进行后续的工艺(包括与关于图8和9所述的那些类似的工艺)。例如，可以将硅化物区形成为与电流电极区域1121和1123电接触。在硅化之前可以应用退火以激活注入的掺杂剂。
图12示出了根据另一实施例的在其制造中的一个阶段期间晶片2101的局部剖面的侧视图。晶片2101与晶片101类似，其中盖层2111、栅电极2105、隔离物2109、电介质层2107、隔离物2501、区域2108和2110、应力源2301、2303、2401和2403以及层2103与晶片101的盖层111、栅电极105、隔离物109、电介质层107、隔离物501、区域108和110、应力源301、303、401和403以及层103类似。在一个实施例中，如上面通过图1-5的描述阐述的，以与晶片101的对应结构类似的方式形成晶片1101的那些结构。
在图5中的阶段之后，在应力源2401和2403上分别形成凸起的电流电极区域2201和2203。在一个实施例中，通过外延生长工艺来形成区域2201和2203。在其它实施例中，可以通过非外延工艺来选择性地淀积区域2201和2203。在一个实施例中，区域2201和2203具有在100-600埃的范围内的厚度，但是在其它实施例中可以具有其它厚度。
在一个实施例中，在应力下(例如，用外延工艺)形成区域2201和2203，其中区域2201和2203的材料的平面晶格常数与它们的自然晶格常数不匹配。在这样的实施例中，区域2201和2203将具有与应力源2401和2403相同的平面晶格常数。
在其它实施例中，可以在松弛状态中形成区域2201和2203。
在一个实施例中，用原位形成的电流电极掺杂剂形成区域2201和2203。如果图12的晶体管是P沟道晶体管，则在区域2201和2203中原位形成硼。如果图12的晶体管是N沟道晶体管，则在区域2201和2203中原位形成砷或磷。在掺杂剂是硼的实施例中，硼的掺杂浓度在1-5e20原子/cm3范围之内。在掺杂剂是磷的实施例中，磷的掺杂浓度在1-5e20原子/cm3范围之内。在掺杂剂是砷的实施例中，砷的掺杂浓度在1-5e20原子/cm3范围之内。在其它实施例中区域2201和2203可以具有其它掺杂浓度水平。
在其它实施例中，可以用很少的电流电极掺杂或者不用电流电极掺杂来形成区域2201和2203。随后，可以通过离子注入来增加电流电极掺杂。
可以对晶片2101进行后续的工艺(包括与上面关于图8和9所述的工艺类似的工艺)。例如，可以将硅化物区形成为与电流电极区域2201和2203电接触。
在形成具有应力源材料并且用电流电极掺杂剂原位掺杂的源极区和漏极区的延伸时利用上述工艺。可以利用这种工艺来形成电流电极的其它原位掺杂的应力源区域。
术语“电流电极”可以用来指场效应晶体管的源极区或者漏极区。术语“控制电极”可以用来指场效应晶体管中的栅电极或栅极。虽然已经关于场效应晶体管描述了上面阐述的工艺，但是这些工艺可以用于其它类型晶体管。
在一个实施例中，一种方法包括：提供半导体层，在半导体层上形成晶体管的控制电极，去除控制电极侧面的半导体层的一部分而在控制电极的相对两侧上形成第一凹口和第二凹口，并且在第一凹口内形成第一应力源。第一应力源具有第一原位电流电极掺杂分布。该方法包括在第二凹口内形成第二应力源。第二应力源具有第一原位电流电极掺杂分布。该方法还包括在第一应力源上形成第三应力源。第三应力源具有第二原位电流电极掺杂分布，该第二原位电流电极掺杂分布具有比第一原位电流电极掺杂分布更高的第一导电类型电流电极掺杂浓度。该方法还包括在第二应力源上形成第四应力源。第四应力源具有第二原位电流电极掺杂分布。晶体管的第一电流电极和第二电流电极分别至少包括第三应力源和第四应力源的一部分。
在另一实施例中，一种方法包括：提供半导体层，在半导体层上形成晶体管的晶体管栅极，去除晶体管栅极侧面的半导体层的部分而形成第一凹口和第二凹口，并且在半导体层上在第一凹口内外延生长第一结构。第一结构具有第一原位电流电极掺杂分布。该方法还包括在半导体层上在第二凹口内外延生长第二结构。第二结构具有第一原位电流电极掺杂分布。该方法还包括在第一结构上外延生长第三结构。第三结构具有第二原位电流电极掺杂分布，该第二原位电流电极掺杂分布具有比第一掺杂分布更高的第一导电类型电流电极掺杂浓度。该方法还包括在第二结构上外延生长第四结构。第四结构具有第二原位电流电极掺杂分布。该方法还包括形成邻近晶体管栅极的侧壁隔离物，并且至少使用第三结构的一部分作为晶体管的源极的一部分且至少使用第四结构的一部分作为晶体管的漏极的一部分来完成晶体管的源极和晶体管的漏极的形成。
在另一实施例中，一种晶体管包括：半导体层、在半导体层上的晶体管的控制电极、以及在半导体层内在控制电极下面的晶体管的沟道。该晶体管包括在半导体层上并且邻近于沟道的第一侧的第一外延应力源。第一外延应力源具有第一原位电流电极掺杂分布。该晶体管包括在半导体层上并且邻近于与沟道的第一侧相对的沟道的第二侧的第二外延应力源。第二外延应力源具有第一原位电流电极掺杂分布。该晶体管包括在第一外延应力源上并且邻近于沟道的第一侧的第三外延应力源。第三外延应力源具有不同于第一原位电流电极掺杂分布的第二原位电流电极掺杂分布，该第二原位电流电极掺杂分布具有更大的第一导电类型原位电流电极掺杂浓度。该晶体管包括在第二外延应力源上并且邻近于沟道的第二侧的第四外延应力源。第四外延应力源具有第二原位电流电极掺杂分布。晶体管的第一电流电极和第二电流电极分别至少包括第三外延应力源和第四外延应力源的一部分。
虽然已经示出并且描述了本发明的具体的实施例，但是本领域技术人员应当会认识到，基于在这里的教导，可以在不脱离本发明以及其更宽的方面的情况下进行进一步的改变和修改，因此，所附权利要求在它们的范围内将包括在本发明的真实精神和范围内的所有这样的改变和修改。

Claims (23)

1.一种方法，包括如下步骤：
提供半导体层；
在该半导体层上形成晶体管的控制电极；
去除该控制电极侧面的该半导体层的一部分而在该控制电极的相对两侧上形成第一凹口和第二凹口；
在第一凹口内形成第一应力源，该第一应力源具有第一原位电流电极掺杂分布；
在第二凹口内形成第二应力源，该第二应力源具有第一原位电流电极掺杂分布；
在第一应力源上形成第三应力源，该第三应力源具有第二原位电流电极掺杂分布，该第二原位电流电极掺杂分布具有比第一原位电流电极掺杂分布更高的第一导电类型电流电极掺杂浓度；以及
在第二应力源上形成第四应力源，该第四应力源具有第二原位电流电极掺杂分布；
其中该晶体管的第一电流电极和第二电流电极分别至少包括第三应力源和第四应力源的一部分。
2.根据权利要求1所述的方法，其中：
形成第一应力源的步骤和形成第二应力源的步骤包括通过在该半导体层上外延生长半导体材料形成第一应力源和第二应力源；
形成第三应力源的步骤和形成第四应力源的步骤包括通过分别在第一应力源和第二应力源上外延生长原位电流电极掺杂的半导体材料来形成第三应力源和第四应力源。
3.根据权利要求2所述的方法，其中：
该晶体管是P沟道晶体管或N沟道晶体管之一；
该原位电流电极掺杂的半导体材料在该晶体管是P沟道晶体管时是用硼原位掺杂的，而在该晶体管是N沟道晶体管时是用磷、砷或锑构成的组中的至少一种原位掺杂的。
4.根据权利要求1所述的方法，其中：
该半导体层被表征为硅层；
该晶体管被表征为P沟道晶体管或N沟道晶体管；
在该晶体管被表征为P沟道晶体管的情况下，第一应力源、第二应力源、第三应力源和第四应力源包括硅锗；
在该晶体管被表征为N沟道晶体管的情况下，第一应力源、第二应力源、第三应力源和第四应力源包括硅碳。
5.根据权利要求1所述的方法，还包含：
邻近该控制电极并且在第三应力源的一部分和第四应力源的一部分上形成侧壁隔离物；
形成第三凹口和第四凹口，其中该形成第三凹口和第四凹口的步骤包括：
去除第三应力源和第四应力源的部分以露出第一应力源和第二应力源的一部分，其中所去除的部分包括不在侧壁隔离物下面的部分以露出第一应力源和第二应力源的一部分，其中去除所述部分的步骤至少留下在侧壁隔离物之下的第三应力源和第四应力源的一些部分；
去除第一应力源和第二应力源的部分；以及
形成该晶体管的第一电流电极的一部分和第二电流电极的一部分，其中形成第一电流电极的一部分和第二电流电极的一部分的步骤还包括在第三凹口内外延生长原位电流电极掺杂的应力源材料并且在第四凹口内外延生长原位电流电极掺杂的应力源材料。
6.根据权利要求1所述的方法，还包含：
邻近晶体管的控制电极并且在第三应力源和第四应力源中的每一个的第一部分上形成侧壁隔离物；以及
形成该晶体管的第一电流电极的一部分和第二电流电极的一部分，其中形成第一电流电极的一部分和第二电流电极的一部分的步骤还包括对位于该侧壁隔离物侧面的第三应力源和第四应力源中的每一个的第二部分进行离子注入。
7.根据权利要求1所述的方法，还包含：
邻近晶体管的控制电极并且在第三应力源和第四应力源中的每一个的第一部分上形成侧壁隔离物；以及
形成该晶体管的第一电流电极的一部分和第二电流电极的一部分，其中形成第一电流电极的一部分和第二电流电极的一部分的步骤还包括在邻近于该侧壁隔离物的第三应力源和第四应力源的露出部分之上形成抬高的原位电流电极掺杂的电流电极区域。
8.根据权利要求7所述的方法，其中形成抬高的原位电流电极掺杂的电流电极区域的步骤还包括通过外延生长在第三应力源和第四应力源的露出部分之上形成抬高的电流电极区域。
9.根据权利要求1所述的方法，其中第一电流电极掺杂分布具有的第一导电类型的原位电流电极掺杂剂的浓度约为1×1016原子/cm3或以下。
10.根据权利要求1所述的方法，其中：
第一电流电极包括延伸区；
第二电流电极包括延伸区；
第一电流电极的延伸区包括第三应力源的一部分；
第二电流电极的延伸区包括第四应力源的一部分。
11.一种方法，包括如下步骤：
提供半导体层；
在该半导体层上形成晶体管的晶体管栅极；
去除该晶体管栅极侧面的该半导体层的部分而形成第一凹口和第二凹口；
在该半导体层上在第一凹口内外延生长第一结构，该第一结构具有第一原位电流电极掺杂分布；
在该半导体层上在第二凹口内外延生长第二结构，该第二结构具有第一原位电流电极掺杂分布；
在第一结构上外延生长第三结构，该第三结构具有第二原位电流电极掺杂分布，该第二原位电流电极掺杂分布具有比第一原位电流电极掺杂分布更高的第一导电类型电流电极掺杂浓度；
在第二结构上外延生长第四结构，该第四结构具有第二原位电流电极掺杂分布；
邻近该晶体管栅极形成侧壁隔离物；以及
至少使用第三结构的一部分作为晶体管的源极的一部分且至少使用第四结构的一部分作为晶体管的漏极的一部分来完成晶体管的源极和晶体管的漏极的形成。
12.根据权利要求11所述的方法，其中第一原位电流电极掺杂分布具有的第一导电类型的原位电流电极掺杂剂的浓度约为1×1016原子/cm3或以下。
13.根据权利要求11所述的方法，其中第一原位电流电极掺杂分布具有比第二原位电流电极掺杂分布更高的第二导电类型电流电极掺杂浓度，第二导电类型与第一导电类型相反。
14.根据权利要求11所述的方法，其中完成晶体管的源极和晶体管的漏极的形成的步骤还包括：
去除第一结构的部分、第二结构的部分、第三结构的部分和第四结构的部分以形成晶体管栅极和侧壁隔离物侧面的第三凹口和第四凹口，其中第一结构的部分、第二结构的部分、第三结构的部分和第四结构的部分中的每个包括不位于该晶体管栅极之下的部分；
在第三凹口中外延生长第一原位电流电极掺杂的半导体结构，其中源极至少包括第一原位电流电极掺杂的半导体结构的一部分；以及
在第四凹口中外延生长第二原位电流电极掺杂的半导体结构，漏极至少包括第二原位电流电极掺杂的半导体结构的一部分。
15.根据权利要求11所述的方法，其中：
邻近该晶体管栅极形成侧壁隔离物的步骤包括在第三结构的一部分和第四结构的一部分上形成侧壁隔离物；
完成晶体管的源极和晶体管的漏极的形成的步骤进一步包括：
对位于侧壁隔离物和晶体管栅极外侧的第一结构、第二结构、第三结构和第四结构的部分进行离子注入，以形成深的源极区和深的漏极区。
16.根据权利要求11所述的方法，其中完成晶体管的源极和晶体管的漏极的形成的步骤进一步包括：
在第三结构上形成抬高的掺杂源极区并且在第四结构上形成抬高的漏极区。
17.根据权利要求11所述的方法，其中：
第一半导体层在平面方向上具有第一晶格常数；
其中第一结构的自然晶格常数、第二结构的自然晶格常数、第三结构的自然晶格常数和第四结构的自然晶格常数中的每一个都与第一晶格常数不同。
18.根据权利要求11所述的方法，其中：
晶体管的源极包括延伸区，该延伸区包括位于侧壁隔离物之下的第三结构的一部分；
晶体管的漏极包括延伸区，该延伸区包括位于侧壁隔离物之下的第四结构的一部分。
19.一种晶体管，包括：
半导体层；
在该半导体层上的晶体管的控制电极，在该半导体层内在该控制电极下面的晶体管的沟道；
第一外延应力源，其在该半导体层上并且邻近于该沟道的第一侧，该第一外延应力源具有第一原位电流电极掺杂分布；
第二外延应力源，其在该半导体层上并且邻近于与该沟道的第一侧相对的该沟道的第二侧，该第二外延应力源具有第一原位电流电极掺杂分布；
第三外延应力源，其在第一外延应力源上并且邻近于该沟道的第一侧，该第三外延应力源具有不同于第一原位电流电极掺杂分布的第二原位电流电极掺杂分布，该第二原位电流电极掺杂分布具有更高的第一导电类型原位电流电极掺杂浓度；
第四外延应力源，其在第二外延应力源上并且邻近于该沟道的第二侧，该第四外延应力源具有第二原位电流电极掺杂分布；
其中该晶体管的第一电流电极和第二电流电极分别至少包括第三外延应力源和第四外延应力源的一部分。
20.根据权利要求19所述的晶体管，还包括：
第一深电流电极区域，侧面邻近于与沟道相对的第三外延应力源和第一外延应力源二者；以及
第二深电流电极区域，侧面邻近于与沟道相对的第四外延应力源和第二外延应力源二者。
21.根据权利要求19所述的晶体管，还包括：
在第三外延应力源的一部分上的第一抬高的电流电极区域；以及
在第四外延应力源的一部分上的第二抬高的电流电极区域。
22.根据权利要求19所述的晶体管，其中第一电流电极掺杂分布具有的第一导电类型的原位电流电极掺杂剂的浓度约为1×1016原子/cm3或以下。
23.根据权利要求19所述的晶体管，其中：
第一电流电极包括位于侧壁隔离物之下且邻近控制电极的第一延伸区，该第一延伸区至少包括第三外延应力源的一部分；
第二电流电极包括位于侧壁隔离物之下的第二延伸区，第二电流电极至少包括第四外延应力源的一部分。
CN2008800245660A 2007-07-18 2008-06-12 具有不同掺杂的有应变的电流电极区域的晶体管 Expired - Fee Related CN101743621B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/779,318 2007-07-18
US11/779,318 US7687337B2 (en) 2007-07-18 2007-07-18 Transistor with differently doped strained current electrode region
PCT/US2008/066669 WO2009011997A1 (en) 2007-07-18 2008-06-12 Transistor with differently doped strained current electrode region

Publications (2)

Publication Number Publication Date
CN101743621A true CN101743621A (zh) 2010-06-16
CN101743621B CN101743621B (zh) 2011-12-14

Family

ID=40259977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800245660A Expired - Fee Related CN101743621B (zh) 2007-07-18 2008-06-12 具有不同掺杂的有应变的电流电极区域的晶体管

Country Status (5)

Country Link
US (1) US7687337B2 (zh)
EP (1) EP2171749A4 (zh)
CN (1) CN101743621B (zh)
TW (1) TW200908159A (zh)
WO (1) WO2009011997A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201108A (zh) * 2014-08-27 2014-12-10 上海集成电路研发中心有限公司 SiGe源/漏区的制造方法
CN106960838A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 静电保护器件及其形成方法
CN107039498A (zh) * 2016-02-04 2017-08-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107045986A (zh) * 2016-02-01 2017-08-15 格罗方德半导体公司 在FinFET器件上形成应变沟道区的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838887B2 (en) * 2008-04-30 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain carbon implant and RTA anneal, pre-SiGe deposition
WO2010086154A1 (en) * 2009-01-30 2010-08-05 5Advanced Micro Devices, Inc In situ formed drain and source regions including a strain inducing alloy and a graded dopant profile
DE102009006884B4 (de) 2009-01-30 2011-06-30 Advanced Micro Devices, Inc., Calif. Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
US8178430B2 (en) * 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
US8623728B2 (en) * 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8278164B2 (en) 2010-02-04 2012-10-02 International Business Machines Corporation Semiconductor structures and methods of manufacturing the same
DE102010064282B4 (de) * 2010-12-28 2012-09-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Transistor mit eingebetteten sigma-förmigen sequenziell hergestellten Halbleiterlegierungen
KR102241974B1 (ko) * 2014-09-23 2021-04-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10600914B2 (en) * 2018-01-12 2020-03-24 Globalfoundries Inc. Isolation pillar first gate structures and methods of forming same
JP7150524B2 (ja) * 2018-08-24 2022-10-11 キオクシア株式会社 半導体装置
US11239363B2 (en) 2019-01-08 2022-02-01 Samsung Electronics Co., Ltd. Semiconductor devices
US11031502B2 (en) 2019-01-08 2021-06-08 Samsung Electronics Co., Ltd. Semiconductor devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0481559A3 (en) 1990-10-18 1992-06-03 N.V. Philips' Gloeilampenfabrieken A method of fabricating a field-effect transistor
JPH0774349A (ja) 1993-09-01 1995-03-17 Ricoh Co Ltd Ｌｌｄ構造のｍｏｓ−ｆｅｔ
JPH1050988A (ja) 1996-07-31 1998-02-20 Sharp Corp 絶縁ゲート型電界効果トランジスタ及びその製造方法
US6071783A (en) * 1998-08-13 2000-06-06 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
US6274894B1 (en) * 1999-08-17 2001-08-14 Advanced Micro Devices, Inc. Low-bandgap source and drain formation for short-channel MOS transistors
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6605498B1 (en) * 2002-03-29 2003-08-12 Intel Corporation Semiconductor transistor having a backfilled channel material
US7172933B2 (en) * 2004-06-10 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed polysilicon gate structure for a strained silicon MOSFET device
US7195983B2 (en) * 2004-08-31 2007-03-27 Freescale Semiconductor, Inc. Programming, erasing, and reading structure for an NVM cell
JP4369359B2 (ja) * 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
WO2006083546A2 (en) * 2005-01-31 2006-08-10 Advanced Micro Devices, Inc. In situ formed halo region in a transistor device
US7226820B2 (en) * 2005-04-07 2007-06-05 Freescale Semiconductor, Inc. Transistor fabrication using double etch/refill process
JP4630728B2 (ja) * 2005-05-26 2011-02-09 株式会社東芝 半導体装置及びその製造方法
JP5091403B2 (ja) * 2005-12-15 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8017487B2 (en) * 2006-04-05 2011-09-13 Globalfoundries Singapore Pte. Ltd. Method to control source/drain stressor profiles for stress engineering
JP4345774B2 (ja) * 2006-04-26 2009-10-14 ソニー株式会社 半導体装置の製造方法
US7544997B2 (en) * 2007-02-16 2009-06-09 Freescale Semiconductor, Inc. Multi-layer source/drain stressor
JP5380794B2 (ja) * 2007-06-22 2014-01-08 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体層の形成方法
JP2009099702A (ja) * 2007-10-16 2009-05-07 Toshiba Corp 半導体装置及びその製造方法
US7781799B2 (en) * 2007-10-24 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain strained layers

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201108A (zh) * 2014-08-27 2014-12-10 上海集成电路研发中心有限公司 SiGe源/漏区的制造方法
CN104201108B (zh) * 2014-08-27 2017-11-07 上海集成电路研发中心有限公司 SiGe源/漏区的制造方法
CN106960838A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 静电保护器件及其形成方法
CN106960838B (zh) * 2016-01-11 2019-07-02 中芯国际集成电路制造(上海)有限公司 静电保护器件及其形成方法
CN107045986A (zh) * 2016-02-01 2017-08-15 格罗方德半导体公司 在FinFET器件上形成应变沟道区的方法
CN107045986B (zh) * 2016-02-01 2020-09-22 格罗方德半导体公司 在FinFET器件上形成应变沟道区的方法
CN107039498A (zh) * 2016-02-04 2017-08-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20090020783A1 (en) 2009-01-22
EP2171749A4 (en) 2011-11-16
CN101743621B (zh) 2011-12-14
EP2171749A1 (en) 2010-04-07
TW200908159A (en) 2009-02-16
WO2009011997A1 (en) 2009-01-22
US7687337B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
CN101743621B (zh) 具有不同掺杂的有应变的电流电极区域的晶体管
US7413957B2 (en) Methods for forming a transistor
CN1805144B (zh) 半导体集成电路及其制造工艺
CN205452292U (zh) 隧穿场效应晶体管
US8299453B2 (en) CMOS transistors with silicon germanium channel and dual embedded stressors
US7060579B2 (en) Increased drive current by isotropic recess etch
CN205282482U (zh) 集成电路晶体管器件和集成电路
CN101281926B (zh) 半导体结构
CN102931222B (zh) 半导体器件及其制造方法
US8847282B2 (en) Semiconductor device and fabrication method
KR101522792B1 (ko) 리세싱된 상부 표면을 갖는 소스 및 드레인 스트레서
CN102656672A (zh) 具有自对准外延源和漏的多栅半导体器件
KR20150020056A (ko) Ｍｏｓ 디바이스에 매립된 게르마늄 배리어
US20110027954A1 (en) Method to improve transistor tox using si recessing with no additional masking steps
CN101171681A (zh) 活性碳的选择性外延工艺
CN110047754A (zh) 半导体器件及其制造方法
CN100561689C (zh) 用于形成晶体管的方法
CN103839822B (zh) 鳍式场效应晶体管及其形成方法
US6818938B1 (en) MOS transistor and method of forming the transistor with a channel region in a layer of composite material
US20090152670A1 (en) Semiconductor device and method of fabricating the same
KR101673920B1 (ko) 반도체 장치의 제조 방법
WO2011052108A1 (ja) 半導体装置及びその製造方法
KR20120087069A (ko) 캡슐화된 스트레스 영역들을 갖는 반도체 디바이스 및 이와 관련된 제조방법
CN115458603A (zh) 半导体器件结构及其制备方法
KR20120007162A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

Termination date: 20170612