CN111048510A - 一种FinFET源漏外延三层结构及其形成方法 - Google Patents

一种FinFET源漏外延三层结构及其形成方法 Download PDF

Info

Publication number
CN111048510A
CN111048510A CN201911352504.9A CN201911352504A CN111048510A CN 111048510 A CN111048510 A CN 111048510A CN 201911352504 A CN201911352504 A CN 201911352504A CN 111048510 A CN111048510 A CN 111048510A
Authority
CN
China
Prior art keywords
doped
layer
sige
tri
drain epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911352504.9A
Other languages
English (en)
Inventor
雷海波
田明
宋洋
廖端泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201911352504.9A priority Critical patent/CN111048510A/zh
Publication of CN111048510A publication Critical patent/CN111048510A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种FinFET源漏外延三层结构及其形成方法，在PMOS区的源、漏上外延生长掺杂B的SiGe的轻掺杂结构；在SiGe的轻掺杂结构上外延生长含碳薄掺杂层；在含碳薄掺杂层上外延生长掺杂B的SiGe的重掺杂结构；在PMOS区的源、漏上外延生长掺杂P的Si轻掺杂结构；在掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层；在碳薄掺杂层上外延生长掺杂P的Si重掺杂结构。本发明在两层之间引入含碳薄掺杂层，利用碳抑制掺杂物扩散的特性，增强外延在高温退火过程掺杂梯度的稳定性，从而提高器件稳定性。

Description

一种FinFET源漏外延三层结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种FinFET源漏外延三层结构及其形成方法。
背景技术
随着半导体制程技术的发展，栅极宽度不断缩小，传统平面CMOS器件已经不能满足器件的需求，譬如对于短沟道效应的控制。对于sub-20nm的技术节点，鳍式场效应晶体管(FinFET)结构具有更好的电学性能。由于鳍式场效应晶体管的沟道被3D的栅极所环绕，漏极电力线终止于栅极而无法达源极。因此，沟道中的电势完全由栅极所控制，这是鳍式场效应晶体管具有良好的短沟道效应控制的原因。
嵌入式SiGe源漏技术是28nm及以下技术提高PMOS器件性能的必备技术。它是通过在沟道中产生单轴压应力来增加PMOS的空穴迁移率，从而提高晶体管的电流驱动能力。其原理是通过在器件的源、漏区选择性地外延生长SiGe层，由于Ge和Si晶格失配为4.1％，在垂直沟道方向Si晶格受到拉伸产生张应力，沿沟道方向Si晶格受到压缩产生压应力，以提高载流子的迁移率，实现饱和电流(Idsat)的增加。
如图1和图2所示，图1显示为现有技术中的FinFET源漏外延三维结构示意图；图2显示为现有技术中的FinFET双重结构的剖面示意图。高Ge浓度的SiGe外延主要有以下几个难点：1)由于在高温下Si的生长速度远高于Ge，因此必须采用低温外延工艺，并且Ge浓度越大，外延温度越低。但是，温度太低时SiGe的生长速率会降低，因此外延生长的温度需要精细调控。2)高Ge浓度的SiGe临界厚度降低，对于具有一定深度的源漏，SiGe薄膜容易产生位错等缺陷，使应力驰豫。目前采用种子层seed layer+体层bulk layer的结构，降低高Ge浓度的SiGe的厚度。3)SiGe中原位的B掺杂能有效降低源漏端的电阻率，减小器件功耗，但是当B掺杂浓度过高时容易使SiGe薄膜三维生长，导致表面粗化和缺陷产生，也会导致应力驰豫。需要选取适中的B掺杂浓度。
目前，14nm FinFET工艺中PMOS区采用外延生长SiGe对沟道产生压应力，同时NMOS区外延生长Si:P或SiC:P对沟道产生拉应力，从而提升载流子迁移率。源漏区通过原位掺杂的方式掺杂B/P,从而提升器件性能。但是现有FinFET外延结构，如图3和图4所示，基于器件的考虑为轻掺杂/重掺杂双层结构，潜在问题为在高温退火处理过程重掺杂层B/P等掺杂物往轻掺杂层扩散，引发器件稳定性下降。
因此，需要提出一种新的结构及其形成方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种FinFET源漏外延三层结构及其形成方法，用于解决现有技术中高温退火处理过程重掺杂层B和P等掺杂物往轻掺杂层扩散，引发器件稳定性下降的问题。
为实现上述目的及其他相关目的，本发明提供一种FinFET源漏外延三层结构，至少包括：
PMOS区、位于所述PMOS区源、漏上的掺杂B的SiGe轻掺杂结构；位于所述SiGe轻掺杂结构上的含碳薄掺杂层；位于所述含碳薄掺杂层上的掺杂B的SiGe重掺杂结构；所述SiGe轻掺杂结构中的B的浓度低于所述SiGe重掺杂结构中B的浓度；所述SiGe轻掺杂结构中的Ge的浓度低于所述SiGe重掺杂结构中的Ge的浓度；
NMOS区、位于所述NMOS区源、漏上的掺杂P的Si轻掺杂结构，位于所述Si轻掺杂结构上的含碳薄掺杂层；位于所述含碳薄掺杂层上的掺杂P的Si重掺杂结构；所述Si轻掺杂结构中的P的浓度低于所述Si重掺杂结构中P的浓度。
优选地，所述FinFET源漏外延三层结构还包括：分别位于所述SiGe重掺杂结构和所述Si重掺杂结构上的盖帽层，所述盖帽层的材料为Si。
优选地，所述SiGe轻掺杂结构中的B的浓度为1E17～1E20atoms/cm3。
优选地，所述SiGe轻掺杂结构中的Ge的浓度百分比为0～25％。
优选地，所述SiGe重掺杂结构中的B的浓度为1E21～1E22atoms/cm3。
优选地，所述SiGe重掺杂结构中的Ge的浓度百分比为25～45％。
优选地，所述Si轻掺杂结构中P的浓度为1E17～1E20atoms/cm3。
优选地，所述Si重掺杂结构中P的浓度为1E21～1E22atoms/cm3。
本发明还提供所述FinFET源漏外延三层结构的形成方法，该方法至少包括以下步骤：
步骤一、在PMOS区的源、漏上外延生长掺杂B的SiGe的轻掺杂结构；
步骤二、在所述SiGe的轻掺杂结构上外延生长含碳薄掺杂层；
步骤三、在所述含碳薄掺杂层上外延生长掺杂B的SiGe的重掺杂结构；
步骤四、在PMOS区的源、漏上外延生长掺杂P的Si轻掺杂结构；
步骤五、在所述掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层；
步骤六、在所述碳薄掺杂层上外延生长掺杂P的Si重掺杂结构。
优选地，在进行步骤一前对晶圆表面用HF进行预清洗，并在H2氛围下进行烘烤。
优选地，步骤一外延生长所述掺杂B的SiGe的轻掺杂结构的反应物包括SiCl2H2、Si3H8、GeH4、HCl、H2、B2H6。
优选地，步骤一中外延生长所述掺杂B的SiGe的轻掺杂结构的反应温度为200-1200℃。
优选地，步骤一是在压强为1.33E2～1.01E5Pa的条件下外延生长所述掺杂B的SiGe的轻掺杂结构。
优选地，步骤二中在所述SiGe的轻掺杂结构上外延生长所述含碳薄掺杂层的反应物包括SiCl2H2、Si3H8、CH4、GeH4、HCl、H2。
优选地，步骤二中在所述SiGe的轻掺杂结构上外延生长所述含碳薄掺杂层的反应温度200-1200℃。
优选地，步骤二中是在压强为1.33E2～1.01E5Pa的条件下外延生长所述含碳薄掺杂层。
优选地，步骤三中在所述含碳薄掺杂层上外延生长所述掺杂B的SiGe的重掺杂结构的反应物包括SiCl2H2、Si3H8、GeH4、HCl、H2、B2H6。
优选地，步骤三中在所述含碳薄掺杂层上外延生长所述掺杂B的SiGe的重掺杂结构的反应温度为200-1200℃。
优选地，步骤三中是在压强为1.33E2～1.01E5Pa的条件下外延生长所述掺杂B的SiGe的重掺杂结构。
优选地，进行步骤三后在所述SiGe的重掺杂结构上外延生长盖帽层。
优选地，在进行步骤四前对晶圆表面用HF进行预清洗，并在H2氛围下进行烘烤。
优选地，步骤四在PMOS区的源、漏上外延生长掺杂P所述Si轻掺杂结构的反应物包括：SiCl2H2、Si3H8、PH3、CH4。
优选地，步骤四在PMOS区的源、漏上外延生长掺杂P所述Si轻掺杂结构的反应温度为200-1200℃。
优选地，步骤四在压强为1.33E2～1.01E5Pa的条件下外延生长所述掺杂P的Si轻掺杂结构。
优选地，步骤五中在所述掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层的反应物包括：SiCl2H2、Si3H8、CH4。
优选地，步骤五中在所述掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层的反应温度为200-1200℃。
优选地，步骤五中在压强为1.33E2～1.01E5Pa的条件下在所述掺杂P的Si轻掺杂结构上外延生长所述含碳薄掺杂层。
优选地，步骤六在所述碳薄掺杂层上外延生长掺杂P的Si重掺杂结构的反应物包括：SiCl2H2、Si3H8、PH3、CH4。
优选地，步骤六中在所述碳薄掺杂层上外延生长掺杂P的Si重掺杂结构的反应温度为200-1200℃。
优选地，步骤六中在压强为1.33E2～1.01E5Pa的条件下在所述碳薄掺杂层上外延生长所述掺杂P的Si重掺杂结构。
优选地，进行步骤六后在所述SiGe的重掺杂结构上外延生长盖帽层。
如上所述，本发明的FinFET源漏外延三层结构及其形成方法，具有以下有益效果：本发明在两层之间引入含碳薄掺杂层，利用碳抑制掺杂物扩散的特性，增强外延在高温退火过程掺杂梯度的稳定性，从而提高器件稳定性。
附图说明
图1显示为现有技术中的FinFET源漏外延三维结构示意图；
图2显示为现有技术中的FinFET双重结构的剖面示意图；
图3显示为现有技术中的FinFET双重结构高温退火处理前掺杂区掺杂区分布示意图；
图4显示为现有技术中FinFET双重结构高温退火处理后掺杂区掺杂物分布示意图；
图5显示为本发明的FinFET源漏外延三层结构的形成方法流程示意图；
图6显示为本发明的FinFET源漏外延三层结构示意图；
图7显示为本发明的FinFET源漏外延三层结构高温退火处理前掺杂区掺杂物分布示意图；
图8显示为本发明的FinFET源漏外延三层结构高温退火处理后掺杂区掺杂物分布示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图5至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种FinFET源漏外延三层结构，如图6所示，图6显示为本发明的FinFET源漏外延三层结构示意图该结构至少包括：PMOS区、位于所述PMOS区源、漏上的掺杂B的SiGe轻掺杂结构(SiGe：B)，即SiGe种子层(seed layer)；该SiGe轻掺杂结构为Ge低浓度的SiGe，并掺杂低浓度B，本发明进一步地，所述SiGe轻掺杂结构中的B的浓度为1E17～1E20atoms/cm3。再进一步地，所述SiGe轻掺杂结构中的Ge的浓度百分比为0～25％。
如图6所示，本发明的FinFET源漏外延三层结构还包括：位于所述SiGe轻掺杂结构上的含碳薄掺杂层；以及位于所述含碳薄掺杂层上的掺杂B的SiGe重掺杂结构；该SiGe重掺杂结构为高浓度的Ge的SiGe重掺杂结构，并掺杂高浓度B。本发明进一步地，所述SiGe重掺杂结构中的B的浓度为1E21～1E22atoms/cm3。再进一步地，所述SiGe重掺杂结构中的Ge的浓度百分比为25～45％。
本发明优选地，所述PMOS区源、漏上的所述SiGe轻掺杂结构中的B的浓度低于所述SiGe重掺杂结构中B的浓度；所述SiGe轻掺杂结构中的Ge的浓度低于所述SiGe重掺杂结构中的Ge的浓度；本发明进一步地，还包括位于所述SiGe重掺杂结构上的盖帽层，所述盖帽层的材料为Si。
本发明的FinFET源漏外延三层结构还包括：NMOS区、位于所述NMOS区源、漏上的掺杂P的Si轻掺杂结构(Si：P)，以及位于所述Si轻掺杂结构上的含碳薄掺杂层；位于所述含碳薄掺杂层上的掺杂P的Si重掺杂结构(Si：P)；本发明中所述Si轻掺杂结构为低浓度P的掺杂结构，所述Si重掺杂结构为高浓度P的掺杂结构。
所述Si轻掺杂结构中的P的浓度低于所述Si重掺杂结构中P的浓度。其中所述Si轻掺杂结构中P的浓度为1E17～1E20atoms/cm3；所述Si重掺杂结构中P的浓度为1E21～1E22atoms/cm3，本发明进一步地，还包括位于所述Si重掺杂结构上的盖帽层，所述盖帽层的材料为Si。
参阅图6，图6并没有区别PMOS区和NMOS区，只是示意性地给出位于有源区上的轻掺杂结构1、位于轻掺杂结构1上的含碳薄掺杂层2，以及位于含碳薄掺杂层2上的重掺杂结构。
本发明还提供所述FinFET源漏外延三层结构的形成方法，如图5所示，图5显示为本发明的FinFET源漏外延三层结构的形成方法流程示意图。该方法包括以下步骤：
步骤一、在PMOS区的源、漏上外延生长掺杂B的SiGe的轻掺杂结构；本发明进一步地，在进行步骤一前对晶圆表面用HF进行预清洗，并在H2氛围下进行烘烤，以去除表面氧化物等杂质。接着在所述PMOS区的源、漏上采用外延生长的方式生长所述SiGe的轻掺杂结构，即SiGe种子层(seed layer)，该SiGe(SiGe：B)的轻掺杂结构中掺杂了低浓度B，本实施例中，所述SiGe轻掺杂结构中的B的浓度为1E17～1E20atoms/cm3。再进一步地，所述SiGe轻掺杂结构中的Ge的浓度百分比为0～25％。
本发明再进一步地，步骤一外延生长所述掺杂B的SiGe的轻掺杂结构的反应物包括SiCl2H2、Si3H8、GeH4、HCl、H2、B2H6。在其他实施例中步骤一外延生长所述掺杂B的SiGe的轻掺杂结构的反应物也可以包括SiCl2H2、Si3H8中的一种，并包含GeH4以及HCl、H2中的一种，并且同时包含B2H6。
本发明更进一步地，步骤一中外延生长所述掺杂B的SiGe的轻掺杂结构的反应温度为200-1200℃。本实施例中步骤一是在压强为1.33E2～1.01E5Pa的条件下外延生长所述掺杂B的SiGe的轻掺杂结构。
步骤二、在所述SiGe的轻掺杂结构上外延生长含碳薄掺杂层；步骤二中在所述SiGe的轻掺杂结构上外延生长所述含碳薄掺杂层的反应物包括SiCl2H2、Si3H8、CH4、GeH4、HCl、H2。在其他实施例中，步骤二中的所述反应物也可以包括SiCl2H2、Si3H8中的一种，并包含CH4、GeH4以及HCl、H2中的一种。
本发明进一步地，步骤二中在所述SiGe的轻掺杂结构上外延生长所述含碳薄掺杂层的反应温度200-1200℃。再进一步地，步骤二中是在压强为1.33E2～1.01E5Pa的条件下外延生长所述含碳薄掺杂层。
步骤三、在所述含碳薄掺杂层上外延生长掺杂B的SiGe的重掺杂结构，即该SiGe的重掺杂结构为高浓度Ge的SiGe，并掺杂高浓度B，本发明进一步地，所述SiGe重掺杂结构中的B的浓度为1E21～1E22atoms/cm3。再进一步地，所述SiGe重掺杂结构中的Ge的浓度百分比为25～45％。步骤三中在所述含碳薄掺杂层上外延生长所述掺杂B的SiGe的重掺杂结构的反应物包括SiCl2H2、Si3H8、GeH4、HCl、H2、B2H6。在其他实施例中所述反应物也可以包含SiCl2H2、Si3H8中的一种以及GeH4、B2H6，并且包含HCl、H2中的一种。
本发明进一步地，步骤三中在所述含碳薄掺杂层上外延生长所述掺杂B的SiGe的重掺杂结构的反应温度为200-1200℃。再进一步地，步骤三中是在压强为1.33E2～1.01E5Pa的条件下外延生长所述掺杂B的SiGe的重掺杂结构。
本发明优选地，进行步骤三后在所述SiGe的重掺杂结构上采用外延生长的方法生长盖帽层。
步骤四、在PMOS区的源、漏上外延生长掺杂P的Si轻掺杂结构；在进行步骤四前对晶圆表面用HF进行预清洗，并在H2氛围下进行烘烤，以去除表面氧化物等杂质。步骤四的所述Si轻掺杂结构为掺杂了低浓度P的Si轻掺杂结构，本发明进一步地，其中所述Si轻掺杂结构中P的浓度为1E17～1E20atoms/cm3。
步骤四在PMOS区的源、漏上外延生长掺杂P所述Si轻掺杂结构的反应物包括：SiCl2H2、Si3H8、PH3、CH4。在其他实施例中，所述反应物也可以包含SiCl2H2、Si3H8中的一种，以及包含PH3和CH4。
本发明进一步地，步骤四在PMOS区的源、漏上外延生长掺杂P所述Si轻掺杂结构的反应温度为200-1200℃。再进一步地，步骤四在压强为1.33E2～1.01E5Pa的条件下外延生长所述掺杂P的Si轻掺杂结构。
步骤五、在所述掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层；步骤五中在所述掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层的反应物包括：SiCl2H2、Si3H8、CH4。在其他实施例中，该步骤中的所述反应物也可以包含SiCl2H2、Si3H8中的一种以及CH4。
本发明进一步地，步骤五中在所述掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层的反应温度为200-1200℃。再进一步地，步骤五中在压强为1.33E2～1.01E5Pa的条件下在所述掺杂P的Si轻掺杂结构上外延生长所述含碳薄掺杂层。
步骤六、在所述碳薄掺杂层上外延生长掺杂P的Si重掺杂结构。Si重掺杂结构中的P为高浓度掺杂。本实施例中，所述Si重掺杂结构中P的浓度为1E21～1E22atoms/cm3。
所述步骤六在所述碳薄掺杂层上外延生长掺杂P的Si重掺杂结构的反应物包括：SiCl2H2、Si3H8、PH3、CH4。在其他实施例中，该步骤中的所述反应物也可以包含SiCl2H2、Si3H8中的一种以及PH3、CH4。本发明进一步地，步骤六中在所述碳薄掺杂层上外延生长掺杂P的Si重掺杂结构的反应温度为200-1200℃。再进一步地，步骤六中在压强为1.33E2～1.01E5Pa的条件下在所述碳薄掺杂层上外延生长所述掺杂P的Si重掺杂结构。
本实施例在进行步骤六后在所述SiGe的重掺杂结构上采用外延生长法生长盖帽层。
如图7和图8所示，图7显示为本发明的FinFET源漏外延三层结构高温退火处理前掺杂区掺杂物分布示意图，图8显示为本发明的FinFET源漏外延三层结构高温退火处理后掺杂区掺杂物分布示意图。从图7、图8可知，含碳薄掺杂层会抑制重掺杂区掺杂物向轻掺杂区扩散，采用本发明的所述FinFET源漏外延三层结构及其形成方法可以有效增强传统双重结构在高温退火过程中掺杂梯度的稳定性，从而提高器件的稳定性。
综上所述，本发明在两层之间引入含碳薄掺杂层，利用碳抑制掺杂物扩散的特性，增强外延在高温退火过程掺杂梯度的稳定性，从而提高器件稳定性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (31)

1.一种FinFET源漏外延三层结构，其特征在于，至少包括：
PMOS区、位于所述PMOS区源、漏上的掺杂B的SiGe轻掺杂结构；位于所述SiGe轻掺杂结构上的含碳薄掺杂层；位于所述含碳薄掺杂层上的掺杂B的SiGe重掺杂结构；
所述SiGe轻掺杂结构中的B的浓度低于所述SiGe重掺杂结构中B的浓度；所述SiGe轻掺杂结构中的Ge的浓度低于所述SiGe重掺杂结构中的Ge的浓度；
NMOS区、位于所述NMOS区源、漏上的掺杂P的Si轻掺杂结构，位于所述Si轻掺杂结构上的含碳薄掺杂层；位于所述含碳薄掺杂层上的掺杂P的Si重掺杂结构；所述Si轻掺杂结构中的P的浓度低于所述Si重掺杂结构中P的浓度。
2.根据权利要求1所述的FinFET源漏外延三层结构，其特征在于：所述FinFET源漏外延三层结构还包括：分别位于所述SiGe重掺杂结构和所述Si重掺杂结构上的盖帽层，所述盖帽层的材料为Si。
3.根据权利要求1所述的FinFET源漏外延三层结构，其特征在于：所述SiGe轻掺杂结构中的B的浓度为1E17～1E20atoms/cm3。
4.根据权利要求1所述的FinFET源漏外延三层结构，其特征在于：所述SiGe轻掺杂结构中的Ge的浓度百分比为0～25％。
5.根据权利要求1所述的FinFET源漏外延三层结构，其特征在于：所述SiGe重掺杂结构中的B的浓度为1E21～1E22atoms/cm3。
6.根据权利要求1所述的FinFET源漏外延三层结构，其特征在于：所述SiGe重掺杂结构中的Ge的浓度百分比为25～45％。
7.根据权利要求1所述的FinFET源漏外延三层结构，其特征在于：所述Si轻掺杂结构中P的浓度为1E17～1E20atoms/cm3。
8.根据权利要求1所述的FinFET源漏外延三层结构，其特征在于：所述Si重掺杂结构中P的浓度为1E21～1E22atoms/cm3。
9.根据权利要求1至8中任意一项所述的FinFET源漏外延三层结构的形成方法，其特征在于，该方法至少包括以下步骤：
步骤一、在PMOS区的源、漏上外延生长掺杂B的SiGe的轻掺杂结构；
步骤二、在所述SiGe的轻掺杂结构上外延生长含碳薄掺杂层；
步骤三、在所述含碳薄掺杂层上外延生长掺杂B的SiGe的重掺杂结构；
步骤四、在PMOS区的源、漏上外延生长掺杂P的Si轻掺杂结构；
步骤五、在所述掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层；
步骤六、在所述碳薄掺杂层上外延生长掺杂P的Si重掺杂结构。
10.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：在进行步骤一前对晶圆表面用HF进行预清洗，并在H2氛围下进行烘烤。
11.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤一外延生长所述掺杂B的SiGe的轻掺杂结构的反应物包括SiCl2H2、Si3H8、GeH4、HCl、H2、B2H6。
12.根据权利要求11所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤一中外延生长所述掺杂B的SiGe的轻掺杂结构的反应温度为200-1200℃。
13.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤一是在压强为1.33E2～1.01E5Pa的条件下外延生长所述掺杂B的SiGe的轻掺杂结构。
14.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤二中在所述SiGe的轻掺杂结构上外延生长所述含碳薄掺杂层的反应物包括SiCl2H2、Si3H8、CH4、GeH4、HCl、H2。
15.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤二中在所述SiGe的轻掺杂结构上外延生长所述含碳薄掺杂层的反应温度200-1200℃。
16.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤二中是在压强为1.33E2～1.01E5Pa的条件下外延生长所述含碳薄掺杂层。
17.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤三中在所述含碳薄掺杂层上外延生长所述掺杂B的SiGe的重掺杂结构的反应物包括SiCl2H2、Si3H8、GeH4、HCl、H2、B2H6。
18.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤三中在所述含碳薄掺杂层上外延生长所述掺杂B的SiGe的重掺杂结构的反应温度为200-1200℃。
19.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤三中是在压强为1.33E2～1.01E5Pa的条件下外延生长所述掺杂B的SiGe的重掺杂结构。
20.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：进行步骤三后在所述SiGe的重掺杂结构上外延生长盖帽层。
21.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：在进行步骤四前对晶圆表面用HF进行预清洗，并在H2氛围下进行烘烤。
22.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤四在PMOS区的源、漏上外延生长掺杂P所述Si轻掺杂结构的反应物包括：SiCl2H2、Si3H8、PH3、CH4。
23.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤四在PMOS区的源、漏上外延生长掺杂P所述Si轻掺杂结构的反应温度为200-1200℃。
24.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤四在压强为1.33E2～1.01E5Pa的条件下外延生长所述掺杂P的Si轻掺杂结构。
25.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤五中在所述掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层的反应物包括：SiCl2H2、Si3H8、CH4。
26.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤五中在所述掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层的反应温度为200-1200℃。
27.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤五中在压强为1.33E2～1.01E5Pa的条件下在所述掺杂P的Si轻掺杂结构上外延生长所述含碳薄掺杂层。
28.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤六在所述碳薄掺杂层上外延生长掺杂P的Si重掺杂结构的反应物包括：SiCl2H2、Si3H8、PH3、CH4。
29.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤六中在所述碳薄掺杂层上外延生长掺杂P的Si重掺杂结构的反应温度为200-1200℃。
30.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：步骤六中在压强为1.33E2～1.01E5Pa的条件下在所述碳薄掺杂层上外延生长所述掺杂P的Si重掺杂结构。
31.根据权利要求9所述的FinFET源漏外延三层结构的形成方法，其特征在于：进行步骤六后在所述SiGe的重掺杂结构上外延生长盖帽层。
CN201911352504.9A 2019-12-25 2019-12-25 一种FinFET源漏外延三层结构及其形成方法 Pending CN111048510A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911352504.9A CN111048510A (zh) 2019-12-25 2019-12-25 一种FinFET源漏外延三层结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911352504.9A CN111048510A (zh) 2019-12-25 2019-12-25 一种FinFET源漏外延三层结构及其形成方法

Publications (1)

Publication Number Publication Date
CN111048510A true CN111048510A (zh) 2020-04-21

Family

ID=70240144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911352504.9A Pending CN111048510A (zh) 2019-12-25 2019-12-25 一种FinFET源漏外延三层结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111048510A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102453958A (zh) * 2010-10-21 2012-05-16 上海华虹Nec电子有限公司 一种降低外延自掺杂效应的方法
US20140264575A1 (en) * 2013-03-13 2014-09-18 Taiwan Semiconductor Manufacturing Company Ltd. Mechanisms for doping lightly-doped-drain (ldd) regions of finfet devices
CN104576391A (zh) * 2013-10-18 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种pmos器件及其制备方法
CN106158634A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106920776A (zh) * 2015-12-25 2017-07-04 中芯国际集成电路制造(上海)有限公司 鳍式晶体管的形成方法
US20170330878A1 (en) * 2016-05-13 2017-11-16 GlobalFoundries, Inc. NOVEL METHOD TO FABRICATE VERTICAL NWs
CN107958873A (zh) * 2016-10-18 2018-04-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN108122776A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 Finfef器件及其形成方法
WO2018182748A1 (en) * 2017-04-01 2018-10-04 Intel Corporation Germanium-rich channel transistors including carbon-based dopant diffusion barrier
CN109473357A (zh) * 2018-10-29 2019-03-15 上海华力集成电路制造有限公司 Mos晶体管的制造方法
US20190148551A1 (en) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming source/drain epitaxial stacks

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102453958A (zh) * 2010-10-21 2012-05-16 上海华虹Nec电子有限公司 一种降低外延自掺杂效应的方法
US20140264575A1 (en) * 2013-03-13 2014-09-18 Taiwan Semiconductor Manufacturing Company Ltd. Mechanisms for doping lightly-doped-drain (ldd) regions of finfet devices
CN104576391A (zh) * 2013-10-18 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种pmos器件及其制备方法
CN106158634A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106920776A (zh) * 2015-12-25 2017-07-04 中芯国际集成电路制造(上海)有限公司 鳍式晶体管的形成方法
US20170330878A1 (en) * 2016-05-13 2017-11-16 GlobalFoundries, Inc. NOVEL METHOD TO FABRICATE VERTICAL NWs
CN107958873A (zh) * 2016-10-18 2018-04-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN108122776A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 Finfef器件及其形成方法
WO2018182748A1 (en) * 2017-04-01 2018-10-04 Intel Corporation Germanium-rich channel transistors including carbon-based dopant diffusion barrier
US20190348501A1 (en) * 2017-04-01 2019-11-14 Intel Corporation Germanium-rich channel transistors including carbon-based dopant diffusion barrier
US20190148551A1 (en) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming source/drain epitaxial stacks
CN109473357A (zh) * 2018-10-29 2019-03-15 上海华力集成电路制造有限公司 Mos晶体管的制造方法

Similar Documents

Publication Publication Date Title
JP5076388B2 (ja) 半導体装置及びその製造方法
JP5141029B2 (ja) 半導体装置とその製造方法
KR100642747B1 (ko) Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터
JP4345774B2 (ja) 半導体装置の製造方法
US7211458B2 (en) Methods of fabricating strained semiconductor-on-insulator field-effect transistors and related devices
KR101053133B1 (ko) 탄성 에지 이완을 갖는 변형 실리콘
JP5043314B2 (ja) 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔを製造する方法
US8247285B2 (en) N-FET with a highly doped source/drain and strain booster
US20060131584A1 (en) Process to improve transistor drive current through the use of strain
JP2007519223A5 (zh)
US10141406B2 (en) Tensile strained NFET and compressively strained PFET formed on strain relaxed buffer
CN101281926A (zh) 半导体结构
CN108962987B (zh) 半导体装置及其制造方法
US20080017931A1 (en) Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof
US20100230721A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20090130826A1 (en) Method of Forming a Semiconductor Device Having a Strained Silicon Layer on a Silicon-Germanium Layer
JP5130648B2 (ja) 半導体装置の製造方法および半導体装置
US20170025509A1 (en) Strained silicon germanium fin with controlled junction for finfet devices
WO2004012243A2 (en) Selective placement of dislocation arrays
CN112635391A (zh) 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法
CN102931058B (zh) 半导体结构的形成方法,pmos晶体管的形成方法
CN111048510A (zh) 一种FinFET源漏外延三层结构及其形成方法
CN104538448A (zh) 具有SiGe源漏区的PMOS结构及其制造方法
CN104253090A (zh) Cmos晶体管的形成方法
JP2004055943A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination