CN108962987B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108962987B
CN108962987B CN201710355386.1A CN201710355386A CN108962987B CN 108962987 B CN108962987 B CN 108962987B CN 201710355386 A CN201710355386 A CN 201710355386A CN 108962987 B CN108962987 B CN 108962987B
Authority
CN
China
Prior art keywords
diffusion barrier
barrier layer
recess
electrode
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710355386.1A
Other languages
English (en)
Other versions
CN108962987A (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710355386.1A priority Critical patent/CN108962987B/zh
Priority to US15/976,070 priority patent/US20180337234A1/en
Publication of CN108962987A publication Critical patent/CN108962987A/zh
Application granted granted Critical
Publication of CN108962987B publication Critical patent/CN108962987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该半导体装置包括：半导体衬底；在该半导体衬底上的半导体鳍片；在该半导体鳍片上的栅极结构；在该半导体鳍片中且分别在该栅极结构两侧的第一凹陷和第二凹陷；位于该第一凹陷和该第二凹陷中的至少一个凹陷的底部和侧壁上的扩散阻挡层；以及在该扩散阻挡层上的电极。本发明中，在半导体装置的凹陷的底部和侧壁上形成了扩散阻挡层，电极形成在该扩散阻挡层上，该扩散阻挡层可以尽可能地减小电极内的P型掺杂物或N型掺杂物向沟道区扩散的可能性，从而可以尽量避免降低沟道区的载流子迁移率，改善短沟道效应，从而提高器件性能。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
目前，随着半导体器件的逐渐减小，短沟道效应(the short channel effect，简称为SCE)变成一个急需解决的问题。因而，为了改善核心器件的短沟道效应，目前已经建立了超浅和突变结。
为了增强器件性能，下一代技术的一个方向是使用FinFET(Fin Field-EffectTransistor，鳍式场效应晶体管)器件，该FinFET器件可以缓解短沟道效应。但是，FinFET的源区、漏区和带状掺杂区(halo doping)会使得一部分掺杂物向沟道区扩散，造成沟道区的低掺杂，这将降低沟道区的载流子迁移率，而且增加漏电流。目前可以通过优化LDD(Lightly Doped Drain，轻掺杂漏区)和带状掺杂形貌(halo doping profiles)来改善器件性能，但是这些方法所起到的效果有限。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种半导体装置，包括：半导体衬底；在所述半导体衬底上的半导体鳍片；在所述半导体鳍片上的栅极结构；在所述半导体鳍片中且分别在所述栅极结构两侧的第一凹陷和第二凹陷；位于所述第一凹陷和所述第二凹陷中的至少一个凹陷的底部和侧壁上的扩散阻挡层；以及在所述扩散阻挡层上的电极。
在一个实施例中，所述扩散阻挡层包含碳和/或氮。
在一个实施例中，在所述扩散阻挡层中，所述碳的掺杂浓度为1×1018atom/cm3到1×1020atom/cm3；在所述扩散阻挡层中，所述氮的掺杂浓度为1×1019atom/cm3到1×1020atom/cm3。
在一个实施例中，所述扩散阻挡层形成在所述第一凹陷和所述第二凹陷的底部和侧壁上；所述电极包括：在所述扩散阻挡层上且填充所述第一凹陷的抬升的源极和在所述扩散阻挡层上且填充所述第二凹陷的抬升的漏极。
在一个实施例中，所述扩散阻挡层包括：含氮的第一扩散阻挡层和/或含碳的第二扩散阻挡层。
在一个实施例中，所述第一扩散阻挡层在所述第一凹陷和所述第二凹陷的底部和侧壁上，所述第二扩散阻挡层在所述第一扩散阻挡层上；或者，所述第二扩散阻挡层在所述第一凹陷和所述第二凹陷的底部和侧壁上，所述第一扩散阻挡层在所述第二扩散阻挡层上。
在一个实施例中，所述扩散阻挡层的导电类型与所述电极的导电类型相同。
在一个实施例中，所述扩散阻挡层的厚度范围为8nm至35nm；所述第一扩散阻挡层的厚度范围为4nm至16nm；所述第二扩散阻挡层的厚度范围为4nm至16nm。
在一个实施例中，所述栅极结构包括：在所述半导体鳍片的一部分上的栅极电介质层、在所述栅极电介质层上的栅极以及在所述栅极侧面上的间隔物。
在一个实施例中，所述电极包含：碳和/或氮。
在一个实施例中，在所述电极中的所述碳和/或所述氮的注入深度分别为1nm至20nm；在所述电极中的所述碳和/或所述氮的注入浓度分别为1×1019atom/cm3到5×1020atom/cm3。
在上述半导体装置中，该半导体装置包括了在凹陷的底部和侧壁上的扩散阻挡层，电极形成在该扩散阻挡层上，该扩散阻挡层可以尽可能地减小电极内的P型掺杂物或N型掺杂物向沟道区扩散的可能性，尽量避免造成沟道区的低掺杂，从而可以尽量避免降低沟道区的载流子迁移率，这样在半导体装置工作时可以在沟道区产生更强的工作电流(即沟道电流)，改善短沟道效应，并且可以减小漏电流，提高器件性能。
根据本发明的第二方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：半导体衬底、在所述半导体衬底上的半导体鳍片以及在所述半导体鳍片上的栅极结构；在所述半导体鳍片中且分别在所述栅极结构两侧形成第一凹陷和第二凹陷；在所述第一凹陷和所述第二凹陷中的至少一个凹陷的底部和侧壁上形成扩散阻挡层；以及在所述扩散阻挡层上形成电极。
在一个实施例中，所述扩散阻挡层包含碳和/或氮。
在一个实施例中，在所述扩散阻挡层中，所述碳的掺杂浓度为1×1018atom/cm3到1×1020atom/cm3；在所述扩散阻挡层中，所述氮的掺杂浓度为1×1019atom/cm3到1×1020atom/cm3。
在一个实施例中，在所述第一凹陷和所述第二凹陷中的至少一个凹陷的底部和侧壁上形成扩散阻挡层的步骤包括：在所述第一凹陷和所述第二凹陷的底部和侧壁上形成扩散阻挡层；在所述扩散阻挡层上形成电极的步骤包括：在所述扩散阻挡层上形成填充所述第一凹陷的抬升的源极，以及在所述扩散阻挡层上形成填充所述第二凹陷的抬升的漏极。
在一个实施例中，所述扩散阻挡层包括：含氮的第一扩散阻挡层和/或含碳的第二扩散阻挡层。
在一个实施例中，在所述第一凹陷和所述第二凹陷的底部和侧壁上形成扩散阻挡层的步骤包括：通过外延工艺在所述第一凹陷和所述第二凹陷的底部和侧壁上形成第一扩散阻挡层，以及通过外延工艺在所述第一扩散阻挡层上形成第二扩散阻挡层；或者，通过外延工艺在所述第一凹陷和所述第二凹陷的底部和侧壁上形成第二扩散阻挡层，以及通过外延工艺在所述第二扩散阻挡层上形成第一扩散阻挡层。
在一个实施例中，所述扩散阻挡层的导电类型与所述电极的导电类型相同。
在一个实施例中，所述扩散阻挡层的厚度范围为8nm至35nm；所述第一扩散阻挡层的厚度范围为4nm至16nm；所述第二扩散阻挡层的厚度范围为4nm至16nm。
在一个实施例中，所述栅极结构包括：在所述半导体鳍片的一部分上的栅极电介质层、在所述栅极电介质层上的栅极以及在所述栅极侧面上的间隔物。
在一个实施例中，所述方法还包括：对所述电极执行离子注入，以在所述电极中注入碳和/或氮。
在一个实施例中，在所述电极中的所述碳和/或所述氮的注入深度分别为1nm至20nm；在所述电极中的所述碳和/或所述氮的注入浓度分别为1×1019atom/cm3到5×1020atom/cm3。
在上述制造方法中，在凹陷的底部和侧壁上形成了扩散阻挡层，然后在扩散阻挡层上形成电极，这样在形成电极的过程中或者在后续对电极执行退火的过程中，可以尽可能地减小电极内的P型掺杂物或N型掺杂物向沟道区扩散的可能性，尽量避免造成沟道区的低掺杂，从而可以尽量避免降低沟道区的载流子迁移率，这样在半导体装置工作时可以在沟道区产生更强的工作电流(即沟道电流)，改善短沟道效应，并且可以减小漏电流，提高器件性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
图2是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图3是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图4是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图5是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图6是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图7A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图7B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图8A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图8B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。图2至图6、图7A至图7B、以及图8A至图8B是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图1、图2至图6、图7A至图7B、以及图8A至图8B详细描述根据本发明一些实施例的半导体装置的制造过程。
如图1所示，在步骤S101，提供半导体结构，该半导体结构包括：半导体衬底、在该半导体衬底上的半导体鳍片以及在该半导体鳍片上的栅极结构。
图2是示意性地示出根据本发明一个实施例的半导体装置的制造方法中在步骤S101的结构的横截面图。如图2所示，提供半导体结构，该半导体结构可以包括：半导体衬底(例如硅衬底)21、在该半导体衬底21上的半导体鳍片(例如硅鳍片)22以及在该半导体鳍片22上的栅极结构23。需要说明的是，附图中的虚线仅是为了说明和示出的方便，实际的结构中并不一定存在该虚线。
在一个实施例中，该栅极结构23可以包括：在半导体鳍片22的一部分上的栅极电介质层231、在该栅极电介质层231上的栅极232以及在该栅极232侧面上的间隔物233。该栅极电介质层231的材料可以包括：二氧化硅和/或高介电常数材料(例如二氧化铪等)。该栅极232的材料可以包括：多晶硅或者诸如钨等金属。该间隔物233的材料可以包括：二氧化硅和/或氮化硅。可选地，该栅极结构还可以包括：在栅极电介质层231与栅极232之间的功函数调节层(图中未示出)，该功函数调节层可以用于调节器件的阈值电压。
可选地，如图2所示，该半导体结构还可以包括在半导体衬底21上且在半导体鳍片22周围的沟槽隔离部24。例如该沟槽隔离部24可以包括：在半导体鳍片22周围的沟槽和填充该沟槽的沟槽绝缘物层(例如二氧化硅)。
回到图1，在步骤S102，在半导体鳍片中且分别在栅极结构两侧形成第一凹陷和第二凹陷。
图3是示意性地示出根据本发明一个实施例的半导体装置的制造方法中在步骤S102的结构的横截面图。如图3所示，例如通过刻蚀工艺在半导体鳍片22中且分别在栅极结构23两侧形成第一凹陷31和第二凹陷32。例如，如图3所示，可以刻蚀到间隔物233的下方从而使得第一凹陷31第二凹陷32的尺寸尽量大，有利于后续形成尺寸尽量大的源极和漏极。
回到图1，在步骤S103，在第一凹陷和第二凹陷中的至少一个凹陷的底部和侧壁上形成扩散阻挡层。
图4是示意性地示出根据本发明一个实施例的半导体装置的制造方法中在步骤S103的结构的横截面图。如图4所示，该步骤S103可以包括：在第一凹陷31和第二凹陷32(这两个凹陷)的底部和侧壁上形成扩散阻挡层40。在一个实施例中，该扩散阻挡层40可以包含碳和/或氮。例如，这里的碳和/或氮可以以掺杂物的形式(例如可以是原子、分子、离子或其他元素形式)存在于该扩散阻挡层40中。在本发明的实施例中，在扩散阻挡层中，碳可以对硼和磷有比较有效的阻挡作用,氮可以对硼有比较有效的阻挡作用。因此，在扩散阻挡层中掺入碳和/或氮，可以对后续形成的源极和漏极中所包含的P型掺杂物(例如硼)或N型掺杂物(例如磷)具有比较有效的扩散阻挡作用，可以尽量防止这些掺杂物向沟道区扩散，从而尽量避免降低沟道区的载流子迁移率，提高器件性能。这里，如果所形成的半导体装置为PMOS器件，则源极和漏极可以掺入有硼，因此这里扩散阻挡层中可以掺入碳和/氮；如果所形成的半导体装置为NMOS器件，则源极和漏极可以掺入有磷，因此这里扩散阻挡层中可以掺入碳，当然在掺入碳的基础上还可以掺入氮。
在一个实施例中，在扩散阻挡层中，碳的掺杂浓度可以为1×1018atom/cm3到1×1020atom/cm3(例如，1×1019atom/cm3或5×1019atom/cm3等)。在一个实施例中，在扩散阻挡层中，氮的掺杂浓度可以为1×1019atom/cm3到1×1020atom/cm3(例如，5×1019atom/cm3)。
在一个实施例中，该扩散阻挡层的厚度范围可以为8nm至35nm。例如该扩散阻挡层的厚度可以为10nm、20nm或30nm等。
需要说明的是，虽然图4中示出了在第一凹陷和第二凹陷中均形成了扩散阻挡层，但是本发明的范围并不仅限于此，例如也可以在第一凹陷和第二凹陷中的一个凹陷中形成扩散阻挡层。
在本发明的实施例中，扩散阻挡层40的材料可以包括硅。例如可以利用硅烷(SiH4)在第一凹陷31和第二凹陷32中进行外延生长，并且在该外延生长过程中，在硅烷气体中掺入含碳的化合物气体(例如甲烷(CH4))和/或含氮的化合物气体(例如氨气(NH3))，从而在形成的硅外延体中掺入碳和/或氮，从而形成扩散阻挡层。
可选地，在该外延的过程中，还可以利用原位掺杂的方式获得所需导电类型的扩散阻挡层。例如，可以在硅烷气体中掺入硼烷或磷烷，从而使得外延形成的扩散阻挡层能够具有相应的导电类型。其中掺入硼烷可以使得扩散阻挡层具有P型导电类型，掺入磷烷可以使得扩散阻挡层具有N型导电类型。例如，在P型的扩散阻挡层中，硼的掺杂浓度可以为1×1018atom/cm3到5×1019atom/cm3(例如1×1019atom/cm3)。又例如，在N型的扩散阻挡层中，磷的掺杂浓度可以为1×1018atom/cm3到5×1019atom/cm3(例如1×1019atom/cm3)。需要说明的是，在外延过程中，除了通过掺入硼烷或磷烷来获得相应的导电类型，本发明的实施例也可以采用其他III族元素或V族元素(例如砷)作为掺杂物来获得相应的导电类型，因此本发明的范围并不仅限于此。在另一实施例中，也可以不在硅烷气体中掺入硼烷或磷烷，即不对扩散阻挡层进行原位掺杂。
在另一些实施例中，如图7A或图7B所示，扩散阻挡层40可以包括：含氮的第一扩散阻挡层41和/或含碳的第二扩散阻挡层42。即，扩散阻挡层可以为含氮的第一扩散阻挡层，也可以为含碳的第二扩散阻挡层，还可以为含氮的第一扩散阻挡层和含碳的第二扩散阻挡层的组合层。
图7A示意性地示出了在第一凹陷和第二凹陷的底部和侧壁上形成根据本发明一个实施例的扩散阻挡层的步骤的结构。该形成扩散阻挡层的步骤可以包括：通过外延工艺在第一凹陷31和第二凹陷32的底部和侧壁上形成第一扩散阻挡层41，以及通过外延工艺在第一扩散阻挡层41上形成第二扩散阻挡层42。
图7B示意性地示出了在第一凹陷和第二凹陷的底部和侧壁上形成根据本发明另一个实施例的扩散阻挡层的步骤的结构。该形成扩散阻挡层的步骤可以包括：通过外延工艺在第一凹陷31和第二凹陷32的底部和侧壁上形成第二扩散阻挡层42，以及通过外延工艺在第二扩散阻挡层42上形成第一扩散阻挡层41。
在一个实施例中，可以利用硅烷和含氮的化合物气体进行外延生长以形成含氮的第一扩散阻挡层41。在一个实施例中，可以利用硅烷和含碳的化合物气体进行外延生长以形成含碳的第二扩散阻挡层42。
在本发明的一些实施例中，第一扩散阻挡层41的厚度范围可以为4nm至16nm。例如，该第一扩散阻挡层41的厚度可以为8nm、10nm或14nm等。在本发明的一些实施例中，第二扩散阻挡层42的厚度范围可以为4nm至16nm。例如，该第二扩散阻挡层42的厚度可以为8nm、10nm或14nm等。
回到图1，在步骤S104，在扩散阻挡层上形成电极。
图5是示意性地示出根据本发明一个实施例的半导体装置的制造方法中在步骤S104的结构的横截面图。如图5所示，例如可以通过外延工艺在扩散阻挡层40上形成电极。例如，该电极可以包括：填充第一凹陷31的抬升的源极51和填充第二凹陷32的抬升的漏极52。在一个实施例中，如图5所示，该步骤S104可以包括：在扩散阻挡层40上形成填充第一凹陷31的抬升的源极51，以及在扩散阻挡层40上形成填充第二凹陷32的抬升的漏极52。
在本发明的实施例中，该源极51和该漏极52的材料可以包括：硅锗或碳化硅等。在一个实施例中，形成源极和漏极的过程可以包括：先通过外延工艺在扩散阻挡层40上形成填充第一凹陷31的源极的填充部分和填充第二凹陷32的漏极的填充部分，然后在源极的该填充部分和漏极的该填充部分上分别外延形成源极的抬升部分和漏极的抬升部分，从而形成源极51和漏极52。在另一个实施例中，也可以通过外延工艺直接形成抬起的源极和漏极，而不是像上述实施例所述的分成两步外延来形成源极和漏极。
在本发明的实施例中，扩散阻挡层40的导电类型与电极(例如源极51和漏极52)的导电类型相同。例如，源极和漏极为P型，扩散阻挡层也为P型；或者源极和漏极为N型，扩散阻挡层也为N型。
在一个实施例中，在形成电极(例如源极和漏极)之后，上述制造方法还可以包括：执行退火处理，以激活电极内的掺杂物(例如P型掺杂物或N型掺杂物)。
至此，提供了根据本发明一个实施例的半导体装置的制造方法。在该制造方法中，在凹陷中形成了扩散阻挡层，然后在扩散阻挡层上形成电极，这样在形成电极的过程中或者在后续对电极执行退火的过程中，可以尽可能地减小电极内的P型掺杂物或N型掺杂物向沟道区(在栅极结构下方且在源极和漏极之间)扩散的可能性，尽量避免造成沟道区的低掺杂，从而可以尽量避免降低沟道区的载流子迁移率，这样在半导体装置工作时可以在沟道区产生更强的工作电流(即沟道电流)，改善短沟道效应(或者反短沟道效应)，并且可以减小漏电流，提高器件性能。
此外，由于扩散阻挡层中包含碳和/或氮，这可以导致碳和/氮分别与(例如沟道区的)硅的晶格失配，因此该扩散阻挡层还可以增强对沟道区的拉伸应力，从而也可以提高器件性能。
在本发明的实施例中，在形成扩散阻挡层的过程中，可以对扩散阻挡层进行P型或N型掺杂，也可以不对扩散阻挡层进行P型和N型掺杂。在不对扩散阻挡层进行P型和N型掺杂的情况下，在后续外延形成电极(即源极和漏极)的过程中或者在后续对该电极执行退火处理的过程中，电极中可能会有一部分P型掺杂物或N型掺杂物进入扩散阻挡层，从而使得扩散阻挡层具有相应的导电类型，这样有利于减小串联电阻，提高器件性能。
在一个实施例中，如图6、图8A或图8B所示，上述制造方法还可以包括：对电极(例如源极51和漏极52)执行离子注入，以在该电极中注入碳和/或氮(例如图6、图8A或图8B中所示出的碳掺杂物55或氮掺杂物55)。例如，这里的碳和/或氮可以以掺杂物的形式(例如可以是原子、分子、离子或其他元素形式)存在于电极中。在该电极中注入碳和/或氮，可以进一步减小电极内的P型掺杂物或N型掺杂物向沟道区扩散的可能性，从而能够进一步提高器件性能。
在本发明一些实施例中，上述对电极执行离子注入的过程可以包括：可以在外延电极(即源极和漏极)的一部分之后进行碳和/或氮的离子注入，然后外延形成完整的电极。
在一个实施例中，在电极(例如源极51和漏极52)中的碳和/或氮的注入深度分别可以为1nm至20nm(例如5nm或10nm等)。在一个实施例中，在电极中的碳和/或氮的注入浓度分别可以为1×1019atom/cm3到5×1020atom/cm3(例如1×1020atom/cm3等)。
本发明还提供了一种半导体装置。例如如图6所示，该半导体装置可以包括：半导体衬底21、在该半导体衬底21上的半导体鳍片22以及在该半导体鳍片22上的栅极结构23。该栅极结构23可以包括：在半导体鳍片22的一部分上的栅极电介质层231、在该栅极电介质层231上的栅极232以及在该栅极232侧面上的间隔物233。可选地，该栅极结构还可以包括：在栅极电介质层231与栅极232之间的功函数调节层(图中未示出)，该功函数调节层可以用于调节半导体装置的阈值电压。
如图6所示，该半导体装置还可以包括：在半导体鳍片22中且分别在该栅极结构23两侧的第一凹陷31和第二凹陷32。
例如，如图6所示，该半导体装置还可以包括：位于第一凹陷31和第二凹陷32中的至少一个凹陷的底部和侧壁上的扩散阻挡层40。如图6所示，该扩散阻挡层40形成在第一凹陷31和第二凹陷32的底部和侧壁上。该扩散阻挡层40可以包含碳和/或氮。
在一个实施例中，在扩散阻挡层中，碳的掺杂浓度可以为1×1018atom/cm3到1×1020atom/cm3(例如，1×1019atom/cm3或5×1019atom/cm3等)。在一个实施例中，在扩散阻挡层中，氮的掺杂浓度可以为1×1019atom/cm3到1×1020atom/cm3(例如，5×1019atom/cm3)。
在一个实施例中，该扩散阻挡层40的厚度范围可以为8nm至35nm。例如，该扩散阻挡层的厚度可以为10nm、20nm或30nm等。
在一个实施例中，如图8A或图8B所示，该扩散阻挡层40可以包括：含氮的第一扩散阻挡层41和/或含碳的第二扩散阻挡层42。
例如，优选地，如图8A所示，第一扩散阻挡层41在第一凹陷31和第二凹陷32的底部和侧壁上，第二扩散阻挡层42在该第一扩散阻挡层41上。将含氮的第一扩散阻挡层41设置在凹陷的底部和侧壁上，可以使得第一扩充阻挡层41中可能存在的P型掺杂物或N型掺杂物稍微扩散到凹陷下面的半导体鳍片的部分中，从而可以与半导体鳍片形成缓变结而不是突变结，减小串联电阻，从而可以提高器件性能。
又例如，如图8B所示，第二扩散阻挡层42在第一凹陷31和第二凹陷32的底部和侧壁上，该第一扩散阻挡层41在该第二扩散阻挡层42上。
在本发明的一些实施例中，第一扩散阻挡层41的厚度范围可以为4nm至16nm。例如，该第一扩散阻挡层41的厚度可以为8nm、10nm或14nm等。在本发明的一些实施例中，第二扩散阻挡层42的厚度范围可以为4nm至16nm。例如，该第二扩散阻挡层42的厚度可以为8nm、10nm或14nm等。
例如，如图6所示，该半导体装置还可以包括：在扩散阻挡层40上的电极。在一个实施例中，该电极可以包括：在扩散阻挡层40上且填充第一凹陷31的抬升的源极51和在扩散阻挡层40上且填充第二凹陷32的抬升的漏极52。其中，扩散阻挡层40的导电类型与电极的导电类型相同。
在上述实施例中，该半导体装置包括了在凹陷的底部和侧壁上的扩散阻挡层，电极形成在该扩散阻挡层上，该扩散阻挡层可以尽可能地减小电极内的P型掺杂物或N型掺杂物向沟道区扩散的可能性，尽量避免造成沟道区的低掺杂，从而可以尽量避免降低沟道区的载流子迁移率，这样在半导体装置工作时可以在沟道区产生更强的工作电流(即沟道电流)，改善短沟道效应(或者反短沟道效应)，并且可以减小漏电流，提高器件性能。
此外，由于扩散阻挡层中包含碳和/或氮，这可以导致碳和/氮分别与(例如沟道区的)硅的晶格失配，因此该扩散阻挡层还可以增强对沟道区的拉伸应力，从而也可以提高器件性能。
在一个实施例中，电极(例如源极和漏极)可以包含：碳和/或氮(例如图6、图8A或图8B中所示出的碳掺杂物55或氮掺杂物55)。在电极中注入碳和/或氮，可以进一步减小电极内的P型掺杂物或N型掺杂物向沟道区扩散的可能性，从而能够进一步提高器件性能。
在一个实施例中，在一个实施例中，在电极(例如源极51和漏极52)中的碳和/或氮的注入深度分别可以为1nm至20nm(例如5nm或10nm等)。在一个实施例中，在电极中的碳和/或氮的注入浓度分别可以为1×1019atom/cm3到5×1020atom/cm3(例如1×1020atom/cm3等)。
可选地，如图6所示，该半导体装置还可以包括：在半导体衬底21上且在半导体鳍片22周围的沟槽隔离部24。例如该沟槽隔离部可以包括：在半导体鳍片22周围的沟槽和填充该沟槽的沟槽绝缘物层(例如二氧化硅)。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (16)

1.一种半导体装置，其特征在于，包括：
半导体衬底；
在所述半导体衬底上的半导体鳍片；
在所述半导体鳍片上的栅极结构；
在所述半导体鳍片中且分别在所述栅极结构两侧的第一凹陷和第二凹陷；
位于所述第一凹陷和所述第二凹陷的底部和侧壁上的扩散阻挡层，所述扩散阻挡层包括含氮的第一扩散阻挡层和含碳的第二扩散阻挡层，所述第一扩散阻挡层在所述第一凹陷和所述第二凹陷的底部和侧壁上，所述第二扩散阻挡层在所述第一扩散阻挡层上；以及
在所述扩散阻挡层上的电极。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述扩散阻挡层中，所述碳的掺杂浓度为1×1018atom/cm3到1×1020atom/cm3；
在所述扩散阻挡层中，所述氮的掺杂浓度为1×1019atom/cm3到1×1020atom/cm3。
3.根据权利要求1所述的半导体装置，其特征在于，
所述电极包括：在所述扩散阻挡层上且填充所述第一凹陷的抬升的源极和在所述扩散阻挡层上且填充所述第二凹陷的抬升的漏极。
4.根据权利要求1所述的半导体装置，其特征在于，
所述扩散阻挡层的导电类型与所述电极的导电类型相同。
5.根据权利要求1所述的半导体装置，其特征在于，
所述扩散阻挡层的厚度范围为8nm至35nm；
所述第一扩散阻挡层的厚度范围为4nm至16nm；
所述第二扩散阻挡层的厚度范围为4nm至16nm。
6.根据权利要求1所述的半导体装置，其特征在于，
所述栅极结构包括：在所述半导体鳍片的一部分上的栅极电介质层、在所述栅极电介质层上的栅极以及在所述栅极侧面上的间隔物。
7.根据权利要求1所述的半导体装置，其特征在于，
所述电极包含：碳和/或氮。
8.根据权利要求7所述的半导体装置，其特征在于，
在所述电极中的所述碳和/或所述氮的注入深度分别为1nm至20nm；
在所述电极中的所述碳和/或所述氮的注入浓度分别为1×1019atom/cm3到5×1020atom/cm3。
9.一种半导体装置的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：半导体衬底、在所述半导体衬底上的半导体鳍片以及在所述半导体鳍片上的栅极结构；
在所述半导体鳍片中且分别在所述栅极结构两侧形成第一凹陷和第二凹陷；
在所述第一凹陷和所述第二凹陷的底部和侧壁上形成扩散阻挡层，所述扩散阻挡层包括含氮的第一扩散阻挡层和含碳的第二扩散阻挡层，其中形成扩散阻挡层的步骤包括：通过外延工艺在所述第一凹陷和所述第二凹陷的底部和侧壁上形成第一扩散阻挡层，以及通过外延工艺在所述第一扩散阻挡层上形成第二扩散阻挡层；以及
在所述扩散阻挡层上形成电极。
10.根据权利要求9所述的方法，其特征在于，
在所述扩散阻挡层中，所述碳的掺杂浓度为1×1018atom/cm3到1×1020atom/cm3；
在所述扩散阻挡层中，所述氮的掺杂浓度为1×1019atom/cm3到1×1020atom/cm3。
11.根据权利要求9所述的方法，其特征在于，
在所述扩散阻挡层上形成电极的步骤包括：在所述扩散阻挡层上形成填充所述第一凹陷的抬升的源极，以及在所述扩散阻挡层上形成填充所述第二凹陷的抬升的漏极。
12.根据权利要求9所述的方法，其特征在于，
所述扩散阻挡层的导电类型与所述电极的导电类型相同。
13.根据权利要求9所述的方法，其特征在于，
所述扩散阻挡层的厚度范围为8nm至35nm；
所述第一扩散阻挡层的厚度范围为4nm至16nm；
所述第二扩散阻挡层的厚度范围为4nm至16nm。
14.根据权利要求9所述的方法，其特征在于，
所述栅极结构包括：在所述半导体鳍片的一部分上的栅极电介质层、在所述栅极电介质层上的栅极以及在所述栅极侧面上的间隔物。
15.根据权利要求9所述的方法，其特征在于，还包括：
对所述电极执行离子注入，以在所述电极中注入碳和/或氮。
16.根据权利要求15所述的方法，其特征在于，
在所述电极中的所述碳和/或所述氮的注入深度分别为1nm至20nm；
在所述电极中的所述碳和/或所述氮的注入浓度分别为1×1019atom/cm3到5×1020atom/cm3。
CN201710355386.1A 2017-05-19 2017-05-19 半导体装置及其制造方法 Active CN108962987B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710355386.1A CN108962987B (zh) 2017-05-19 2017-05-19 半导体装置及其制造方法
US15/976,070 US20180337234A1 (en) 2017-05-19 2018-05-10 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710355386.1A CN108962987B (zh) 2017-05-19 2017-05-19 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108962987A CN108962987A (zh) 2018-12-07
CN108962987B true CN108962987B (zh) 2020-11-13

Family

ID=64272387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710355386.1A Active CN108962987B (zh) 2017-05-19 2017-05-19 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US20180337234A1 (zh)
CN (1) CN108962987B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115808B2 (en) * 2016-11-29 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. finFET device and methods of forming
US10510874B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US11626507B2 (en) * 2018-09-26 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing FinFETs having barrier layers with specified SiGe doping concentration
US11088281B2 (en) * 2018-10-31 2021-08-10 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of manufacture
CN111627816B (zh) * 2019-02-28 2023-07-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TWI764399B (zh) * 2020-04-27 2022-05-11 台灣積體電路製造股份有限公司 半導體裝置、積體晶片及其形成方法
US11935793B2 (en) 2020-05-29 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dual dopant source/drain regions and methods of forming same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709183A (zh) * 2011-03-28 2012-10-03 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN104124167A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN106558550A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946709B2 (en) * 2003-12-02 2005-09-20 International Business Machines Corporation Complementary transistors having different source and drain extension spacing controlled by different spacer sizes
US7279758B1 (en) * 2006-05-24 2007-10-09 International Business Machines Corporation N-channel MOSFETs comprising dual stressors, and methods for forming the same
CN100576472C (zh) * 2006-12-12 2009-12-30 中芯国际集成电路制造(上海)有限公司 具有非晶硅monos存储单元结构的半导体器件及其制造方法
US20100012988A1 (en) * 2008-07-21 2010-01-21 Advanced Micro Devices, Inc. Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same
US8884341B2 (en) * 2011-08-16 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
US8853752B2 (en) * 2012-10-26 2014-10-07 Globalfoundries Inc. Performance enhancement in transistors by providing a graded embedded strain-inducing semiconductor region with adapted angles with respect to the substrate surface
US9093468B2 (en) * 2013-03-13 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric cyclic depositon and etch process for epitaxial formation mechanisms of source and drain regions
CN106252282B (zh) * 2015-06-12 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US9911849B2 (en) * 2015-12-03 2018-03-06 International Business Machines Corporation Transistor and method of forming same
US9853129B2 (en) * 2016-05-11 2017-12-26 Applied Materials, Inc. Forming non-line-of-sight source drain extension in an nMOS finFET using n-doped selective epitaxial growth

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709183A (zh) * 2011-03-28 2012-10-03 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN104124167A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN106558550A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Also Published As

Publication number Publication date
CN108962987A (zh) 2018-12-07
US20180337234A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
CN108962987B (zh) 半导体装置及其制造方法
KR100621546B1 (ko) 엘리베이티드 소오스/드레인 구조의 모스트랜지스터 및 그제조방법
US7060576B2 (en) Epitaxially deposited source/drain
US7858981B2 (en) Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
US7833869B2 (en) Methods for forming a transistor
CN108962754B (zh) 半导体装置及其制造方法
US10176990B2 (en) SiGe FinFET with improved junction doping control
US8212253B2 (en) Shallow junction formation and high dopant activation rate of MOS devices
US8633096B2 (en) Creating anisotropically diffused junctions in field effect transistor devices
US20170125413A1 (en) Semiconductor device and manufacturing method thereof
US20080272395A1 (en) Enhanced hole mobility p-type jfet and fabrication method therefor
US7504292B2 (en) Short channel effect engineering in MOS device using epitaxially carbon-doped silicon
US8318571B2 (en) Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment
US20070054457A1 (en) Method of fabricating MOS transistor having epitaxial region
JP4992710B2 (ja) Ｍｏｓトランジスタ及びその製造方法
KR20200073715A (ko) 반도체장치 및 그 제조 방법
US9209299B2 (en) Transistor device and fabrication method
WO2011052108A1 (ja) 半導体装置及びその製造方法
CN103367146B (zh) 半导体装置的制作方法
CN109920853B (zh) 半导体器件及其制造方法
CN112017962A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant