CN102453958A - 一种降低外延自掺杂效应的方法 - Google Patents
一种降低外延自掺杂效应的方法 Download PDFInfo
- Publication number
- CN102453958A CN102453958A CN2010105145386A CN201010514538A CN102453958A CN 102453958 A CN102453958 A CN 102453958A CN 2010105145386 A CN2010105145386 A CN 2010105145386A CN 201010514538 A CN201010514538 A CN 201010514538A CN 102453958 A CN102453958 A CN 102453958A
- Authority
- CN
- China
- Prior art keywords
- epitaxy
- auto
- silicon
- doping
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种降低外延自掺杂效应的方法，外延生长为两步生长，包含如下步骤：1)在硅衬底上进行第一步外延生长，该生长过程中通入一定量的含碳气体；2)进行第二步外延生长。由于第一步在外延层中掺入一定量的碳，碳(C)原子对硼(B)原子或磷(P)原子有很好的扩散抑制效果，可以有效降低外延工艺过程中此类掺杂原子的外扩散，从而有效降低了外延过程中硼原子或磷原子的自掺杂效应。
Description
技术领域
本发明属于半导体制造方法，尤其是硅外延工艺中降低外延自掺杂效应的方法。
背景技术
硅外延在双极器件、CMOS、硅基BiCMOS、锗硅BiCMOS和BCD等器件中有着广泛的应用。电阻率是外延层的主要特性参数之一，对半导体器件的性能有重要的影响，因此外延层电阻率的均匀性对其应用至关重要。外延层电阻率的调节通过在其中掺入杂质来实现，如p型外延通常掺入硼(B)，n型外延通常掺入磷(P)或砷(As)，掺入杂质的多少决定了电阻率的大小。但是，外延过程中还或多或少有自掺杂现象，自掺杂效应(Auto-doping effect)是外延生长过程中在外延层掺入了非故意掺杂物(non-intentional doping)，其对外延层载流子的分布、电阻率大小及均匀性、以及器件的最终性能将造成很大的不良影响。自掺杂效应通常又分为宏观自掺杂和微观自掺杂，宏观自掺杂是外延过程中腔体内部件如腔壁的杂质扩散到生长的外延层中；微观自掺杂是外延过程中，重掺杂的衬底(电阻率通常小于0.02ohm.cm)或衬底里注入区的杂质外扩散至生长的过渡区气流中，然后再随着外延生长掺入外延层。对于宏观自掺杂现象，为了抑制自掺杂效应，通常采用卤化氢(如氯化氢HCl)清洗腔壁后在腔壁淀积本征层或低掺杂层；对于微观自掺杂现象，为了抑制自掺杂效应，重掺杂的衬底通常采用低温氧化膜(LTO)背封。但是对于微观自掺杂现象，衬底中的杂质或注入区的杂质在外延生长的高温过程中仍然会从硅片的正面外扩散，成为自掺杂现象的杂质源，尤其是硼(B)原子。
发明内容
本发明要解决的技术问题是提供一种降低外延自掺杂效应的方法，以抑制外延工艺中硼(B)原子或磷(P)原子的自掺杂效应。
为解决上述技术问题，本发明提供一种降低外延自掺杂效应的方法，外延生长为两步生长，包含如下步骤：
1)在硅衬底上进行第一步外延生长，该生长过程中通入一定量的含碳气体；
2)进行第二步外延生长。
在步骤1)的第一步外延生长之前，还包括如下步骤：A.硅片进行湿法预清洗；B.硅片进入外延腔体进行烘烤，去除硅片表面自然氧化层。
在步骤A中，所述硅片进行湿法预清洗采用最后氢氟酸处理进行预清洗。
在步骤B中，所述烘烤气氛为氢气，氢气流量为5～45slm，烘烤温度为800-1150℃(优选800-1000℃)，烘烤时间为30-300秒。
在步骤1)中，所述第一步外延生长形成的第一外延层中含有0.01％～0.5％的碳，碳的掺入使得硅片中或埋层的硼原子或磷原子外扩散得到减弱，降低硼或磷的自掺杂效应。
在步骤1)中，所述第一步外延生长中的含碳气体包含乙烯、甲基硅烷、甲烷和乙炔，所述含碳气体的流量为20～200sccm；所述第一步外延生长中的硅源气体为硅烷、二氯二氢硅、三氯氢硅或四氯化硅，所述硅源气体的流量为20sccm～2slm。
在步骤1)中，所述第一步外延生长形成的第一外延层的厚度为500～10000埃，该厚度小于外延总厚度的15％。
在步骤1)中，所述第一步外延生长的温度为800～1150℃。
在步骤2)中，所述第二步外延生长为主外延生长，其与第一步外延生长在同一机台生长，中间过程不要接触到氧气。
在步骤2)中，所述第二步外延生长的硅源气体为硅烷、二氯二氢硅、三氯氢硅或四氯化硅，所述硅源气体的流量为20sccm～2slm；所述第二步外延生长的温度为800～1150℃。
和现有技术相比，本发明具有以下有益效果：本发明从造成自掺杂的源头出发，外延生长为两步生长，第一步在外延层中掺入一定量的碳，第二步为普通外延生长。由于第一步在外延层中掺入一定量的碳，碳(C)原子对硼(B)原子或磷(P)原子有很好的扩散抑制效果，可以有效降低外延工艺过程中此类掺杂原子的外扩散，从而有效降低了外延过程中硼原子或磷原子的自掺杂效应。
附图说明
图1是本发明中硅衬底准备完成后的示意图；
图2是本发明中第一次含碳外延生长后的示意图；
图3是本发明中第二次外延生长后的示意图。
其中，1为硅衬底，2为第一外延层，3为第二外延层。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明的一种降低外延自掺杂效应的方法，其主要包括如下步骤：
1)如图1所示，硅衬底1的准备，包含埋层的注入、硅衬底外延前的湿法预清洗，通常使用HF-Last(最后氢氟酸处理)进行预清洗；
2)如图2所示，硅衬底1进入外延腔体进行预烘烤(采用氢气烘烤，H2流量为5～45slm，烘烤温度为800-1150℃，优选800-1000℃，烘烤时间为30-300s)，去除硅片表面自然氧化层，为外延生长提供完美表面质量；然后进行第一次含碳的硅外延生长，该步生长过程中通入一定量的含碳气体，从而该步形成的第一外延层2中含有一定量的碳(碳的含量为0.01％～0.5％)，碳的掺入使得硅片中或埋层的硼原子或磷原子外扩散得到减弱，降低硼或磷的自掺杂效应；含碳气体包含但不仅限于乙烯(C2H4)、甲基硅烷(SiH3CH3)、甲烷(CH4)、乙炔(C2H2)等；该步骤外延生长第一外延层2的硅源气体为硅烷、或二氯二氢硅(SiH2Cl2)、或三氯氢硅(SiHCl3)、或四氯化硅(SiCl4)，硅源气体的流量为20sccm～2slm，含碳气体流量为20～200sccm，该步骤第一次外延生长温度为800～1150℃，第一外延层2的厚度为500～10000埃，通常该厚度小于外延总厚度的15％。
3)如图3所示，进行第二次硅外延生长，第二次硅外延生长为主外延生长，其与第一次外延生长在同一机台生长，中间过程不要接触到氧气；该步骤外延生长第二外延层3的硅源气体为硅烷、或二氯二氢硅(SiH2Cl2)、或三氯氢硅(SiHCl3)、或四氯化硅(SiCl4)，硅源气体的流量为20sccm～2slm，该步骤第二次外延生长温度为800～1150℃，第二次硅外延生长形成的第二外延层3的厚度根据器件要求而定。
由于第一次外延生长中通入一定量的含碳气体，碳(C)原子对硼(B)原子或磷(P)原子有很好的扩散抑制效果，可以有效降低外延工艺过程中此类掺杂原子的外扩散，从而有效降低了外延过程中硼原子或磷原子的自掺杂效应。
Claims (11)
1.一种降低外延自掺杂效应的方法，其特征在于，外延生长为两步生长，包含如下步骤：
1)在硅衬底上进行第一步外延生长，该生长过程中通入一定量的含碳气体；
2)进行第二步外延生长。
2.如权利要求1所述的降低外延自掺杂效应的方法，其特征在于，在步骤1)的第一步外延生长之前，还包括如下步骤：A.硅片进行湿法预清洗；B.硅片进入外延腔体进行烘烤，去除硅片表面自然氧化层。
3.如权利要求2所述的降低外延自掺杂效应的方法，其特征在于，在步骤A中，所述硅片进行湿法预清洗采用最后氢氟酸处理进行预清洗。
4.如权利要求2所述的降低外延自掺杂效应的方法，其特征在于，在步骤B中，所述烘烤气氛为氢气，氢气流量为5～45slm，烘烤温度为800-1150℃，烘烤时间为30-300秒。
5.如权利要求4所述的降低外延自掺杂效应的方法，其特征在于，在步骤B中，所述烘烤温度为800-1000℃。
6.如权利要求1所述的降低外延自掺杂效应的方法，其特征在于，在步骤1)中，所述第一步外延生长形成的第一外延层中含有0.01％～0.5％的碳，碳的掺入使得硅片中或埋层的硼原子或磷原子外扩散得到减弱，降低硼或磷的自掺杂效应。
7.如权利要求1或6所述的降低外延自掺杂效应的方法，其特征在于，在步骤1)中，所述第一步外延生长中的含碳气体包含乙烯、甲基硅烷、甲烷和乙炔，所述含碳气体的流量为20～200sccm；所述第一步外延生长中的硅源气体为硅烷、二氯二氢硅、三氯氢硅或四氯化硅，所述硅源气体的流量为20sccm～2slm。
8.如权利要求1或6或7所述的降低外延自掺杂效应的方法，其特征在于，在步骤1)中，所述第一步外延生长形成的第一外延层的厚度为500～10000埃，该厚度小于外延总厚度的15％。
9.如权利要求1所述的降低外延自掺杂效应的方法，其特征在于，在步骤1)中，所述第一步外延生长的温度为800～1150℃。
10.如权利要求1所述的降低外延自掺杂效应的方法，其特征在于，在步骤2)中，所述第二步外延生长为主外延生长，其与第一步外延生长在同一机台生长，中间过程不要接触到氧气。
11.如权利要求1或10所述的降低外延自掺杂效应的方法，其特征在于，在步骤2)中，所述第二步外延生长的硅源气体为硅烷、二氯二氢硅、三氯氢硅或四氯化硅，所述硅源气体的流量为20sccm～2slm；所述第二步外延生长的温度为800～1150℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105145386A CN102453958A (zh) | 2010-10-21 | 2010-10-21 | 一种降低外延自掺杂效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105145386A CN102453958A (zh) | 2010-10-21 | 2010-10-21 | 一种降低外延自掺杂效应的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102453958A true CN102453958A (zh) | 2012-05-16 |
Family
ID=46037616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105145386A Pending CN102453958A (zh) | 2010-10-21 | 2010-10-21 | 一种降低外延自掺杂效应的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102453958A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103972064A (zh) * | 2014-05-26 | 2014-08-06 | 上海先进半导体制造股份有限公司 | 具有p型埋层的硅外延过程中抑制p型杂质自掺杂的工艺 |
| CN106252213A (zh) * | 2016-08-22 | 2016-12-21 | 上海华力微电子有限公司 | 防止重掺杂的硅衬底边缘的离子析出的方法 |
| CN108767053A (zh) * | 2018-03-23 | 2018-11-06 | 南京国盛电子有限公司 | 一种新型红外探测器bib硅外延片的制造方法 |
| CN109524471A (zh) * | 2018-12-26 | 2019-03-26 | 无锡浩真微电子有限公司 | 抗辐射功率mosfet的外延结构及制造方法 |
| CN111048510A (zh) * | 2019-12-25 | 2020-04-21 | 上海华力集成电路制造有限公司 | 一种FinFET源漏外延三层结构及其形成方法 |
| CN111739889A (zh) * | 2019-03-20 | 2020-10-02 | 东芝存储器株式会社 | 半导体存储装置 |
| CN112176414A (zh) * | 2019-07-02 | 2021-01-05 | 信越半导体株式会社 | 碳掺杂单晶硅晶圆及其制造方法 |
| CN113322512A (zh) * | 2021-08-03 | 2021-08-31 | 南京国盛电子有限公司 | 一种提高外延片过渡区一致性的工艺方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030082882A1 (en) * | 2001-10-31 | 2003-05-01 | Babcock Jeffrey A. | Control of dopant diffusion from buried layers in bipolar integrated circuits |
-
2010
- 2010-10-21 CN CN2010105145386A patent/CN102453958A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030082882A1 (en) * | 2001-10-31 | 2003-05-01 | Babcock Jeffrey A. | Control of dopant diffusion from buried layers in bipolar integrated circuits |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103972064A (zh) * | 2014-05-26 | 2014-08-06 | 上海先进半导体制造股份有限公司 | 具有p型埋层的硅外延过程中抑制p型杂质自掺杂的工艺 |
| CN103972064B (zh) * | 2014-05-26 | 2017-01-11 | 上海先进半导体制造股份有限公司 | 具有p型埋层的硅外延过程中抑制p型杂质自掺杂的工艺 |
| CN106252213A (zh) * | 2016-08-22 | 2016-12-21 | 上海华力微电子有限公司 | 防止重掺杂的硅衬底边缘的离子析出的方法 |
| CN106252213B (zh) * | 2016-08-22 | 2019-01-18 | 上海华力微电子有限公司 | 防止重掺杂的硅衬底边缘的离子析出的方法 |
| CN108767053A (zh) * | 2018-03-23 | 2018-11-06 | 南京国盛电子有限公司 | 一种新型红外探测器bib硅外延片的制造方法 |
| CN109524471A (zh) * | 2018-12-26 | 2019-03-26 | 无锡浩真微电子有限公司 | 抗辐射功率mosfet的外延结构及制造方法 |
| CN111739889A (zh) * | 2019-03-20 | 2020-10-02 | 东芝存储器株式会社 | 半导体存储装置 |
| CN111739889B (zh) * | 2019-03-20 | 2024-01-23 | 铠侠股份有限公司 | 半导体存储装置 |
| CN112176414A (zh) * | 2019-07-02 | 2021-01-05 | 信越半导体株式会社 | 碳掺杂单晶硅晶圆及其制造方法 |
| CN111048510A (zh) * | 2019-12-25 | 2020-04-21 | 上海华力集成电路制造有限公司 | 一种FinFET源漏外延三层结构及其形成方法 |
| CN113322512A (zh) * | 2021-08-03 | 2021-08-31 | 南京国盛电子有限公司 | 一种提高外延片过渡区一致性的工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102453958A (zh) | 一种降低外延自掺杂效应的方法 | |
| CN102386067B (zh) | 有效抑制自掺杂效应的外延生长方法 | |
| TWI692545B (zh) | 形成高ｐ型摻雜鍺錫膜的方法以及包含該等膜的結構和裝置 | |
| JP5147629B2 (ja) | シリコン炭素エピタキシャル層の選択形成 | |
| JP5173140B2 (ja) | 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法 | |
| JP4417625B2 (ja) | トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法 | |
| CN110164759B (zh) | 一种区域性分层沉积扩散工艺 | |
| JP2003168689A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH0744189B2 (ja) | インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ | |
| CN102362336B (zh) | 半导体衬底、半导体装置以及半导体衬底的制造方法 | |
| CN109004063B (zh) | 一种晶硅太阳电池的热氧化方法 | |
| US7776710B2 (en) | Manufacturing method of semiconductor wafer having a trench structure and epitaxial layer | |
| WO2016010126A1 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| CN102456551A (zh) | 外延生长方法 | |
| JP2010103142A (ja) | 半導体装置の製造方法 | |
| US6673696B1 (en) | Post trench fill oxidation process for strained silicon processes | |
| CN107305839B (zh) | 防止自掺杂效应的方法 | |
| US8329532B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| CN101859699A (zh) | 多晶硅淀积工艺 | |
| JPH1041321A (ja) | バイポーラトランジスタの製造方法 | |
| JP2003209059A (ja) | エピタキシャルシリコン単結晶ウェーハ並びにその製造方法 | |
| CN102851735B (zh) | 化学气相淀积硅外延生长方法 | |
| CN105355542B (zh) | 一种采用变温变掺杂流量的双极型晶体管外延片制造方法 | |
| CN109037395B (zh) | 一种提高方阻均匀性的扩散工艺 | |
| CN102117741B (zh) | 改善锗硅或锗硅碳单晶与多晶交界面形貌的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140107 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120516 |